JP2004207368A - 半導体装置とその製造方法及び電子装置 - Google Patents

半導体装置とその製造方法及び電子装置 Download PDF

Info

Publication number
JP2004207368A
JP2004207368A JP2002372449A JP2002372449A JP2004207368A JP 2004207368 A JP2004207368 A JP 2004207368A JP 2002372449 A JP2002372449 A JP 2002372449A JP 2002372449 A JP2002372449 A JP 2002372449A JP 2004207368 A JP2004207368 A JP 2004207368A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
solder bump
bump
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002372449A
Other languages
English (en)
Inventor
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2002372449A priority Critical patent/JP2004207368A/ja
Publication of JP2004207368A publication Critical patent/JP2004207368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装後に半田バンプの耐久性が良く、半導体装置の信頼性を向上できる半導体装置とその製造方法及び該半導体装置を含む電子装置の提供。
【解決手段】半導体基板２１の表面に絶縁層２３が設けられ、該絶縁層上に導電層２４が設けられ、該導電層上に封止層２６が設けられ、該封止層に前記導電層を露出させた前記電極パッド２５が複数個近接配置され、これらの電極パッドをつないでアーチ状半田バンプ２７が設けられた半導体装置２０。
【選択図】 図５

Description

【０００１】
【発明の属する技術分野】
本発明は、配線基板（インタポーザ）を使用しないウェハレベルＣＳＰ(Chip Size/Scale Package）等の半導体パッケージなどに用いられる半田バンプを有する半導体装置とその製造方法及び電子装置に関する。
【０００２】
【従来の技術】
従来、半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ（いわゆるDual Inline PackageやQuad Flat Package）では、樹脂パッケージ周辺の側面に金属リード線を配置する周辺端子配置型が主流であった。これに対し、近年急速に普及している半導体パッケージ構造として、例えばＣＳＰ（チップスケールパッケージ）とよばれ、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ（以下、ＢＧＡと記す）技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能にしたパッケージ構造がある。
ＢＧＡタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しい、いわゆるチップスケールパッケージ（ＣＳＰ）とよばれる構造が、前述のＢＧＡ電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。
チップスケールパッケージは、回路を形成したシリコンウエハを切断し、個々の半導体チップを個別にパッケージ工程を施し、パッケージを完成するものである。
これに対し、一般的に「ウエハレベルＣＳＰ」とよばれる製法においては、このシリコンウエハ上に、絶縁層、再配線層、封止層等を形成し、半田バンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。ウエハ前面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能になる。
ウエハレベルＣＰＳの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁層、導電層（再配線層）、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。これは、例えば半田バンプの形成においても同じことである。
【０００３】
従来のウエハレベルＣＳＰの製造工程では、半田バンプを形成する際にウエハの一方の平面の多数の電極を配置する所定位置に、半田材料を必要量設け、リフロー工程と呼ばれる半田融点以上の温度での加熱溶融、また、半田融点以下での冷却凝固を経ることにより、その形状が球状に近い半田バンプを得る。
図１は従来の一般的な半田バンプ形成工程の概略フロー図である。
図２は従来のＣＰＳ等の半導体装置の構造を例示する断面図であり、この半導体装置１は、半導体基板２と、その表面に形成された電極３と、半導体基板２の表面に設けられた絶縁層４と、電極３と接続されて絶縁層４上に配線された導電層（再配線層５及び電極パッド６）と、電極パッド６上に設けられた半田バンプ８と、該半田バンプ８を突出させた状態で導電層を覆う封止層７とを備えて構成されている。
【０００４】
リフロー前の半田バンプ形成方法として、以下のような製法が一般に使用されている。
（１）電解半田メッキ法
（２）半田ボール搭載法
（３）半田ペースト印刷法
（４）半田ペーストディスペンス法
（５）半田蒸着法
いずれの方法もウエハ前面の電極配置位置に、半田バンプ下部に所定の形状で形成された、半田と濡れ性の良い表面性状を持つ電極パッド上に、所定の面積および高さを持つ半田材料を形成する。
その後、半田リフロー加熱により半田を溶融させる。リフロー前の半田は、半田成分を含有するめっき層であったり、予め所定のバンプ径に近い形状に分粒された半田ボールであったり、所定のバンプ径に比較して微細な半田粒子をフラックス成分に混合した印刷用のペースト状の半田であったり、真空中で蒸着法により形成された半田成分を含有する金属蒸着膜である。
いずれのリフロー前の半田形成工程であっても、リフロー時に半田が融点以上の温度に到達すると、半田が溶融し、溶融した半田は表面張力により凝集し、その形状は、下地電極パッド周縁における金属の濡れ性、溶融した半田の表面張力、溶融した半田自体の重さによる変形等により、形状が決定される。溶融した半田は、リフロー工程の後半において、半田融点より低い温度への冷却により固体となり、いわゆる半田バンプと呼ばれる球状に近い形状の半田塊が得られる。
このような半田バンプを有する半導体装置において、その性能向上のために種々の改良が提案されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開平５−１３４１８号公報
【０００６】
【発明が解決しようとする課題】
半田バンプは回路基板と半導体パッケージとを電気導通させるための電極端子であるとともに、両者の熱変形や反りによって発生する応力を緩和吸収する役割を担う。しかし従来の半田バンプは球状に近いため、半田バンプと電極パッドの接合部に応力集中が起きやすい構造である。応力集中によるバンプ破壊は、半導体パッケージの信頼性を著しく低下させる原因の一つである。従来の半田バンプを有する半導体装置においては、以下の１〜５に記したような不具合が生じていた。
【０００７】
１．従来の半田バンプは、図３に示すように、半田バンプ８を有する半導体装置１を基板１０の所定位置に実装する際、半田バンプと電極パッド（半導体装置１側及び基板１０側）との接触部１１がくびれた構造になるため、ここに応力が集中し易い。このため接続部１１近傍からクラックが発生する可能性がある。
２．バンプの挟ピッチ化に伴い電極パッドの寸法が小さくなるため、ＣＳＰなどの半導体パッケージを基板に実装する時の位置合わせに高い精度が要求される。
３．従来の半田バンプはバンプ接続部に応力が集中しやすい構造であるので、スタンドオフ量（半導体装置１と基板１０とのギャップ量、つまり実装後のはんだバンプ高さとも言える）を大きく取る必要があり、パッケージの薄型化に不利である。
４．バンプにかかる応力が電極パッドとの接続部に集中するため、ここからクラックが発生して断線不良を引き起こしやすい。一般的にチップ中心から離れた周辺部のバンプほど強い応力がかかり、クラックが発生しやすい。
５．リフロープロセスにおいて半田内部に発生したガスは、そのまま内部に残存するとボイドになる。電極パッドが大きいほどパッド中心付近に発生したガスは半田外に抜けにくくなるため、ボイドが発生しやすい。特に従来使われてきたＳｎ-Ｐｂ共晶はんだに比べ、Ｓｎ-Ａｇ-ＣｕやＳｎ-Ｚｎ-Ｂｉといった鉛フリー半田はボイドが発生しやすく、チップ実装時の信頼性に大きな影響を及ぼす。
【０００８】
本発明は前記事情に鑑みてなされたもので、実装後に半田バンプの耐久性が良く、半導体装置の信頼性を向上できる半導体装置とその製造方法及び該半導体装置を含む電子装置の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体基板の表面に絶縁層が設けられ、該絶縁層上に導電層が設けられ、該導電層上に封止層が設けられ、該封止層に前記導電層を露出させた電極パッドが設けられ、該電極パッド上に半田バンプが設けられた半導体装置において、前記封止層に前記電極パッドが複数個近接配置され、これらの電極パッドをつないでアーチ状半田バンプが設けられたことを特徴とする半導体装置を提供する。
本発明の半導体装置において、１つの半導体装置に、前記アーチ状半田バンプと、１つの電極パッドに１つ形成された通常の半田バンプとを混在させた構成としてもよい。
また前記アーチ状半田バンプを半導体装置周辺部またはその近傍に設けた構成としてもよい。
【００１０】
また本発明は、半導体基板の表面に絶縁層を設け、該絶縁層上に導電層を設け、その上に封止層を設け、該封止層に導電層を露出させた電極パッドを設け、該電極パッド上に半田バンプを形成する半導体装置の製造方法において、前記電極パッドを複数個近接配置し、これらの電極パッドをつないでアーチ状半田バンプを形成する工程を含むことを特徴とする半導体装置の製造方法を提供する。
本発明の製造方法において、前記アーチ状半田バンプを、半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペーストディスペンスフロー法、フロー半田法からなる群から選択される方法で形成することが好ましい。
また、前記アーチ状半田バンプを半導体装置周辺部またはその近傍に配置し、それ以外の部分に１つの封止層開口に１つ形成された通常の半田バンプを配置する構成としてもよい。
【００１１】
さらに本発明は、前記アーチ状半田バンプを有する半導体装置を含むことを特徴とする電子装置を提供する。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
図４及び図５は本発明の半導体装置の一実施形態を示し、図４は半導体装置２０の平面図、図５は図４中のＡ-Ａ部断面図である。
本実施形態の半導体装置２０は、電極２２を有する半導体基板２１上に絶縁層２３が設けられ、絶縁層２３上に導電層として、電極２２と接続された導電層２４が設けられ、該導電層２４上に封止層２６が設けられ、封止層２６に近接して２つ穿設された封止層開口２８から露出する電極パッド２５をつなぐようにアーチ状半田バンプ２７が設けられた構成になっている。
【００１３】
本発明において用いる基板２１としては特に制限されないが、例えば配線基板（インタボーザ）を使用しないウェハレベルＣＳＰ等の半導体パッケージ、各種半導体装置、各種電子装置等に用いられる基板が挙げられる。
また、電極２２および導電層２４（電極パッド２５を含む再配線）は、Ｃｕ、Ａｌ等の導電性の良好な金属で形成されている。
さらに、絶縁層２３は、例えばエポキシ樹脂などの合成樹脂で形成され、また封止層２６は感光性ポリイミドなどの合成樹脂材料を用いて形成できる。
また、アーチ状半田バンプ２７の材料は、従来より半田バンプ形成用、あるいは回路内または回路間の半田接続等に用いられる半田または半田ペーストを用いることができる。
【００１４】
このアーチ状半田バンプ２７は、近接した複数の電極パッド２５をつないで形成することができ、電極パッド２５は２つに限定されることなく３つ以上とすることもできる。封止層開口２８の形状は円形に限定されず、楕円形、長丸形、三角形、四角形またはそれ以上の多角形、円弧状などの他の形状とすることができる。
【００１５】
近接して設けられる複数の電極パッド２５の間隔は、半田バンプの形成ピッチ（以下、バンプピッチと記す）の５％〜４０％が好ましく、１０〜３０％がより好ましい。本発明の構成は、バンプピッチが０．７５ｍｍ以下のＢＧＡ（ＣＳＰ含む）に有効である。例えば、バンプピッチが０．５ｍｍの場合、封止層開口２８は直径１５０μｍ程度の円形２個とし、これら電極パッドの間隔を５０μｍ程度とすることが好ましい。あるいは電極パッド２５を１００μｍ角の正方形２個とし、これらの電極パッド間隔を１５０μｍ程度とするのが好ましい。
【００１６】
この半導体装置２０は、アーチ状半田バンプ２７に関する以外は従来公知の方法を用いて各層を積層形成して製造することができる。
例えば、電極２２を形成した半導体基板２１を用意し、電極２２側の面に合成樹脂からなる絶縁層２３を形成する。次いで電極２２上を開口し、電解メッキ法などの方法を用いて導電性金属層を形成して電極２２に接続した導電層２４を形成する。次いで合成樹脂からなる封止層２６を形成し、封止層２６の形成と同時にまたは形成後、近接した複数の封止層開口２８を穿設して電極パッド２５を形成する。次いで電極パッド２５に半田材料を載せ、リフロー工程を行い、アーチ状半田バンプ２７を形成することができる。
【００１７】
半田材料を電極パッド２５に接して設ける方法は従来公知の各種方法を採用できるが、例えば半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペーストディスペンスフロー法、フロー半田法からなる群から選択される方法を用いることが好ましい。
【００１８】
図６及び図７は、本実施形態の半導体装置２０を基板３０に実装した状態を示す図であり、図６は図４中のＡ-Ａ部断面図、図７は図４中のＢ-Ｂ部断面図である。半導体装置２０が実装される基板３０としては特に限定されず、各種電子装置、あるいは半導体装置２０を実装後に電子装置となる基板等が挙げられる。基板３０側には、半導体装置２０側の半田バンプ２７を溶融して接触させ、放冷固化して接続するための電極パッドが設けられている。
【００１９】
この半導体装置２０のアーチ状半田バンプ２７は、２つの電極パッド２５間の中央に電極パッド２５が露出していない。また図６及び図７に示すように、半導体装置２０のアーチ状半田バンプ２７の一部を基板３０側の電極パッドに溶着して半導体装置２０を実装した状態において、基板３０の電極パッド中心部分の半田はパッケージ（半導体装置２０）に接触していないか、または接触していても接着していない状態となる。このような構造とすることにより、このアーチ状半田バンプ２７は、この半導体装置２０を電子装置等の基板３０に実装した時、アーチ状半田バンプ２７にくびれを生じにくく、あるいはくびれが小さくなり、半導体装置２０と基板３０とがずれ方向に変位しても応力が集中しにくくなる。また半田バンプがアーチ状の構造なので、従来の半田バンプに比べて変形しやすくなる。
【００２０】
図８は本発明の半導体装置の別な実施形態を示す平面図である。本実施形態の半導体装置２０は、四隅にアーチ状半田バンプ２７を形成し、それ以外の部分には、１つの電極パッドに１つ形成された通常の半田バンプ３１を配置した構成になっている。
アーチ状半田バンプ２７は一方向に対して柔軟に変形可能であるので、半導体装置２０において一番応力が発生する位置のバンプあるいはその周辺のバンプ、より具体的には、図８に示すように半導体装置２０の周辺部またはその近傍のバンプに配置すると効果的である。
【００２１】
半導体装置２０の四隅にアーチ状半田バンプ２７を配置する際、このアーチ状半田バンプ２７の高さを通常の半田バンプ３１より少し高くなるように設計することが望ましい。これにより半導体装置２０と基板３０との間隔は、通常の半田バンプ３１より高いアーチ状半田バンプ２７により決定されるため、通常の半田バンプ３１のみを有する従来の半導体装置を基板３０に実装した場合と比べ、半導体装置２０と基板３０との間隔が大きくなる。この結果リフロー工程の際に通常の半田バンプ３１は鉛直方向に引っ張られることになり、半導体装置２０近傍と基板３０近傍のくびれの度合が小さくなり、通常の半田バンプ３１においてもくびれに起因するクラック発生が抑制される。
【００２２】
この半導体装置２０において、基板３０側に近接した２個以上の電極パッドを形成しておき、半導体装置２０の通常の半田バンプ３１またはアーチ状半田バンプ２７を接続させてもよい。
なお、この半導体装置２０はウエハレベルＣＳＰに限定されることなく、ＢＧＡとして位置付けされる、半田バンプを介して半導体チップ（半導体装置）と実装基板とを接続させる各種パッケージ形態において適用が可能である。
【００２３】
【実施例】
以下、実施例により本発明の効果を実証する。
（実施例１）
ウエハ上に形成された半導体チップ表面にエポキシ樹脂にて絶縁層を形成し、チップのＡｌ電極からは電解メッキにて銅あるいはニッケルあるいは銅-ニッケル-金の三層構造からなる再配線を形成した。そこへモールド樹脂にて封止を行い、一部をレーザで穴明け加工し、半田バンプを接続する電極パッドを形成した。アーチ状半田バンプを形成する電極パッドは直径１２５μｍのものを２個とし、この電極パッド間スペースは７５μｍであった。この電極パッド上に半田ペーストを印刷し、リフローしてアーチ状半田バンプを形成した。半田バンプのピッチは０．５ｍｍとした。その後、ウエハをダイシングしてチップ化した。
【００２４】
（実施例２）
実施例１において、再配線形成後、感光性ポリイミド樹脂を塗布し、露光現像して半田バンプを接続する電極パッドを形成した。アーチ状バンプを形成する電極パッドは２５０μｍ×１００μｍの四角形とし、２５０μｍの辺が隣り合うような配置で形成した。電極パッド間スペースは１５０μｍとした。この電極パッド上に電解メッキ法にて半田層を形成し、リフローしてアーチ状半田バンプを形成した。半田バンプは０．４ｍｍピッチで９×９のフルアレイ配置とした。アーチ状半田バンプは、図８に示すようにチップ端の４箇所にそれぞれ形成し、残りは通常の半田バンプとした。その後、ウエハをダイシングしてチップ化した。
【００２５】
（実施例３）
図９に示すように、半導体基板２１のパッドから電極配線が形成された基板のパッド２５へワイヤボンディングにてワイヤ２９を接続した。ワイヤ２９は直径２５μｍや３０μｍ等の金線あるいはＡｌ線を使用した。これらをモールド樹脂に埋め込んで封止した。下部の電極は０．６５ｍｍピッチで形成されており、アーチ状バンプを形成するチップ四隅の電極は、直径３００μｍの電極パッドを２個形成し、電極間スペースは９０μｍとした。そこに直径４００μｍの半田ボールを搭載し、リフローして半田バンプを形成した。アーチ状バンプはチップ四隅とし、半田ボールは電極パッド１個当たり１個搭載した。つまりアーチ状半田バンプは２個の半田ボールで形成した。
【００２６】
実施例１〜３で製造した半導体装置２０を基板３０上に実装し、半田バンプ２７の接合状態を調べた。
従来の半田バンプは、図３に示すように、半田バンプと電極パッド（半導体装置側および基板側）との接触部がくびれた構造になるため、実装後に半導体装置と基板とがずれる方向に変位した時、このくびれ部１１に応力が集中しやすい。このため接続部近傍からクラックが発生し、断線を生じる可能性がある。
一方、アーチ状半田バンプ２７を有する半導体装置２０は、基板３０に実装する際、半導体装置２０と基板３０の両方ともにくびれ（図１０中矢印で示す部分）が小さい構造となるため、接続部にかかる応力が従来の半田バンプよりも低減できる。また半田バンプがアーチ状になるのでバンプの変形が容易になり、応力を吸収する機能が高くなり、この結果、半田バンプの接続信頼性の向上を図ることができる。
【００２７】
また、アーチ状半田バンプ２７は、実装時に基板３０側の電極パッドに接触する面積が従来の半田バンプに比べて大きい。すなわち、バンプ頂点の曲率が小さいため、多少位置がずれても半田バンプが基板３０側の電極パッドに接触する。また図１０に示すようにアーチ状半田バンプ２７の径を基板３０側の電極パッドよりも大きくすると、ずれ量の許容値はさらに大きくとれる。このため、実装時の位置精度が従来の半田バンプよりもラフでよくなり、製造が容易となり、製品歩留まりを向上させることができる。
【００２８】
さらに、従来の半田バンプは、図３に示すようにバンプ接続部にくびれを生じ、このくびれに応力が集中しやすい構造であるので、スタンドオフ量（半導体装置２０と基板３０とのギャップ量、つまり実装後の半田バンプ高さとも言える）を大きく取る必要があり、パッケージの薄型化に関して不利である。一方、アーチ状半田バンプ２７は接続部に応力集中しにくい構造であり、一方向に変形容易であるので、スタンドオフ量が従来よりも小さくて済み、パッケージの薄型化が可能である。
【００２９】
また、アーチ状半田バンプ２７は通常の半田バンプに比べて変形が容易であり、半田バンプにかかる応力を効果的に分散できるので、クラックの発生が抑止され、電気的な接続信頼性が向上する。
【００３０】
リフロープロセスにおいて半田内部に発生したガスは、そのまま半田内部に残存するとボイドになる。電極パッドが大きいとパッド中心付近に発生したガスが半田外に抜け出しにくいためボイドが発生しやすく、一方電極パッドが小さいほどボイドが発生しにくい。このアーチ状半田バンプ２７では半導体装置２０側の接触部分が複数に分けられ、それぞれが小さい電極パッド２５を用いるため、ボイドが発生しにくく、半導体装置の実装時の信頼性が向上する。
【００３１】
図８に示すように、アーチ状半田バンプ２７を半導体装置２０の四隅に配置し、かつアーチ状半田バンプ２７の高さを通常の半田バンプ３１よりも高くすることにより、通常の半田バンプ３１の半導体装置２０近傍及び基板３０近傍のくびれが小さくなり、通常の半田バンプ３１においてもくびれに起因するクラック発生が抑制され、半導体装置の実装時の信頼性が向上する。
【００３２】
【発明の効果】
本発明によれば、次のような優れた効果が得られる。
１．本発明の半導体装置はアーチ状半田バンプを有する構成としたので、基板に実装する際、半田バンプに生じるくびれが通常の半田バンプに比べて小さくなるので、接続部にかかる応力が低減できる。また半田バンプがアーチ状になるのでバンプの変形が容易になり、応力を吸収する機能が高くなり、この結果、半田バンプの接続信頼性が向上する。
２．また、アーチ状半田バンプは、基板に実装時、基板側の電極パッドに接触する面積が通常の半田バンプに比べて大きくなり、実装時の位置精度が従来の半田バンプよりもラフでよくなり、製造が容易となり、製品歩留まりを向上させることができる。
３．さらに、アーチ状半田バンプは接続部に応力集中しにくい構造であり、一方向に変形容易であるので、スタンドオフ量が従来品よりも小さくて済み、パッケージの薄型化が可能である。
４．また、アーチ状半田バンプは通常の半田バンプに比べて変形が容易であり、半田バンプにかかる応力を効果的に分散できるので、クラックの発生が抑止され、電気的な接続信頼性が向上する。
５．本発明の半導体装置はアーチ状半田バンプを有する構成としたので、半導体装置側の接触部分が複数に分けられ、それぞれが小さい電極パッドを用いるためボイドが発生しにくく、半導体装置の実装時の信頼性が向上する。
６．アーチ状半田バンプを四隅に配置し、かつアーチ状半田バンプの高さを通常の半田バンプよりも高くすることにより、混在する通常の半田バンプのくびれが小さくなり、通常の半田バンプにおいてもくびれに起因するクラック発生が抑制され、半導体装置の実装時の信頼性が向上する。
【図面の簡単な説明】
【図１】半田バンプの製造フロー図である。
【図２】従来の半導体装置の一例を示す断面図である。
【図３】従来の半導体装置の実装時、半田にくびれを生じる状態を示す断面図である。
【図４】本発明の一実施形態の半導体装置を示す平面図である。
【図５】図４中Ａ−Ａ部断面図である。
【図６】同じ半導体装置を基板に実装した状態を示すＡ-Ａ部断面図である。
【図７】同じ実装状態のＢ-Ｂ部断面図である。
【図８】本発明の半導体装置の別な実施形態を示す平面図である。
【図９】本発明に係る実施例で作製した半導体装置を示す断面図である。
【図１０】本発明に係る半導体装置のアーチ状半田バンプによる実装時の応力緩和機能を説明するための断面図である。
【図１１】同じくアーチ状半田バンプによる実装時の応力緩和機能を説明するための断面図である。
【符号の説明】
２０…半導体装置、２１…半導体基板、２２…電極、２３…絶縁層、２４…導電層、２５…電極パッド、２６…封止層、２７…アーチ状半田バンプ、２８…封止層開口、２９…ワイヤ、３０…基板。

Claims (7)

  1. 半導体基板（２１）の表面に絶縁層（２３）が設けられ、該絶縁層上に導電層（２４）が設けられ、該導電層上に封止層（２６）が設けられ、該封止層に前記導電層を露出させた電極パッドが設けられ、該電極パッド上に半田バンプが設けられた半導体装置において、
    前記封止層に前記電極パッド（２５）が複数個近接配置され、これらの電極パッドをつないでアーチ状半田バンプ（２７）が設けられたことを特徴とする半導体装置。
  2. １つの半導体装置に、前記アーチ状半田バンプと、１つの電極パッドに１つ形成された通常の半田バンプ（３１）とを混在させたことを特徴とする請求項１記載の半導体装置。
  3. 前記アーチ状半田バンプを半導体装置周辺部またはその近傍に設けたことを特徴とする請求項２記載の半導体装置。
  4. 半導体基板の表面に絶縁層を設け、該絶縁層上に導電層を設け、その上に封止層を設け、該封止層に導電層を露出させた電極パッドを設け、該電極パッド上に半田バンプを形成する半導体装置の製造方法において、
    前記電極パッドを複数近接配置し、これらの電極パッドをつないでアーチ状半田バンプを形成する工程を含むことを特徴とする半導体装置の製造方法。
  5. 前記アーチ状半田バンプを、半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペーストディスペンスフロー法、フロー半田法からなる群から選択される方法で形成することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記アーチ状半田バンプを半導体装置周辺部またはその近傍に配置し、それ以外の部分に１つの封止層開口に１つ形成された通常の半田バンプを配置することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 請求項１〜３のいずれかに記載の半導体装置を含むことを特徴とする電子装置。
JP2002372449A 2002-12-24 2002-12-24 半導体装置とその製造方法及び電子装置 Pending JP2004207368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002372449A JP2004207368A (ja) 2002-12-24 2002-12-24 半導体装置とその製造方法及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002372449A JP2004207368A (ja) 2002-12-24 2002-12-24 半導体装置とその製造方法及び電子装置

Publications (1)

Publication Number Publication Date
JP2004207368A true JP2004207368A (ja) 2004-07-22

Family

ID=32811048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002372449A Pending JP2004207368A (ja) 2002-12-24 2002-12-24 半導体装置とその製造方法及び電子装置

Country Status (1)

Country Link
JP (1) JP2004207368A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073903A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 電子モジュール及びその製造方法
US7791187B2 (en) 2007-06-29 2010-09-07 Fujikura Ltd. Semiconductor device
JP2015122457A (ja) * 2013-12-25 2015-07-02 日本電気株式会社 接合構造およびこれを用いた実装構造体
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791187B2 (en) 2007-06-29 2010-09-07 Fujikura Ltd. Semiconductor device
US7863719B2 (en) 2007-06-29 2011-01-04 Fujikura Ltd. Wafer level chip scale package
JP2010073903A (ja) * 2008-09-18 2010-04-02 Alps Electric Co Ltd 電子モジュール及びその製造方法
JP2015122457A (ja) * 2013-12-25 2015-07-02 日本電気株式会社 接合構造およびこれを用いた実装構造体
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Similar Documents

Publication Publication Date Title
JP5420505B2 (ja) 半導体装置の製造方法
JP4790157B2 (ja) 半導体装置
KR101496068B1 (ko) 반도체 디바이스에서의 리드-프리 구조들
US6841884B2 (en) Semiconductor device
JP2006128662A (ja) 半導体装置およびその実装体
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
US10720402B2 (en) Semiconductor device and method of manufacturing the same
JP6544354B2 (ja) 半導体装置の製造方法
JP2003017531A (ja) 半導体装置
JP4509673B2 (ja) 電子部品及びその製造方法、並びに電子装置
JP4503462B2 (ja) 半導体装置の製造方法
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2004207368A (ja) 半導体装置とその製造方法及び電子装置
TWI478312B (zh) 堆疊封裝結構
JP3838530B2 (ja) 半導体装置の製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JPH10209591A (ja) 配線基板
JPH08274211A (ja) 半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP3739632B2 (ja) 半導体装置およびその製造方法
JP2008091774A (ja) 半導体装置
JP2005072212A (ja) 電子部品とその製造方法及び電子装置
JP2005072211A (ja) 電子部品とその製造方法及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080408

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701