JP2005072211A - 電子部品とその製造方法及び電子装置 - Google Patents
電子部品とその製造方法及び電子装置 Download PDFInfo
- Publication number
- JP2005072211A JP2005072211A JP2003299286A JP2003299286A JP2005072211A JP 2005072211 A JP2005072211 A JP 2005072211A JP 2003299286 A JP2003299286 A JP 2003299286A JP 2003299286 A JP2003299286 A JP 2003299286A JP 2005072211 A JP2005072211 A JP 2005072211A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- solder bump
- electronic component
- solder
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【課題】 実装後における優れた耐久性と高い信頼性とを兼ね備えた電子部品とその製造方法及び電子装置の提供する。
【解決手段】 本発明に係る電子部品1は、基板をなす絶縁層4を設けた半導体基材2の一面上、すなわち絶縁層4上に、少なくとも導電部をなす導電層5と絶縁部をなす封止層7を順に積層し、該絶縁部(封止層7)に前記導電部(導電層5)を露出させてなる電極パッドA6を設け、さらに電極パッドA6上に半田バンプ8を載置してなる。電極パッドA6は、電極パッドA6の外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、半田バンプA8がその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなり、かつ、半田バンプA8は、電極パッドA6に載置されることにより、電極パッドA6との接触面の外周辺の一部が前記外力の方向に対して略垂直をなす。
【選択図】 図1
【解決手段】 本発明に係る電子部品1は、基板をなす絶縁層4を設けた半導体基材2の一面上、すなわち絶縁層4上に、少なくとも導電部をなす導電層5と絶縁部をなす封止層7を順に積層し、該絶縁部(封止層7)に前記導電部(導電層5)を露出させてなる電極パッドA6を設け、さらに電極パッドA6上に半田バンプ8を載置してなる。電極パッドA6は、電極パッドA6の外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、半田バンプA8がその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなり、かつ、半田バンプA8は、電極パッドA6に載置されることにより、電極パッドA6との接触面の外周辺の一部が前記外力の方向に対して略垂直をなす。
【選択図】 図1
Description
本発明は、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージや、LSIチップを裏返して回路基板に接合する実装方法であるフリップチップに代表される、半田バンプを介して基板間の電気的接続が図られる電子部品とその製造方法及びこのような電子部品を含む電子装置に関する。
従来、電子部品で用いられる半導体パッケージ構造として、たとえば半導体チップを樹脂により封止したパッケージ(いわゆるDual Inline PackageやQuad Flat Package)では、樹脂パッケージ周辺の側面に金属リード線を配置する周辺端子配置型が主流であった。
これに対し、近年急速に普及している半導体パッケージ構造として、例えばチップスケールパッケージ(CSP:Chip Scale Package)とよばれ、パッケージの平坦な表面に電極を平面状に配置した、いわゆるボールグリッドアレイ(BGA:Ball Grid Array )技術の採用により、同一電極端子数を持つ同一投影面積の半導体チップを、従来よりも小さい面積で電子回路基板に高密度実装することを可能にしたパッケージ構造がある。
BGAタイプの半導体パッケージにおいては、パッケージの面積が半導体チップの面積にほぼ等しいCSP構造が、前述のBGA電極配置構造とともに開発され、電子機器の小型軽量化に大きく貢献している。CSPは、回路を形成した例えばシリコンからなるウエハを切断し、個々の半導体チップに対して個別にパッケージ工程を施し、パッケージを完成するものである。
これに対し、一般的に「ウエハレベルCSP」とよばれる製法においては、このウエハ上に、絶縁層、再配線層、封止層等を形成し、半田バンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップを得ることができる。
ウエハ前面にこれらの回路を積層し、最終工程においてウエハをダイシングすることから、切断したチップそのものの大きさが、パッケージの施された半導体チップとなり、実装基板に対して最小投影面積を有する半導体チップを得ることが可能になる。
ウエハレベルCSPの製造方法における特徴は、パッケージを構成する部材を、すべてウエハの形状において加工することにある。すなわち、絶縁層、導電層(再配線層)、封止樹脂層、半田バンプ等は、すべてウエハをハンドリングすることで形成される。これは、例えば半田バンプの形成においても同じことである。
従来のウエハレベルCSPの製造工程では、半田バンプを形成する際にウエハの一方の平面の多数の電極を配置する所定位置に、半田材料を必要量設け、リフロー工程と呼ばれる半田融点以上の温度での加熱溶融、また、半田融点以下での冷却凝固を経ることにより、その形状が球状に近い半田バンプを得る。
図4は従来の一般的な半田バンプ形成工程の概略フロー図であり、図5は従来のCSP等の電子部品(以下、半導体装置とも呼ぶ)の構造を例示する断面図である。
図5に示した半導体装置51は、不図示の回路を一方の面上に設けたウエハからなる半導体基板(以下、半導体チップとも呼ぶ)52と、この回路に導通し、半導体基板52の表面に形成された電極53と、半導体基板52の表面に設けられた絶縁層54と、電極53と接続されて絶縁層54上に配線された導電層(再配線層55及び電極パッド56)と、電極パッド56上に設けられた半田バンプ58と、この半田バンプ58を突出させた状態で導電層を覆う封止層57とを備えて構成されている。図4では導電層(再配線層55及び電極パッド56)を設けるまでの工程を纏めて、「ウエハ加工」と表記した。
リフロー前の半田バンプ形成方法(図4では「半田材料の形成」と表記)としては、例えば(イ)電解半田めっき法、(ロ)半田ボール搭載法、(ハ)半田ペースト印刷法、(ニ)半田ペーストディスペンス法、(ホ)半田蒸着法などの製法が一般に使用されている。いずれの製法も、ウエハ全面の電極配置位置に、半田バンプ下部が所定の形状となるように形成された、半田と濡れ性の良い表面性状を持つ電極パッド上に、所定の面積および高さを持つ半田材料を形成するものである。
その後、半田をリフロー加熱することにより半田を溶融させる(図6では「半田材の加熱溶融」と表記)。リフロー前の半田としては、各製法ごとに異なるものが使用される。製法(イ)では半田成分を含有するめっき層が、製法(ロ)では予め所定のバンプ径に近い形状に分粒された半田ボールが、それぞれ用いられる。製法(ハ)や製法(ニ)では所定のバンプ径に比較して微細な半田粒子をフラックス成分に混合した印刷用のペースト状の半田を用いる。製法(ホ)では真空中で蒸着法により形成された半田成分を含有する金属蒸着膜を使用する。
いずれのリフロー前の半田形成工程であっても、リフロー時に半田が融点以上の温度に到達すると、半田が溶融し、溶融した半田は表面張力により凝集する。その形状は、下地をなす電極パッド周縁における金属の濡れ性、溶融した半田の表面張力、溶融した半田自体の重さによる変形等により決定される。溶融した半田は、リフロー工程の後半において、半田の融点より低い温度で冷却処理を施すことにより固体となる。その結果、いわゆる半田バンプと呼ばれる球状に近い形状の半田塊が得られる。
このような半田バンプを有する半導体装置では、その性能向上のために種々の改良が提案されている(例えば、特許文献1参照)。
図6は、従来の電子部品の実装時、半田にくびれが生じた状態を示す図であり、(a)は断面図を、(b)はB−B’部分における平面図を表し、図5に示した半導体装置51を例とした場合である。ここで、半導体装置51から半田バンプ58を除いた部分を半導体パッケージと呼ぶことにする。
図6(a)は、半田バンプ58を回路基板60(以下では、基板とも呼ぶ)の電極パッド62に押し付けることにより、半導体装置51(以下では、半導体チップとも呼ぶ)が回路基板60に実装される様子を示している。なお、図5及び図6(a)には半田バンプ58を突出させた状態で導電層を覆うように封止層57を設けた例を示しているが、封止層57は必須要件ではない。
つまり、上述した半田バンプ58は、半導体基板52と回路基板60との電気的な導通を図るための電極端子として機能するとともに、両者の熱変形や反りによって発生する応力を緩和、吸収する役割も担う。
しかしながら、図6(a)に示すように、従来の半田バンプはその側面方向から見て球状に近い。また、従来の半田バンプは電極バッドに載置された状態では、半田バンプが電極バッドと接してなる面は円形をなす傾向がある。このため、半田バンプが電極パッドや電極部と接触する接合部に応力の集中が発生しやすい。これは半田バンプの破壊をもたらす恐れがあることから、半導体パッケージの信頼性を著しく低下させる原因の一つとして考えられていた。具体的には、従来の半田バンプを有する半導体装置においては、以下の(1)〜(5)に示すような不具合が生じていた。
(1)くびれ部の存在に起因する問題
従来の半田バンプ58は、半田バンプ58を有する半導体装置51を基板60の所定位置に実装する際、半導体装置51側においては半田バンプ58と電極パッド56との接触部61aがくびれた構造になる。すなわち、図8に示すように、半田バンプ58を側方から見た場合、半田バンプの高さ方向において中央部は太く、電極パッド56との接触部61a付近は中央部より細い構造となる。この細い部分(以下、くびれ部と呼ぶ)に応力が集中し易い。同様の現象は、基板60側においても半田バンプ58と電極パッド62との接触部61bで発生する。このため、接触部61a、61bあるいはその近傍からクラックが発生する傾向があった。
従来の半田バンプ58は、半田バンプ58を有する半導体装置51を基板60の所定位置に実装する際、半導体装置51側においては半田バンプ58と電極パッド56との接触部61aがくびれた構造になる。すなわち、図8に示すように、半田バンプ58を側方から見た場合、半田バンプの高さ方向において中央部は太く、電極パッド56との接触部61a付近は中央部より細い構造となる。この細い部分(以下、くびれ部と呼ぶ)に応力が集中し易い。同様の現象は、基板60側においても半田バンプ58と電極パッド62との接触部61bで発生する。このため、接触部61a、61bあるいはその近傍からクラックが発生する傾向があった。
(2)くびれ部における応力集中に関する問題
半田バンプ58は略球形をしているので、これを平面をなす電極パッド62に押し付けることにより、半田バンプ58は略円形の接触面をもつことになる。この性質を利用して封止層57を設ける場合には、電極バッド56の露出部すなわち半田バンプ58が載置される領域は円形が好ましい。何れにしても、2つの電極バッド56,62により押し付けられた半田バンプ58のくびれ部61a、61bは、図6(b)に示すように円形となる。例えば、半導体基板52が紙面左側から外力F2を受けたとすると、半田バンプ58のくびれ部61aにおいて発生する応力は、領域α51とα52で大きくなるのに対して、領域β51とβ52で小さくなる傾向がある。中でも、外力F2の方向と略垂直をなす領域α51’とα52’において生じる応力が最も大きくなる。すなわち、半田バンプ58のくびれ部に生じる応力は、均一ではなく、偏って分布することになる。
半田バンプ58は略球形をしているので、これを平面をなす電極パッド62に押し付けることにより、半田バンプ58は略円形の接触面をもつことになる。この性質を利用して封止層57を設ける場合には、電極バッド56の露出部すなわち半田バンプ58が載置される領域は円形が好ましい。何れにしても、2つの電極バッド56,62により押し付けられた半田バンプ58のくびれ部61a、61bは、図6(b)に示すように円形となる。例えば、半導体基板52が紙面左側から外力F2を受けたとすると、半田バンプ58のくびれ部61aにおいて発生する応力は、領域α51とα52で大きくなるのに対して、領域β51とβ52で小さくなる傾向がある。中でも、外力F2の方向と略垂直をなす領域α51’とα52’において生じる応力が最も大きくなる。すなわち、半田バンプ58のくびれ部に生じる応力は、均一ではなく、偏って分布することになる。
(3)パッケージ薄型化に伴う問題
熱歪みや反りに起因して、半導体チップ51側の電極パッド56と回路基板60側の電極パッド62との間に、位置ズレが生じた場合、半田バンプ58にかかる応力は、スタンドオフ量(チップと基板とのギャップ量、つまり実装後の半田バンプ高さとも言える)が大きいほど小さくなる。そのため、接続信頼性を確保するためにはスタンドオフ量を大きくする必要がある。しかし、スタンドオフ量を大きくすると、半導体パッケージとしては厚みが大きくなってしまう。携帯電話を筆頭とするモバイル機器などでは、半導体パッケージを薄型化することが必須であり、従来の半田バンプ構造では、信頼性を確保しつつパッケージを薄型化するには不利である。
熱歪みや反りに起因して、半導体チップ51側の電極パッド56と回路基板60側の電極パッド62との間に、位置ズレが生じた場合、半田バンプ58にかかる応力は、スタンドオフ量(チップと基板とのギャップ量、つまり実装後の半田バンプ高さとも言える)が大きいほど小さくなる。そのため、接続信頼性を確保するためにはスタンドオフ量を大きくする必要がある。しかし、スタンドオフ量を大きくすると、半導体パッケージとしては厚みが大きくなってしまう。携帯電話を筆頭とするモバイル機器などでは、半導体パッケージを薄型化することが必須であり、従来の半田バンプ構造では、信頼性を確保しつつパッケージを薄型化するには不利である。
(4)パッケージ多ピン化の問題
半導体チップ51は高機能・多機能化にともない、小型化とともに多ピン化が求められている。この多ピン化を実現するためには半田バンプ58間のピッチを狭くしなければならない。ところが、従来の半田バンプ58は球に近い形状をなしているため、多ピン化を図ろうとすると、小さな径からなる半田バンプ58を用いざるを得ないので、半田バンプ58の高さが低くなってしまう。しかし、半導体パッケージの接続信頼性はバンプが高いほど良くなることから、従来の半田バンプ58を用いて無理に狭ピッチ化を図ると、必然的に信頼性の低下を招くことになる。
半導体チップ51は高機能・多機能化にともない、小型化とともに多ピン化が求められている。この多ピン化を実現するためには半田バンプ58間のピッチを狭くしなければならない。ところが、従来の半田バンプ58は球に近い形状をなしているため、多ピン化を図ろうとすると、小さな径からなる半田バンプ58を用いざるを得ないので、半田バンプ58の高さが低くなってしまう。しかし、半導体パッケージの接続信頼性はバンプが高いほど良くなることから、従来の半田バンプ58を用いて無理に狭ピッチ化を図ると、必然的に信頼性の低下を招くことになる。
(5)電気的接続の信頼性の問題
半田バンプ58にかかる応力が電極パッド56、62との接続部61a、61bに集中するため、ここからクラックが発生して断線不良を引き起こしやすい。回路基板60と半導体パッケージの熱変形や反りは、半導体チップ51の中心から外側に向かうほど大きくなるので、半導体チップ51上に複数個の半田バンプ58が配置されている場合、一般的に半導体チップ51の中心から離れた半田バンプ58ほど強い応力がかかる。これは、半導体チップ51の中心から離れた半田バンプ58ほどクラックが発生しやすいことを意味する。
半田バンプ58にかかる応力が電極パッド56、62との接続部61a、61bに集中するため、ここからクラックが発生して断線不良を引き起こしやすい。回路基板60と半導体パッケージの熱変形や反りは、半導体チップ51の中心から外側に向かうほど大きくなるので、半導体チップ51上に複数個の半田バンプ58が配置されている場合、一般的に半導体チップ51の中心から離れた半田バンプ58ほど強い応力がかかる。これは、半導体チップ51の中心から離れた半田バンプ58ほどクラックが発生しやすいことを意味する。
したがって、パッケージの薄型化や多ピン化に対応でき、外力が作用した際に半田バンプのくびれ部に集中する応力が緩和される構造を備えてなる半導体装置の開発が期待されていた。
特開平5−13418号公報
本発明は前記事情に鑑みてなされたもので、実装後における優れた耐久性と高い信頼性とを兼ね備えた電子部品とその製造方法及び電子装置の提供を目的とする。
本発明に係る電子部品は、基板の一面上に少なくとも導電部、絶縁部を順に積層し、該絶縁部に前記導電部を露出させてなる電極パッドを設け、前記電極パッド上に半田バンプを載置してなる電子部品において、前記電極パッドの外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなる電極パッドAと、前記電極パッドAに載置されることにより、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなす半田バンプAとを、少なくとも具備していることを特徴としている。
本発明によれば、電子部品を構成する電極パッドAは、電極パッドの外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成しているので、電極パッドAの少なくとも一辺は、従来の円形をなす電極パッドより長い距離をもつことができる。
また、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように、前記電極パッドAの少なくとも一辺を配してなる構造を有しているので、前述した従来の円形をなす電極パッドより長い距離の一辺が、外力を受け止める一辺として利用可能となる。
このように用意された電極パッドAの上に半田バンプAを設けているので、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなすように、半田バンプAは自らの形状を保つことになる。その結果、半田バンプAのくびれ部を構成する少なくとも一辺は、直線状又は円弧より大きな曲率を有する曲線状となるので、従来の円形に比較して、長い距離によって外力を受け止めることができる。
すなわち、本発明によれば、半田バンプAは従来より応力の発生する領域が広がるので、従来の半田バンプのようにくびれ部の局所的な領域に応力が集中しにくくなる。したがって、応力が集中して半田バンプ58のくびれ部において破断に至るという、従来の問題はかなり緩和される。よって、本発明によれば、実装後における優れた耐久性と高い信頼性とを兼ね備えた電子部品が得られる。
本発明に係る電子部品において、1つの前記基板内に、前記電極パッドA及びその上に形成された前記半田バンプAと、通常の略円形からなる外周辺を有する電極パッドB及びその上に形成された半田バンプBとを混在させた構成としてもよい。
また前記電極パッドA及びその上に形成された前記半田バンプAを、前記基板の周辺又はその近傍領域に配置した構成としてもよい。
また本発明は、基板の一面上に少なくとも導電部、絶縁部を順に積層し、該絶縁部に前記導電部を露出させてなる電極パッドを設け、前記電極パッド上に半田バンプを載置してなる電子部品の製造方法において、前記電極パッドの外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなる電極パッドAを形成する工程と、前記電極パッドAに載置されることにより、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなす半田バンプAを形成する工程とを、少なくとも具備していることを特徴とする電子部品の製造方法を提供する。
かかる構成によれば、電極パッドAを形成する工程において、上述したように、電極パッドAの少なくとも一辺が、従来の円形をなす電極パッドより長い距離をもつように電極パッドAを作製できる。次いで、半田バンプAを形成する工程により、半田バンプAのくびれ部を構成する少なくとも一辺は、直線状又は円弧より大きな曲率を有する曲線状となるように半田バンプAを作製できる。
したがって、この2つの工程を少なくとも備えた製造方法は、前述したところの本発明に係る電子部品、すなわち従来の半田バンプと比べて、長い距離によって外力を受け止める一辺を側面に備えてなる半田バンプを作製できることから、実装後に半田バンプの耐久性に優れた、ひいては信頼性の高い電子部品を、安定して製造することに寄与する。
本発明に係る電子部品の製造方法において、前記半田バンプAを前記基板の周辺又はその近傍領域に作製し、その他の領域には、通常の略円形からなる外周辺を有する電極パッドB及びその上に形成された半田バンプBを作製してもよい。
また本発明に係る電子部品の製造方法において、前記半田バンプAおよび前記半田バンプBを、半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペースト・ディスペンス・フロー法およびフロー半田法からなる群から選択される方法で形成することが好ましい。
さらに本発明は、前記半田バンプAを少なくとも有する電子部品を含むことを特徴とする電子装置を提供する。
以上説明したように、本発明に係る電子部品では、半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように、電極パッドAの構造を工夫して設けた。この電極パッドAの上に半田バンプAを設けることにより、半田バンプAのくびれ部を構成する少なくとも一辺は、直線状又は円弧より大きな曲率を有する曲線状となるので、従来の円形に比較して、長い距離によって外力を受け止めることが可能となる。その結果、半田バンプAは従来より応力の発生する領域が広がり、従来の半田バンプのようにくびれ部の局所的な領域に応力が集中しにくくなる
したがって、本発明は、半田バンプのくびれ部におけるクラックの発生やこれに起因した破断などを抑制できることから、実装後に半田バンプの耐久性に優れた、長期信頼性の高い電子部品の提供に寄与するとともに、電気的接続の信頼性も向上させる。
また本発明に係る電子部品は、半田バンプの高低やその太さの大小に依存せず、上記効果が確実に得られるので、パッケージ薄型化やパッケージの多ピン化にも十分に対応可能である。
以下では、本発明に係る電子部品の一実施形態を図面に基づいて説明する。
図1は本発明に係る電子部品の構造を例示する図であり、(a)は断面図を、(b)はA−A’部分における平面図を表す。図2は本発明に係る電子部品の実装時、半田にくびれが生じた状態を示す断面図である。
図1において、電子部品1は、基板をなす絶縁層4を設けた半導体基材2の一面上、すなわち絶縁層4上に、少なくとも導電部をなす導電層5と絶縁部をなす封止層7を順に積層し、該絶縁部(封止層7)に前記導電部(導電層5)を露出させてなる電極パッド6を設け、さらに電極パッド6上に半田バンプ8を載置してなる構成を有する。なお、3は電極であり、絶縁層4と同様に半導体基板2の一面上に設けられ、導電層5と接して配置される。
図1(a)から明らかなように、電極パッドA6は導電層5のうち封止層7を除去した領域であることから、電極パッドA6の外周辺は封止層7の側断面7a〜7cと一致することになる。
また上記構成の半導体装置1において、電極パッドA6の外周辺すなわち封止層7の側断面の少なくとも一部は、直線状又は円弧より大きな曲率を有する曲線状の一辺を構成している。図1(b)において、7aは封止層7の側断面が直線状の一辺を構成する場合であり、7bは円弧より大きな曲率を有する曲線状の一辺を構成する場合である。ここで、7cは従来の円弧からなる場合を示しており、比較のため掲載したものである。
図1(b)に示すように、半田バンプ8Aが紙面左側から外力F1を受けると仮定すると、従来の円弧からなる場合の一辺7cでは、γ1、γ2という局所的な領域に応力が集中することになる。これに対して、円弧より大きな曲率を有する曲線状の一辺7bでは、外力F1と略垂直をなす部分が従来より長くなるので、従来より広い領域β1、β2に応力が生じる。また、直線状の一辺7aでは、外力F1と略垂直をなす部分が一辺7aの全域となるので、最も広範囲な領域α1、α2に応力が発生することになる。
本発明では、このような電極パッドA6上に半田バンプを設けるので、半田バンプの初期成長部8’は、電極パッド6の外周辺すなわち封止層7の側断面7a〜7cにより、その外周面が規制を受ける。換言すると、電極パッドA6の前記一辺は、半田バンプの初期成長部8’がその幅方向に受ける外力F1の方向に対して略垂直をなすように寄与する。
ゆえに、電極パッドA6に載置された半田バンプA8は、電極パッドA6との接触面の外周辺の一部が前記外力F1の方向に対して略垂直をなす一辺をもつことができ、かつ、この一辺は従来の円形より長い距離を有することが可能となる。これは、半田バンプA8のくびれ部が、前記外力F1の方向に対して略垂直をなすように従来に比べて長い距離を持つことを意味する。
したがって、本発明によれば、外力F1を受けた場合に、従来の円形がなす円弧の距離と比較して、十分に長い距離の一辺によって外力を受け止めることが可能なので、従来の半田バンプのようにくびれ部の局所的な領域に応力が集中するという現象を大幅に緩和することができる。よって、本発明は、実装後における優れた耐久性と高い信頼性とを兼ね備えた電子部品の提供に貢献する。
本発明において用いる半導体基材2としては特に制限されないが、配線基板(インタポーザ)を使用しないウェハレベルCSP(Chip Size/Scale Package)等の半導体パッケージや、LSIチップを裏返して回路基板に接合する実装方法であるフリップチップに代表される、半田バンプを介して基板間の電気的接続が図られる電子部品に用いられる基板が挙げられる。
また、電極3や、導電層を構成する電極パッド6を含む再配線層5としては、Cu、Al等の導電性の良好な金属が好適に用いられる。
さらに、絶縁層4は、例えばエポキシ樹脂などの合成樹脂で形成され、また封止層7は感光性ポリイミドなどの合成樹脂材料を用いて形成できる。
また、半田バンプA8の材料は、従来公知である半田バンプ形成用、あるいは回路内または回路間の半田接続等に使われている、半田または半田ペーストを用いることができる。
さらに、絶縁層4は、例えばエポキシ樹脂などの合成樹脂で形成され、また封止層7は感光性ポリイミドなどの合成樹脂材料を用いて形成できる。
また、半田バンプA8の材料は、従来公知である半田バンプ形成用、あるいは回路内または回路間の半田接続等に使われている、半田または半田ペーストを用いることができる。
上述した本発明に係る電子部品1の製造方法は、半導体基材2上に絶縁層4を設けてなる基板の一面上に、少なくとも導電部をなす導電層5と絶縁部をなす封止層7を順に積層し、該絶縁部(封止層7)に前記導電部(導電層5)を露出させてなる電極パッド6を設け、さらに電極パッド6上に半田バンプ8を載置してなる電子部品の製造方法であり、以下に示すの2つの工程、すなわち電極パッドAを形成する工程と半田バンプAを形成する工程とを具備する。
前者の工程は、電極パッド8の外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなる電極パッドAを形成する工程である。
後者の工程は、前記電極パッドAに載置されることにより、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなす半田バンプAを形成する工程である。
上記2つの工程を少なくとも具備してなる製造方法であれば、前述した構成を有する電子部品1を作製することができる。この電子部品1を製造する際は、半田バンプ8に関する以外は従来公知の方法を用いて各層を積層形成して製造することができる。
例えば、電極3を形成した半導体基材2を用意し、電極3側の面に合成樹脂からなる絶縁層4を形成する。次いで電極3上を開口し、電解メッキ法などの方法を用いて導電性金属層を形成して電極3に接続した導電層5を形成する。次いで合成樹脂からなる封止層7を形成し、封止層7の形成と同時にまたは形成後、近接した複数の封止層開口(例えば封止層7の側断面7aで囲まれる領域)を穿設して、電極パッド6を得る。次いで電極パッド6に半田材料を載せ、リフロー工程を行い、半田バンプA8を形成することができる。
封止層開口(例えば封止層7の側断面7aで囲まれる領域)の形状としては、図1(b)に例示するようなものが用いられる。図1(b)に例示するようなものとは、電極パッドA6の外周辺すなわち封止層7の側断面の少なくとも一部が、直線状又は円弧より大きな曲率を有する曲線状の一辺を構成するものを意味する。
封止層開口の深さ(封止層の厚さ)には特に制限は無いが、封止層7の側断面は電極パッドA6の表面に対して略垂直をなすものが好ましい。これにより、電極パッドA6に載せられ、リフロー工程により溶融された半田材料は、封止層開口を満たすように初期成長部8’が形成され、その上に球状部を備えた半田バンプA8が得られる。
換言すると、半田バンプA8の初期成長部8’の側面は、封止層7の側断面を踏襲した形状もつことになるので、初期成長部8’の側面上部、すなわち半田バンプ8のくびれ部も同様の形状を有することができる。
本発明では、前述したように、電極パッドA6の外周辺すなわち封止層7の側断面の少なくとも一部が、直線状又は円弧より大きな曲率を有する曲線状の一辺を構成するように設けてあるので、半田バンプA8のくびれ部も封止層7の側断面の少なくとも一部と同じ形状を持つことが可能となる。
半田材料を電極パッド6に接して設ける方法は従来公知の各種方法を採用できるが、例えば半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペーストディスペンスフロー法、フロー半田法からなる群から選択される方法を用いることが好ましい。
図2は、本実施形態の電子部品1を基板10に実装した状態を示す断面図である。電子部品1が実装される基板10としては特に限定されず、各種電子装置、あるいは電子部品1を実装後に電子装置となる基板等が挙げられる。基板10側には、電子部品1側の半田バンプA8を溶融して接触させ、放冷固化して接続するための電極パッド12が設けられている。
この電子部品1の半田バンプA8は、上述した構造をなしているので、この電子部品1を電子装置等の基板10に実装した時、半田バンプA8のくびれ部11a、11bをなす少なくとも一辺は、従来より長い距離をもつことができる。したがって、例えば電子部品1と基板10とがずれ方向に変位しても、このずれ方向に対して略垂直をなすように、半田バンプA8のくびれ部11a、11bをなす上記の一辺を配置しさえすれば、上記ずれによって発生する応力がくびれ部11a、11bに集中しにくくなる。
図3は本発明に係る電子部品の別な実施形態を示す平面図であり、1つの前記基板内に、前述した電極パッドA(□印で表示)及びその上に形成された半田バンプA(不図示)と、通常の略円形からなる外周辺を有する電極パッドB(○印で表示)及びその上に形成された半田バンプB(不図示)とを混在させたこと構成を示している。ただし、図3の例をフリップチップに適用する場合、電極パッドBは必ずしも略円形に限定されるものではなく、例えば矩形のものを用いても構わない。
電極パッドA(□印)上に形成された半田バンプAは、特定方向の外力に対して応力を緩和する能力を備えているので、従来から使用されている電極パッドB(○印)上に形成された半田バンプBと混在して配置することにより、従来に比べて、外力に対する耐性能力の優れた電子部品を提供できる。また、上記混在させた構成を採用すれば、通常の半田バンプBにおいてもくびれ部におけるクラックの発生が抑制される効果も期待できる。
特に、図3の電子部品は、電極パッドA(□印)とその上に形成された半田バンプAを、基板の周辺又はその近傍領域に配置した例であり、(a)〜(c)は基板の形状および大きさが異なる場合を表している。(a)は略四角形で小さな面積の場合を、(b)は略四角形で大きな面積の場合を、(c)は長方形で長辺が短辺に比べてかなり長い場合を示している。なお、図3において、⇒印は電子部品に加わりやすい外力の方向を示す。
一般に、半田バンプに加わる応力は、回路基板に半導体パッケージを実装した後、使用環境において生じる熱変形や反りによって発生する。これは回路基板と電子部品(半導体チップとも呼ぶ)とで熱膨張率が異なることが大きく起因している。このため、バンプに生じる応力の向きは、そのバンプと電子部品(半導体チップ)の中心を結ぶ方向となる。よって、この向きに垂直な線をなすような向きに、封止層開口の一辺を向けることが望ましい。
電極パッドA(□印)上に形成された半田バンプAは一方向に対して応力が緩和される形態をなしているので、電子部品において一番応力が発生する位置のバンプあるいはその周辺のバンプ、より具体的には、図3の(a)〜(c)に示すように電子部品の周辺部またはその近傍のバンプに配置するとより効果的である。何故ならば、バンプに生じる応力の大きさは、基板の中心から離れるほど大きくなるからである。その際、電極パッドA(□印)上に形成された半田バンプAにおいて、応力を緩和する能力の高い少なくとも一辺を、電子部品に加わりやすい外力の方向(⇒印)に対して略垂直をなすように配置することが望ましい。
図3(a)は基板が略四角形で小さな面積からなり、その上に設置されるバンプが数十個程度でよい場合である。このような場合には、基板の四隅の各バンプのみに、本発明に係る半田バンプAを適用すればよい。
図3(b)は基板が略四角形で大きな面積からなり、その上に設置されるバンプが百個を越えるような場合である。このような場合には、基板の四隅ごとに、本発明に係る半田バンプAを複数個、設置すると有効である。
図3(c)は基板が長方形で長辺が短辺に比べてかなり長い場合である。このような形状の基板は、例えば液晶ドライバ等の用途で多用される。この場合は、基板の中心から遠い位置(図3(c)では左右の一番端がこれに相当する)にあるバンプに、本発明に係る半田バンプAを適用すると有効である。
なお、基板上に設けた電極パッドA(□印)上に形成された半田バンプAと電極パッドB(○印)上に形成された半田バンプBとの配置は一例であり、本発明は図3に示すものに限定されるものではない。
また、上述した電子部品はウエハレベルCSP等の半導体パッケージに限定されることなく、BGAとして位置付けされる、半田バンプを介して半導体チップ(電子部品)と実装基板とを接続させる各種パッケージ形態、例えばLSIチップを裏返して回路基板に接合する実装方法であるフリップチップに、適用が可能である。
本発明に係る電子装置は、上述した電極パッドAと半田バンプAを少なくとも有する電子部品を含むものであれば特に限定されるものではなく、当該電子装置の具体的な例としては、携帯電話やビデオカメラなどが挙げられる。
本発明によれば、実装後における優れた耐久性と高い信頼性とを兼ね備えた電子部品とその製造方法及び電子装置を提供することができる。ゆえに、本発明は、外部からの衝撃などを受けやすい商品、例えば携帯電話やビデオカメラにおいて、耐衝撃性の改善や長期信頼性の向上をもたらす。
α1、α2、β1、β2、γ1、γ2 応力の発生する領域、F1 外力、1 電子部品、2 半導体基材、3 電極、4 絶縁層、5 導電層、6 電極パッドA、7 封止層、7a〜7c 封止層の側断面、8 半田バンプA、10 基板、11a、11b くびれ部、12 電極パッド。
Claims (7)
- 基板の一面上に少なくとも導電部、絶縁部を順に積層し、該絶縁部に前記導電部を露出させてなる電極パッドを設け、前記電極パッド上に半田バンプを載置してなる電子部品において、
前記電極パッドの外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなる電極パッドAと、
前記電極パッドAに載置されることにより、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなす半田バンプAとを、
少なくとも具備していることを特徴とする電子部品。 - 1つの前記基板内に、前記電極パッドA及びその上に形成された前記半田バンプAと、通常の略円形からなる外周辺を有する電極パッドB及びその上に形成された半田バンプBとを混在させたことを特徴とする請求項1に記載の電子部品。
- 前記電極パッドA及びその上に形成された前記半田バンプAは、前記基板の周辺又はその近傍領域に配置されることを特徴とする請求項2に記載の電子部品。
- 基板の一面上に少なくとも導電部、絶縁部を順に積層し、該絶縁部に前記導電部を露出させてなる電極パッドを設け、前記電極パッド上に半田バンプを載置してなる電子部品の製造方法において、
前記電極パッドの外周辺の少なくとも一部が直線状又は円弧より大きな曲率を有する曲線状の一辺を構成し、かつ、前記半田バンプがその幅方向に受ける外力の方向に対して略垂直をなすように前記一辺を配してなる電極パッドAを形成する工程と、
前記電極パッドAに載置されることにより、電極パッドAとの接触面の外周辺の一部が前記外力の方向に対して略垂直をなす半田バンプAを形成する工程とを、
少なくとも具備していることを特徴とする電子部品の製造方法。 - 前記半田バンプAを前記基板の周辺又はその近傍領域に作製し、その他の領域には、通常の略円形からなる外周辺を有する電極パッドB及びその上に形成された半田バンプBを作製することを特徴とする請求項4に記載の電子部品の製造方法。
- 前記半田バンプAおよび前記半田バンプBは、半田ボール搭載法、半田ペースト印刷法、電解メッキ法、ペースト・ディスペンス・フロー法およびフロー半田法からなる群から選択される方法で形成されることを特徴とする請求項5に記載の電子部品の製造方法。
- 請求項1〜3のいずれか1項に記載の電子部品を含むことを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299286A JP2005072211A (ja) | 2003-08-22 | 2003-08-22 | 電子部品とその製造方法及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003299286A JP2005072211A (ja) | 2003-08-22 | 2003-08-22 | 電子部品とその製造方法及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005072211A true JP2005072211A (ja) | 2005-03-17 |
Family
ID=34404550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003299286A Withdrawn JP2005072211A (ja) | 2003-08-22 | 2003-08-22 | 電子部品とその製造方法及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005072211A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010067481A1 (ja) * | 2008-12-10 | 2010-06-17 | パナソニック株式会社 | 半導体集積回路装置及びその設計方法 |
US8759941B2 (en) | 2008-12-10 | 2014-06-24 | Panasonic Corporation | Semiconductor integrated circuit device and method for designing the same |
-
2003
- 2003-08-22 JP JP2003299286A patent/JP2005072211A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010067481A1 (ja) * | 2008-12-10 | 2010-06-17 | パナソニック株式会社 | 半導体集積回路装置及びその設計方法 |
JP2010141016A (ja) * | 2008-12-10 | 2010-06-24 | Panasonic Corp | 半導体集積回路装置及びその設計方法 |
US8759941B2 (en) | 2008-12-10 | 2014-06-24 | Panasonic Corporation | Semiconductor integrated circuit device and method for designing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8653655B2 (en) | Semiconductor device and manufacturing method thereof | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
US20110039375A1 (en) | Method of manufacturing semiconductor device | |
JP6547745B2 (ja) | 半導体装置およびその製造方法 | |
US20220392846A1 (en) | Semiconductor package | |
JP2011142185A (ja) | 半導体装置 | |
US20060186519A1 (en) | Semiconductor device and unit equipped with the same | |
JP2005276879A (ja) | 半導体装置及びその製造方法 | |
US7427558B2 (en) | Method of forming solder ball, and fabricating method and structure of semiconductor package using the same | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
CN106463427B (zh) | 半导体装置及其制造方法 | |
JP5543063B2 (ja) | 半導体装置の製造方法 | |
TWI502666B (zh) | Electronic parts mounting body, electronic parts, substrate | |
JP2011171427A (ja) | 積層型半導体装置 | |
JPH10335527A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
JP4509673B2 (ja) | 電子部品及びその製造方法、並びに電子装置 | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
JP2004128290A (ja) | 半導体装置 | |
JP5020051B2 (ja) | 半導体装置 | |
JP2005072211A (ja) | 電子部品とその製造方法及び電子装置 | |
JP2004241594A (ja) | 半導体パッケージ | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP4628731B2 (ja) | 電子部品及び電子装置 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |