JP2005276879A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】アンダーフィル材の流出を確実に防止しようとすると、実装基板の外形サイズが大きくなってしまう。
【解決手段】平面視矩形状のチップ実装領域の周囲に電極パッド４が形成されるとともに、チップ実装領域と電極パッド４の形成領域との間にダム５が設けられた実装基板１と、この実装基板５のチップ実装領域にフリップチップ実装された半導体チップ２と、実装基板１と半導体チップ２との間に充填されたアンダーフィル材６とを備える半導体装置の構成として、半導体装置の製造時にアンダーフィル材６が滴下されるチップ実装領域の所定の辺とこれに対応するダム５との間の距離を、チップ実装領域の他の辺とこれに対応するダム５との間の距離よりも長く設定する。
【選択図】図１

Description

本発明は、実装基板に半導体チップをフリップチップ実装した半導体装置とその製造方法に関する。

近年、電子機器の高機能化や軽薄短小化の要求に伴って電子部品の高密度集積化や高密度実装化が進み、それにつれてフリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した構成を採用したものがある。

図１１は従来の半導体装置の構成を示すもので、図中（Ａ）はその平面図、（Ｂ）はその断面図である。図示した半導体装置は、大きくは、実装基板１と半導体チップ２とによって構成されている。実装基板１は、例えばシリコンインターポーザや上記半導体チップ２よりもサイズが大きい半導体チップによって構成されるものである。半導体チップ２は実装基板１の主面のほぼ中央部に複数のバンプ３を用いてフリップチップ実装されている。実装基板１の周縁部には、実際に半導体チップ２が実装される領域（以下、チップ実装領域）を取り囲む状態で複数の電極パッド４が形成されている。

また、実装基板１の主面上でかつチップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。またダム５は、実装基板１の主面から突出する状態で形成されている。さらに、実装基板１の主面上では、当該実装基板１と半導体チップ２との間にアンダーフィル材６が充填されている。

アンダーフィル材６は、実装基板１に半導体チップ２をフリップチップ実装した後に充填されるものである。その際、アンダーフィル材６は、図１２（Ａ），（Ｂ）に示すように、半導体チップ２の外形に沿うチップ実装領域（不図示）の一辺とこれに対応するダム５の間にノズル７を用いて滴下される。こうして滴下されたアンダーフィル材６は、実装基板１と半導体チップ２との間の微小な空間に毛細管現象によって引き込まれ、充填される。その際、ノズル７から滴下させたアンダーフィル材６が流出して電極パッド４を汚染しないよう、ダム５でアンダーフィル材（樹脂）６の流出を堰き止める。このような理由でダムを設けた半導体装置の構成が下記特許文献１に記載されている。

特開２００３−２３４３６２号公報

ところで、従来においては、半導体装置の製造工程の中でノズル７からアンダーフィル材６を滴下する場合に、実装基板１の主面上でチップ実装領域の一辺を滴下用の辺（以下、所定の辺）とし、この辺に沿ってノズル７を水平に移動させることにより、所定の辺に対応するダム５の内側にアンダーフィル材６を線状に滴下している。その際、チップ実装領域の所定の辺とこれに対応するダム５との間の距離（間隔）が短くなると、アンダーフィル材６がダム５を乗り越えて外側（電極パッド４側）に流出しやすくなる。そのため、アンダーフィル材６の流出を確実に防止するには、ダム５の突出寸法や形成位置のばらつき、半導体チップ２のサイズのばらつき、ノズル７の位置決め精度、アンダーフィル材６の滴下量のばらつきなどを考慮して、チップ実装領域から十分な距離を隔ててダム５を形成する必要がある。

そうした場合、従来の半導体装置においては、実装基板１の主面上でチップ実装領域の周囲（４方向）に均等な距離を隔ててダム５を形成したものとなっているため、上述した理由でチップ実装領域とダム５との間の距離を長くすると、その分だけ実装基板１の外形サイズが大きくなってしまう。

本発明に係る半導体装置は、平面視矩形状のチップ実装領域の周囲に電極パッドが形成されるとともに、チップ実装領域と電極パッドの形成領域との間にダムが設けられた実装基板と、この実装基板のチップ実装領域にフリップチップ実装された半導体チップと、実装基板と半導体チップとの間に充填されたアンダーフィル材とを備え、チップ実装領域の所定の辺と当該所定の辺に対応するダムとの間の距離が、チップ実装領域の他の辺と当該他の辺に対応するダムとの間の距離よりも長いものとなっている。

この半導体装置においては、チップ実装領域の所定の辺と当該所定の辺に対応するダムとの間の距離が、チップ実装領域の他の辺と当該他の辺に対応するダムとの間の距離よりも長いことから、当該半導体装置を製造するにあたって、上記チップ実装領域の所定の辺とこれに対応するダムとの間に十分な距離を確保し、そこにアンダーフィル材を滴下することにより、アンダーフィル材の流出をダムで確実に堰き止めることが可能となる。また、上記チップ実装領域の所定の辺とこれに対応するダムとの間の距離よりも、上記チップ実装領域の他の辺とこれに対応するダムとの間の距離を短くすることにより、チップ実装領域の周囲（４方向）に均等に長い距離を隔ててダムを形成する場合に比較して、実装基板の外形サイズを縮小することが可能となる。

また、本発明に係る半導体装置は、平面視矩形状のチップ実装領域の周囲に電極パッドが形成されるとともに、チップ実装領域と電極パッドの形成領域との間にダムが設けられた実装基板と、この実装基板のチップ実装領域にフリップチップ実装された半導体チップと、実装基板と半導体チップとの間に充填されたアンダーフィル材とを備え、チップ実装領域の所定の辺に対応する位置のみ、または所定の辺に対応する位置と当該所定の辺と直角をなす他の２つの辺に対応する位置にのみ、ダムを設けたものとなっている。

この半導体装置においては、チップ実装領域の所定の辺に対応する位置のみ、または所定の辺に対応する位置と当該所定の辺と直角をなす他の２つの辺に対応する位置にのみ、ダムを設けた構成となっているため、当該半導体装置を製造するにあたって、上記チップ実装領域の所定の辺とこれに対応するダムとの間に十分な距離を確保し、そこにアンダーフィル材を滴下することにより、アンダーフィル材の流出をダムで確実に堰き止めることが可能となる。また、ダムの形成位置を、チップ実装領域の所定の辺に対応する位置のみ、または所定の辺に対応する位置と当該所定の辺と直角をなす他の２つの辺に対応する位置のみに限定することにより、チップ実装領域の周囲（４方向）に均等に長い距離を隔ててダムを形成する場合に比較して、実装基板の外形サイズを縮小することが可能となる。

本発明によれば、アンダーフィル材の流出を確実に防止したうえで、実装基板の外形サイズを縮小することができる。

以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本実施の形態においては、上記従来の半導体装置の構成と同様の部分に同じ符号を付して説明する。

図１は本発明の第１実施形態に係る半導体装置の構成を示すもので、図中（Ａ）はその平面図、（Ｂ）はその断面図である。図１においては、シリコンインターポーザ等からなる実装基板１のチップ実装領域に、半導体チップ２がバンプ３を介してフリップチップ実装されている。半導体チップ２はその活性面を下向きにした、いわゆるフェースダウンで実装基板１に実装（フリップチップ実装）されている。この実装基板１の主面上に確保されるチップ実装領域は、実装対象となる半導体チップ２の外形に合わせて、当該チップサイズとほぼ同じサイズの平面視矩形状に区画される。

チップ実装領域は実装基板１の主面のほぼ中央部に区画されている。そして、このチップ実装領域を取り囲む状態で実装基板１の周縁部に複数の電極パッド４が形成されている。これらの電極パッド４は、半導体装置をマザー基板等に実装する際に両者を電気的に接続するために用いられたり、半導体装置の特性を測定するために用いられたりするものである。電極パッド４は、例えばアルミニウムパッドによって構成される。

また、実装基板１の主面上でかつチップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。またダム５は、実装基板１の主面から突出する状態に形成されている。一方、実装基板１と半導体チップ２との間にはアンダーフィル材６が充填されている。アンダーフィル材６には、例えばエポキシ樹脂等の熱硬化性樹脂によって構成されるものである。

ここで、図２に示すように、実装基板１の主面上に平面視矩形状のチップ実装領域８を確保し、このチップ実装領域８を区画する４つ辺をそれぞれ時計回りの順序で第１の辺８Ａ、第２の辺８Ｂ、第３の辺８Ｃ、第４の辺８Ｄとするとともに、第１の辺８Ａとこれに対応するダム５との間の距離（間隔）をＬ１、第２の辺８Ｂとこれに対応するダム５との間の距離をＬ２、第３の辺８Ｃとこれに対応するダム５との間の距離をＬ３、第４の辺８Ｄとこれに対応するダム５との間の距離をＬ４とする。このうち、第１の辺８Ａと第３の辺８Ｃは互いに平行でかつ対向した位置関係となり、第２の辺８Ｂと第４の辺８Ｄも互いに平行でかつ対向した位置関係となる。ちなみに、第１の辺８Ａに対応するダム５とは、第１の辺８Ａとその近傍（第１の辺８Ａに最も近い位置）で第１の辺８Ａに沿う電極パッド４の形成領域との間に介在するダム５（直線部分）をいう。この点は、他の辺８Ｂ，８Ｃ，８Ｄに対応するダム５についても同様である。

そうした場合、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１は、第２の辺８Ｂとこれに対応するダム５との間の距離Ｌ２や、第３の辺８Ｃとこれに対応するダム５との間の距離Ｌ３、さらには第４の辺８Ｄとこれに対応するダム５との間の距離Ｌ４よりも長く設定されている。つまり、各々の距離Ｌ１，Ｌ２，Ｌ３，Ｌ４の間には、Ｌ１＞Ｌ２、Ｌ１＞Ｌ３、Ｌ１＞Ｌ４の関係が成り立っている。また、距離Ｌ１を除く３つの距離Ｌ２，Ｌ３，Ｌ４の間には、Ｌ２＝Ｌ３＝Ｌ４の関係、Ｌ２＝Ｌ４≠Ｌ３の関係、Ｌ２≠Ｌ３≠Ｌ４の関係、又はＬ２＝Ｌ３≠Ｌ４の関係、或いはＬ２≠Ｌ３＝Ｌ４の関係が成り立っている。

続いて、本発明の第１実施形態に係る半導体装置の製造方法について説明する。

まず、図３（Ａ）に示すように、所定の半導体製造プロセス（成膜プロセス等）を経て得られた実装基板１と半導体チップ２の双方にバンプ３Ａ，３Ｂを形成する。実装基板１に対してはチップ実装領域８（図２参照）に複数のバンプ３Ａを形成し、これに対応する半導体チップ２の一面（実装基板１と対向する面）にも複数のバンプ３Ｂを形成する。その際、実装基板１のチップ実装領域８の外側にバンプ３Ａと同時にダム５を形成する。例えば、各々のバンプ３Ａが、Ｔｉ（チタン）、Ｃｕ（銅）、Ｎｉ（ニッケル）を順に積層したバンプ下地金属（ＵＢＭ）の上にＳｎ−Ａｇ（スズ−銀）系の半田材料を供給して半球状又は球状に成形された半田バンプであれば、この半田バンプと同時に上記半田材料からなるダム５を形成する。この場合、ダム５の突出寸法はバンプ３Ａの突出寸法と同じ寸法になる。バンプ形成方法としては、メッキ法、蒸着法、リフローソルダリング法などを採用することができる。このように実装基板１にバンプ３Ａと同時にダム５を形成することにより、別途、専用の工程を設けてダム５を形成する場合に比較して、工程数を削減することができる。

また、実装基板１にダム５を形成するにあたっては、チップ実装領域８の周囲でかつ電極パッド４の形成領域の内側にダム５を形成することになるが、その際に、上記図２に示したように、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１が、他の３つの辺８Ｂ，８Ｃ，８Ｄとこれに対応するダム５との間の距離Ｌ２，Ｌ３，Ｌ４よりも長くなるように、ダム５を平面視矩形状の枠型に形成する。この場合、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１は、ダム５の突出寸法や形成位置のばらつき、半導体チップ２のサイズのばらつき、後述するノズル７の位置決め精度、アンダーフィル材６の滴下量のばらつきなどを考慮して適宜設定される。

次に、フリップチップボンダーを用いて、実装基板１のチップ実装領域に対向する状態で半導体チップ２を位置決めするとともに、半導体チップ２を実装基板１側に接近させて当接し、双方のバンプ３Ａ，３Ｂ同士を所定の温度に加熱（必要に応じて加圧）して接合（溶融）することにより、図３（Ｂ）に示すように、実装基板１のチップ実装領域に半導体チップ２をフリップチップ実装する。これにより、実装基板１と半導体チップ２とがバンプ３を介して電気的かつ機械的に接続された状態となる。また、実装基板１と半導体チップ２との間（対向部分）にはバンプ３の高さ寸法に対応した微小な隙間が形成される。

続いて、実装基板１と半導体チップ２の間（隙間部分）に低粘度のアンダーフィル材６を充填し、その後、アンダーフィル材６を加熱により硬化させる。アンダーフィル材６を充填するにあたっては、図４（Ａ），（Ｂ）に示すように、実装基板１の主面上で、上記チップ実装領域８の第１の辺８Ａとこれに対応するダム５との間にノズル７を用いてアンダーフィル材６を滴下する。また、ノズル７を第１の辺８Ａに沿って水平に移動させることにより、第１の辺８Ａに対応するダム５の内側にアンダーフィル材６を線状に滴下する。

このとき、アンダーフィル材６を滴下した箇所では、実装基板１と半導体チップ２との間の隙間容積分のアンダーフィル材６が盛られるため、その部分でアンダーフィル材６がダム５を乗り越えて外側に流出しやすくなるが、第１の辺８Ａとこれに対応するダム５との間に十分な距離Ｌ１を確保しておけば、アンダーフィル材６の流出をダム５で確実の堰き止めることができる。また、ノズル７から滴下されたアンダーフィル材６は、毛細管現象によって実装基板１と半導体チップ２との間に引き込まれ、充填される。その際、アンダーフィル材６はチップ実装領域８の他の辺８Ｂ，８Ｃ，８Ｄに若干はみ出すものの、そこからのアンダーフィル材６の流出は、上記他の辺８Ｂ，８Ｃ，８Ｄに対応するダム５によって堰き止められる。

このように本発明の第１実施形態においては、半導体装置の構成として、実装基板１のチップ実装領域８を取り囲むようにダム５を形成する場合に、チップ実装領域８の第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１を、他の３つの辺８Ｂ，８Ｃ，８Ｄとこれに対応するダム５との間の距離Ｌ２，Ｌ３，Ｌ４よりも長く設定（確保）し、実際の製造工程で、実装基板１と半導体チップ２との間にアンダーフィル材６を充填する場合に、第１の辺８Ａとこれに対応するダム５との間にアンダーフィル材６を滴下することにより、アンダーフィル材６の流出をダム５で確実に防止することができる。また、上記３つの辺８Ｂ，８Ｃ，８Ｄとこれに対応するダム５との間の距離Ｌ２，Ｌ３，Ｌ４を上記距離Ｌ１よりも短く設定することにより、従来の装置構成にしたがってチップ実装領域の周囲（４方向）に均等に長い距離Ｌ１を隔ててダム５を形成する場合に比較して、上記３つの辺８Ｂ，８Ｃ，８Ｂの近くに電極パッド４を形成できるため、実装基板１の外形サイズを縮小することができる。これにより、実装基板１をシリコンウエハから切り出す場合に、単位面積のシリコンウエハから切り出し可能な実装基板１の個数（枚数）を増やしてコストダウンを図ることができる。

図５は本発明の第２実施形態に係る半導体装置の構成を示すもので、図中（Ａ）はその平面図、（Ｂ）はその断面図である。本第２実施形態に係る半導体装置は、上記第１実施形態の装置構成と比較して、実装基板１上でのダム５の形成状態（レイアウト）が異なるものとなっている。すなわち、実装基板１の主面上においては、図６に示すように、平面視矩形状のチップ実装領域８を区画する４つの辺８Ａ，８Ｂ，８Ｃ，８Ｄのうち、第３の辺８Ｃを除く３つの辺８Ａ，８Ｂ，８Ｄに対応してダム５が平面視コ字形に形成されている。すなわち、ダム５は、第１の辺８Ａに対応する位置と第２の辺８Ｂに対応する位置と第４の辺８Ｄに対応する位置にのみ設けられ、第３の辺８Ｃに対応する位置には設けられていない。ちなみに、第１の辺８Ａに対応する位置とは、第１の辺８Ａとその近傍（第１の辺８Ａに最も近い位置）で第１の辺８Ａに沿う電極パッド４の形成領域との間の位置をいう。この点は、他の辺８Ｂ，８Ｃ，８Ｄに対応する位置についても同様である。

また、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１は、第２の辺８Ｂとこれに対応するダム５との間の距離Ｌ２や、第４の辺８Ｄとこれに対応するダム５との間の距離Ｌ４よりも長く設定されている。つまり、各々の距離Ｌ１，Ｌ２，Ｌ４の間には、Ｌ１＞Ｌ２、Ｌ１＞Ｌ４の関係が成り立っている。また、距離Ｌ１を除く２つの距離Ｌ２，Ｌ４の間には、Ｌ２＝Ｌ４の関係、又はＬ２≠Ｌ４の関係が成り立っている。

この第２実施形態に係る半導体装置を製造する場合は、上記第１実施形態と同様に、実装基板１と半導体チップ２の双方にバンプ３Ａ，３Ｂを形成するにあたって、実装基板１の主面上にバンプ３Ａと同時にダム５を形成する。このとき、実装基板１の主面上では、上記図６に示したように、チップ実装領域８の３つの辺８Ａ，８Ｂ，８Ｄに対応する位置にのみダム５を形成する。また、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１が、第１の辺８Ａと直角をなす他の２つの辺８Ｂ，８Ｄと当該他の２つの辺８Ｂ，８Ｄに対応するダム５との間の距離Ｌ２，Ｌ４よりも長くなるように、ダム５を平面視コ字形に形成する。

その後は、上記第１実施形態の場合と同様に、フリップチップボンダーを用いて実装基板１のチップ実装領域８に半導体チップ２をフリップチップ実装した後、実装基板１と半導体チップ２の間（隙間部分）に低粘度のアンダーフィル材６を充填し、これを硬化させる。また、アンダーフィル材６を充填する場合は、実装基板１の主面上で、図７に示すように、チップ実装領域８の第１の辺８Ａとこれに対応するダム５との間にノズル７を用いてアンダーフィル材６を滴下するとともに、そのノズル７を第１の辺８Ａに沿って水平に移動させることにより、第１の辺８Ａに対応するダム５の内側にアンダーフィル材６を線状に滴下する。

このとき、アンダーフィル材６を滴下した箇所では、実装基板１と半導体チップ２との間の隙間容積分のアンダーフィル材６が盛られるため、その部分でアンダーフィル材６がダム５を乗り越えて外側に流出しやすくなるが、第１の辺８Ａとこれに対応するダム５との間に十分な距離Ｌ１を確保しておけば、アンダーフィル材６の流出をダム５で確実の堰き止めることができる。また、ノズル７から滴下されたアンダーフィル材６は、毛細管現象によって実装基板１と半導体チップ２との間に引き込まれ、充填される。その際、アンダーフィル材６はチップ実装領域８の他の辺８Ｂ，８Ｃ，８Ｄに若干はみ出すものの、第２の辺８Ｂと第４の辺８Ｄからのアンダーフィル材６の流出は、当該２つの辺８Ｂ，８Ｄに対応するダム５によって堰き止められ、第３の辺８Ｃからのアンダーフィル材６の流出はアンダーフィル材６自身に働く表面張力によって抑制される。

したがって、この第２実施形態においても、アンダーフィル材６の流出を確実に防止したうえで、実装基板１の外形サイズを縮小することができる。また、第１の辺８Ａと直角をなす２つの辺８Ｂ，８Ｄとこれに対応するダム５との間の距離Ｌ２，Ｌ４を、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１よりも短くすることにより、チップ実装領域８の周囲では、上記２つの辺８Ｂ，８Ｂに極力近づけて電極パッド４を形成できるため、実装基板１の外形サイズを縮小することができる。さらに、上記第１実施形態のようにダム５を枠型に形成する場合に比較すると、１枚の実装基板１を製造するのに要するダム形成材料の使用量を低減することができる。

図８は本発明の第３実施形態に係る半導体装置の構成を示すもので、図中（Ａ）はその平面図、（Ｂ）はその断面図である。本第３実施形態に係る半導体装置は、上記第１実施形態及び第２実施形態の装置構成と比較して、実装基板１上でのダム５の形成状態（レイアウト）が異なるものとなっている。すなわち、実装基板１の主面上においては、図９に示すように、平面視矩形状のチップ実装領域８を区画する４つの辺８Ａ，８Ｂ，８Ｃ，８Ｄのうち、第１の辺８Ａに対応する位置にのみダム５が直線状に設けられ、他の３つの辺８Ｂ，８Ｃ，８Ｄに対応する位置にはダム５が設けられていない。また、第１の辺８Ａとこれに対応するダム５との間の距離Ｌ１は、上記第１実施形態と同様に、ダム５の突出寸法や形成位置のばらつき、半導体チップ２のサイズのばらつき、ノズル７の位置決め精度、アンダーフィル材６の滴下量のばらつきなどを考慮して設定されている。

この第３実施形態に係る半導体装置を製造する場合は、上記第１実施形態と同様に、実装基板１と半導体チップ２の双方にバンプ３Ａ，３Ｂを形成するにあたって、実装基板１の主面上にバンプ３Ａと同時にダム５を形成する。このとき、実装基板１の主面上では、上記図９に示したように、チップ実装領域８の第１の辺８Ａに対応する位置にのみダム５を形成する。

その後は、上記第１実施形態の場合と同様に、フリップチップボンダーを用いて実装基板１のチップ実装領域８に半導体チップ２をフリップチップ実装した後、実装基板１と半導体チップ２の間（隙間部分）に低粘度のアンダーフィル材６を充填し、これを硬化させる。また、アンダーフィル材６を充填する場合は、実装基板１の主面上で、チップ実装領域８の第１の辺８Ａとこれに対応するダム５との間にノズル７を用いてアンダーフィル材６を滴下するとともに、そのノズル７を第１の辺８Ａに沿って水平に移動させることにより、第１の辺８Ａに対応するダム５の内側にアンダーフィル材６を線状に滴下する。

このとき、アンダーフィル材６を滴下した箇所では、実装基板１と半導体チップ２との間の隙間容積分のアンダーフィル材６が盛られるため、その部分でアンダーフィル材６がダム５を乗り越えて外側に流出しやすくなるが、第１の辺８Ａとこれに対応するダム５との間に十分な距離Ｌ１を確保しておけば、アンダーフィル材６の流出をダム５で確実の堰き止めることができる。また、ノズル７から滴下されたアンダーフィル材６は、毛細管現象によって実装基板１と半導体チップ２との間に引き込まれ、充填される。その際、アンダーフィル材６はチップ実装領域８の他の辺８Ｂ，８Ｃ，８Ｄに若干はみ出すものの、各々の辺８Ｂ，８Ｃ，８Ｄからのアンダーフィル材６の流出はアンダーフィル材６自身に働く表面張力によって抑制される。

また、ダム５の長手方向の一端から他端にわたってアンダーフィル材６を滴下すると、ダム５の両端でアンダーフィル材６が電極パッド４の形成領域まで流出することが懸念される。そうした場合への対応としては、図１０に示すように、アンダーフィル材６の滴下範囲をダム５の長手方向で当該ダム５の中央部（例えば、ダム５の長手方向の中心寄りの位置で、第１の辺８Ａのほぼ半分の長さに相当する範囲）に制限することにより、パッド形成領域へのアンダーフィル材６の流出を有効に防止することができる。

したがって、この第２実施形態においても、アンダーフィル材６の流出を確実に防止したうえで、実装基板１の外形サイズを縮小することができる。また、チップ実装領域８の周囲では、第１の辺８Ａを除く３つの辺８Ｂ，８Ｃ，８Ｄに極力近づけて電極パッド４を形成できるため、実装基板１の外形サイズを縮小することができる。さらに、上記第１実施形態のようにダム５を枠型に形成する場合や上記第２実施形態のようにダム５をコ字形に形成する場合に比較すると、１枚の実装基板１を製造するのに要するダム形成材料の使用量を低減することができる。

本発明の第１実施形態に係る半導体装置の構成を示す図である。 本発明の第１実施形態に係る半導体装置に用いられる実装基板の構成を示す平面図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明する図（その１）である。 本発明の第１実施形態に係る半導体装置の製造方法を説明する図（その２）である。 本発明の第２実施形態に係る半導体装置の構成を示す図である。 本発明の第２実施形態に係る半導体装置に用いられる実装基板の構成を示す平面図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明する図である。 本発明の第３実施形態に係る半導体装置の構成を示す図である。 本発明の第３実施形態に係る半導体装置に用いられる実装基板の構成を示す平面図である。 本発明の第３実施形態に係る半導体装置の製造方法を説明する図である。 従来の半導体装置の構成を示す図である。 従来の半導体装置の製造方法を説明する図である。

符号の説明

１…実装基板、２…半導体チップ、３…バンプ、４…電極パッド、５…ダム、６…アンダーフィル材、７…ノズル、８…チップ実装領域

Claims (7)

1. 平面視矩形状のチップ実装領域の周囲に電極パッドが形成されるとともに、前記チップ実装領域と前記電極パッドの形成領域との間にダムが設けられた実装基板と、
   前記実装基板の前記チップ実装領域にフリップチップ実装された半導体チップと、
   前記実装基板と前記半導体チップとの間に充填されたアンダーフィル材とを備え、
   前記チップ実装領域の所定の辺と当該所定の辺に対応する前記ダムとの間の距離が、前記チップ実装領域の他の辺と当該他の辺に対応する前記ダムとの間の距離よりも長い
   ことを特徴とする半導体装置。
2. 平面視矩形状のチップ実装領域の周囲に電極パッドが形成されるとともに、前記チップ実装領域と前記電極パッドの形成領域との間にダムが設けられた実装基板と、
   前記実装基板の前記チップ実装領域にフリップチップ実装された半導体チップと、
   前記実装基板と前記半導体チップとの間に充填されたアンダーフィル材とを備え、
   前記チップ実装領域の所定の辺に対応する位置のみ、または前記所定の辺に対応する位置と当該所定の辺と直角をなす他の２つの辺に対応する位置にのみ、前記ダムを設けてなる
   ことを特徴とする半導体装置。
3. 前記所定の辺と当該所定の辺に対応する前記ダムとの間の距離が、前記所定の辺と直角をなす他の２つの辺と当該他の２つの辺に対応する前記ダムとの間の距離よりも長い
   ことを特徴とする請求項２記載の半導体装置。
4. 実装基板のチップ実装領域の周囲でかつ電極パッドの形成領域の内側にダムを形成する第１の工程と、
   前記実装基板の前記チップ実装領域に半導体チップをフリップチップ実装する第２の工程と、
   前記実装基板と前記半導体チップとの間にアンダーフィル材を充填する第３の工程とを有し、
   前記第１の工程においては、前記チップ実装領域の所定の辺と当該所定の辺に対応する前記ダムとの間の距離が、前記チップ実装領域の他の辺と当該他の辺に対応する前記ダムとの間の距離よりも長くなるように前記ダムを形成し、
   前記第３の工程においては、前記チップ実装領域の所定の辺と当該所定の辺に対応する前記ダムとの間に前記アンダーフィル材を滴下する
   ことを特徴とする半導体装置の製造方法。
5. 前記第１の工程においては、前記実装基板の前記チップ実装領域にバンプを形成するとともに、前記バンプと同時に前記ダムを形成する
   ことを特徴とする請求項４記載の半導体装置の製造方法。
6. 実装基板のチップ実装領域の周囲でかつ電極パッドの形成領域の内側にダムを形成する第１の工程と、
   前記実装基板の前記チップ実装領域に半導体チップをフリップチップ実装する第２の工程と、
   前記実装基板と前記半導体チップとの間にアンダーフィル材を充填する第３の工程とを有し、
   前記第１の工程においては、前記チップ実装領域の所定の辺に対応する位置のみ、または前記所定の辺に対応する位置と当該所定の辺と直角をなす他の２つの辺に対応する位置にのみ、前記ダムを形成し、
   前記第３の工程においては、前記チップ実装領域の所定の辺と当該所定の辺に対応する前記ダムとの間に前記アンダーフィル材を滴下する
   ことを特徴とする半導体装置の製造方法。
7. 前記第１の工程においては、前記実装基板の前記チップ実装領域にバンプを形成するとともに、前記バンプと同時に前記ダムを形成する
   ことを特徴とする請求項６記載の半導体装置の製造方法。
   

Images