CN103137571A

CN103137571A - 半导体封装构造及其制造方法

Info

Publication number: CN103137571A
Application number: CN2013100221724A
Authority: CN
Inventors: 庄庆鸿
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2013-01-22
Filing date: 2013-01-22
Publication date: 2013-06-05

Abstract

本发明公开一种半导体封装构造及其制造方法，所述半导体封装构造包含一半导体基板、一倒装晶片、一挡止区域及一底部填充胶，所述挡止区域位在所述半导体基板上，且包含数个第一挡止凸柱，排列在所述倒装晶片周边，通过所述第一挡止凸柱围绕在所述倒装晶片周边并且间隔排列，不仅使底部填充胶有较佳的溢出高度与外溢距离的相应关系，而且电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

Description

半导体封装构造及其制造方法

技术领域

本发明是有关于一种半导体封装构造及其制造方法，特别是有关于一种具凸柱结构的半导体封装构造及其制造方法。

背景技术

现今的半导体结构，其制造过程依序如下：首先通过晶圆制作、电路设计、光掩膜制作及晶圆切割等步骤完成晶片，再利用打线结合（wire bonding）、覆晶结合（flip chip bonding）等方式，将晶片电性连接在硅仲介层(interposer)上，以及晶片与硅仲介层之间可以填入底部填充胶（underfill）包覆晶片的接点，并经过烘烤使其固化。

一般的点胶过程是将一底部填充胶（例如环氧树脂）存放在加热筒内预热，再以活塞加压，使底部填充胶流入仲介层与晶片之间，并因而外溢包覆一部分的晶片侧面，如果是微型化晶片，其接点间距较小，需采用粘度比较低的底部填充胶，其有助于底部填充胶的流动填隙，但由于粘度低的底部填充胶较容易往所述仲介层外大幅度的溢出，因此，需另外采用一由胶体预制成型的挡墙(dam)，预先圈绕在所述晶片周边的仲介层上，以阻挡所述底部填充胶外溢流动于一预定限制范围内。

然而，对于较厚的晶片，通常要求底部填充胶的溢出高度（fillet height）需高于所述晶片一半的厚度，但由于所述底部填充胶的外溢距离（flow out）与溢出高度的关系相互对应，将外溢距离调整过大可能造成溢出高度不足，或者将外溢距离调整过小可能造成溢出高度过高，也就是说，设置所述挡墙不仅要考虑溢出高度，同时又要将外溢距离调整在设定的范围内，因而造成晶片与挡墙的设计受到局限，并且也需较高的组装精度。此外，挡墙的厚度若较厚则占用较多空间，若较薄则制程不易控制，因此，在晶片堆迭封装构造的制造过程中较难以实现。

故，有必要提供一种具新型态的半导体封装构造，以解决现有技术所存在的问题。

发明内容

有鉴于此，本发明提供一种半导体封装构造，以解决现有技术溢出高度与外溢距离不容易调整至最佳值，而且在晶片堆迭封装构造的制造过程也受到空间的限制。

本发明的主要目的在于提供一种半导体封装构造，通过在半导体基板上设置挡止区域，使底部填充胶有较佳的溢出高度与外溢距离的相应关系。

本发明的次要目的在于提供一种半导体封装构造，通过在半导体基板上设置挡止区域，由于电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

为达成本发明的前述目的，本发明一实施例提供一种半导体封装构造，其中所述半导体封装构造包含一半导体基板、一倒装晶片、一挡止区域及一底部填充胶，所述半导体基板包含数个导电穿孔，所述倒装晶片设置在所述半导体基板上且电性连接所述导电穿孔，所述挡止区域位在所述半导体基板上，且包含数个第一挡止凸柱，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间，所述底部填充胶设置在所述半导体基板与所述倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

再者，本发明另一实施例提供一种半导体封装构造的制造方法，其中所述半导体封装构造的制造方法包含步骤︰将一半导体基板放置于一载板上，所述半导体基板包含数个导电穿孔；在所述半导体基板涂布一光刻胶层，并形成数个开口；在所述开口中电镀金属；去除所述光刻胶层以形成一挡止区域，其中所述挡止区域包含数个第一挡止凸柱；将一倒装晶片设置在所述半导体基板上且电性连接所述导电穿孔，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间及；及形成一底部填充胶于半导体基板及倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

如上所述，通过所述挡止区域围绕在所述倒装晶片周边，以所述第一挡止凸柱间隔排列，不仅对于所述底部填充胶产生表面张力，使所述底部填充胶有较佳的的溢出高度与外溢距离的相应关系，而且电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

附图说明

图1A是本发明一实施例半导体封装构造的示意图。

图1B是本发明图1A的I-I的剖视图。

图2是本发明另一实施例半导体封装构造的剖视图。

图3A至图3I是本发明图1A、1B的实施例半导体封装构造的制造方法的示意图。

具体实施方式

以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水准、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

请参照图1A、1B所示，本发明一实施例半导体封装构造100，主要包含一半导体基板2、一倒装晶片3、一挡止区域4及一底部填充胶8，所述挡止区域4包含一第一挡止凸柱41、一第二挡止凸柱51、一第三挡止凸柱61，其中所述底部填充胶8(underhll)可为环氧树脂，位于所述半导体基板2与倒装晶片3之间且包覆在所述第一、第二及第三挡止凸柱41、51、61，所述半导体基板2设置在一封装基板71，根据本发明一实施例所述封装基板71是由数个铜箔层及绝缘树脂层交替堆迭而成的封装等级印刷电路板，本发明将于下文利用图1A、1B逐一详细说明实施例上述各元件的细部构造、组装关系及其运作原理。

所述半导体基板2为一硅仲介层(interposer)或一硅晶片(即下晶片)，且包含数个导电穿孔20，所述导电穿孔20是利用TSV(Through-Silicon Via)封装技术在硅仲介层或硅晶片上形成的直通硅晶穿孔，所述倒装晶片3设置在所述半导体基板2上且通过数个凸块31电性连接所述导电穿孔20，而所述导电穿孔20通过数个凸块21与所述封装基板71(印刷电路板)电性连接，所述凸块21、31分别可以选自带有预焊料的铜柱凸块(Cu pillar bump)或是锡凸块（Solder Bump）。

续参照图1A、1B所示，所述挡止区域4设置在所述半导体基板2上，其中所述第一挡止凸柱41排列在所述倒装晶片3周边，根据本发明一实施例的挡止凸柱可等距排列或为了后续底部填充胶8的制程考量下可保留一填胶口70，而且所述第一挡止凸柱41与所述倒装晶片3间隔一第一距离，以形成一第一溢胶空间40，所述第一挡止凸柱41的高度大于所述倒装晶片的1/2厚度，以匹配所述底部填充胶8的溢出高度（fillet height）与外溢距离（flowout）的相应关系。在本发明一实施例中，所述第一挡止凸柱41的高度为所述倒装晶片的3/5厚度，另外，所述第一挡止凸柱41的直径是以电镀制程能力而定，所述第一挡止凸柱41的直径一般为25微米至50微米之间，所述第一挡止凸柱41的直径越小，挡止凸柱对半导体基板占据的面积越小，半导体基板的尺寸可更小，但依目前制程能力，所述第一挡止凸柱41的直径在25微米以上。另外所述第一挡止凸柱41的排列间距为40微米至100微米之间，使通过所述第一挡止凸柱41的底部填充胶8保持表面张力，若所述第一挡止凸柱41的排列间距越小则对底部填充胶的阻挡效果更好，以目前的制程能力，所述第一挡止凸柱41的排列间距在40微米以上。

如图1A、1B所示，所述第二挡止凸柱51等距排列在所述挡止区域4周边，且与所述挡止区域4间隔一第二距离，以形成一第二溢胶空间50，在本实施例中，所述第二挡止凸柱51的高度为所述倒装晶片3的2/5厚度，另外，所述第二挡止凸柱51的直径为25微米至50微米之间，所述第二距离为40微米至100微米之间。通过所述第一挡止凸柱41与第二挡止凸柱51交错排列。

所述第三挡止凸柱61等距排列在所述第二挡止凸柱5周边，且与所述第二挡止凸柱5间隔一第三距离，以形成一第三溢胶空间60。在本实施例中，所述第二挡止凸柱51的高度为所述倒装晶片3的2/5厚度，另外，所述第三挡止凸柱61的直径为25微米至50微米之间，所述第三距离为40微米至100微米之间，通过所述第二挡止凸柱51与第三挡止凸柱61交错排列。

如图1B所示，在本实施例中，所述第一挡止凸柱41的高度大于第二挡止凸柱51，所述第二挡止凸柱51的高度大于第三挡止凸柱61，以对应所述底部填充胶8溢流的梯度，以减少凸柱电镀金属的耗材。

另外，如图2所示，在本发明的另一实施例中，所述第二挡止凸柱51及第三挡止凸柱61的高度也可设计为等于所述第一挡止凸柱41的高度，通过相同高度的第一、第二、第三挡止凸柱41、51、61，可降低涂布光刻胶层及电镀金属的重复程式，可有效简化电镀金属凸柱的制程。

依据上述的结构，当所述底部填充胶8由如图1A所示的填胶口70填入时，所述底部填充胶8会先充满所述半导体基板2及倒装晶片3之间的空间，接着再向所述倒装晶片3周边溢出，进而依序填满第一、第二及第三溢胶空间40、50、60，其中所述第一、第二、第三挡止凸柱41、51、61的凸柱间隙会使所述底部填充胶8产生表面张力，而对于所述底部填充胶8形成拉力，使所述底部填充胶8不会轻易向外溢流而在所述倒装晶片3周边凝固成梯度结构。

如上所述，通过所述第一、第二及第三挡止凸柱41、51、61由内而外围绕在所述倒装晶片3周边，并且以所述第一、第二、第三挡止凸柱41、51、61等距间隔排列，不仅对于所述底部填充胶8产生表面张力，使所述底部填充胶8有较佳的的溢出高度与外溢距离的相应关系，而且电镀金属凸柱不受空间的限制，较容易应用在晶片堆迭封装构造的制造过程中。

请参照图3A至图3I并配合图1A、1B，其显示依照本发明的又一实施例的半导体封装构造的制造流程图。与图1的制造方法差异特征在于以下步骤：

如图3A所示，先在一临时载板75上涂布一热塑性胶74，将一半导体基板2放置于所述临时载板75上，所述半导体基板2为一硅仲介层或一硅晶片，包含数个导电穿孔20，所述导电穿孔20是利用TSV(Through-Silicon Via)封装技术在硅仲介层或硅晶片上形成的直通硅晶穿孔，接着，进行第一次光刻胶涂布及电镀金属，先在所述半导体基板2顶面涂布一光刻胶(photoresist)层73，并利用曝光显影的图案化工艺形成数个开口730。

如图3B所示，在图3A的所述开口730中电镀金属（例如铜），形成一挡止区域4，由内而外分别为数个第一挡止凸柱41、数个第二挡止凸柱51及数个第三挡止凸柱61的凸柱，此时所有凸柱的高度暂时相同。

接着，如图3C所示，去除所述光刻胶层73使所述第一、第二及第三挡止凸柱41、51、61凸露在所述半导体基板2顶面上。

若需形成高度不同的所述第一、第二及第三挡止凸柱41、51、61，则接着，如图3D所示，进行第二次光刻胶涂布及电镀金属，在所述半导体基板2顶面涂布所述光刻胶层73，并形成数个开口730’。

随后，如图3E所示，并在所述开口730’中电镀金属，以增加所述第一、第二挡止凸柱41、51的凸柱高度。

再者，如图3F所示，去除所述光刻胶层73使所述第一、第二挡止凸柱41、51凸露在所述半导体基板2顶面上。

再来，如图3G所示，进行第三次光刻胶涂布及电镀金属，在所述半导体基板2顶面涂布所述光刻胶层73，并形成数个开口730”，并在所述开口730”中电镀金属，

如图3H所示，以便再更进一步增加所述第一挡止凸柱41的凸柱高度。然后，如图3I所示，去除所述光刻胶层73使所述第一挡止凸柱41凸露在所述半导体基板2顶面上。

最后，请参阅图1A、1B所示，移除图3I的所述临时载板75及热塑性胶74。接着，即可将所述半导体基板2通过数个凸块21接合于一封装基板71，并将一倒装晶片3通过数个凸块31接合于所述半导体基板2的顶面，进而使所述第一、第二、第三挡止凸柱41、51、61皆围绕在所述倒装晶片3周边，且所述第一、第二、第三挡止凸柱41、51、61具有不同的高度。然后，再将一底部填充胶8由一填胶口70填入，使所述底部填充胶8充满所述半导体基板2及倒装晶片3之间的空间，再向所述倒装晶片3周边溢出，进而覆着在所述第一、第二、第三挡止凸柱41、51、61上，以完成本发明半导体封装构造100。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims

1.一种半导体封装构造，其特征在于：所述半导体封装构造包含︰

一半导体基板，包含数个导电穿孔；

一倒装晶片，设置在所述半导体基板上且电性连接所述导电穿孔；

一挡止区域，位在所述半导体基板上，且包含数个第一挡止凸柱，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间；及

一底部填充胶，设置在所述半导体基板与所述倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

2.如权利要求1所述的半导体封装构造，其特征在于：所述第一挡止凸柱的高度大于所述倒装晶片的1/2厚度。

3.如权利要求1所述的半导体封装构造，其特征在于：所述第一挡止凸柱的直径为25微米至50微米之间。

4.如权利要求1所述的半导体封装构造，其特征在于：所述第一挡止凸柱的排列间距为40微米至100微米之间。

5.如权利要求1所述的半导体封装构造，其特征在于：所述挡止区域还包含数个第二挡止凸柱，所述第二挡止凸柱排列在所述第一挡止凸柱周边，且与所述第一挡止凸柱间隔一第二距离，以形成一第二溢胶空间。

6.如权利要求5所述的半导体封装构造，其特征在于：所述第一挡止凸柱的高度大于或等于第二挡止凸柱。

7.如权利要求5所述的半导体封装构造，其特征在于：所述第二距离为40微米至100微米之间。

8.如权利要求5所述的半导体封装构造，其特征在于：所述第一挡止凸柱与第二挡止凸柱交错排列。

9.如权利要求5所述的半导体封装构造，其特征在于：所述挡止区域还包含数个第三挡止凸柱，所述第三挡止凸柱排列在所述第二挡止凸柱周边，且与所述第二挡止凸柱间隔一第三距离，以形成一第三溢胶空间。

10.一种半导体封装构造的制造方法，其特征在于：所述制造方法包含步骤︰将一半导体基板放置于一载板上，所述半导体基板包含数个导电穿孔；

在所述半导体基板表面涂布一光刻胶层，并形成数个开口；

在所述开口中电镀金属；

去除所述光刻胶层以形成一挡止区域，其中所述挡止区域包含数个第一挡止凸柱；

将一倒装晶片设置在所述半导体基板上且电性连接所述导电穿孔，所述第一挡止凸柱排列在所述倒装晶片周边，且与所述倒装晶片间隔一第一距离，以形成一第一溢胶空间；及

形成一底部填充胶于半导体基板及倒装晶片之间，其中部分所述底部填充胶位于所述挡止区域内。

11.如权利要求10所述的半导体封装构造的制造方法，其特征在于：在所述倒装晶片设置在所述半导体基板之前，重复涂布所述光刻胶层、电镀金属及去除光刻胶层的步骤，以形成数个第二挡止凸柱，排列在所述挡止区域周边，且与所述挡止区域间隔一第二距离，以形成一第二溢胶空间，所述第一挡止凸柱的高度大于或等于第二挡止凸柱。