CN203553151U - 封装基板 - Google Patents
封装基板 Download PDFInfo
- Publication number
- CN203553151U CN203553151U CN201320685896.2U CN201320685896U CN203553151U CN 203553151 U CN203553151 U CN 203553151U CN 201320685896 U CN201320685896 U CN 201320685896U CN 203553151 U CN203553151 U CN 203553151U
- Authority
- CN
- China
- Prior art keywords
- sub
- packaging
- protective layer
- base plate
- insulating protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 230000007423 decrease Effects 0.000 claims abstract description 4
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000003466 welding Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000013078 crystal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Packaging Frangible Articles (AREA)
Abstract
本实用新型公开了一种封装基板，其包含基板本体、绝缘保护层与多个堆叠导电柱。基板本体的表面具有晶片设置区与围绕晶片设置区的堆叠连接区。堆叠连接区具有多个堆叠焊垫。绝缘保护层设置在基板本体的表面上，且绝缘保护层具有多个第一开孔。堆叠导电柱分别设置在堆叠焊垫上。每一个堆叠导电柱包含第一子部与第二子部。第一子部凸出于对应的第一开孔，且第一子部具有顶面与侧面。侧面邻接在顶面与绝缘保护层之间，且侧面形成斜坡。第一子部在水平方向的截面积由绝缘保护层往第一子部的顶面逐渐递减。第二子部设置在第一子部的顶面上。
Description
技术领域
本实用新型涉及一种封装基板。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装方式。而针对不同的封装结构，也发展出各种封装用的封装基板。
现有堆叠封装(Package On Package；POP)基板，其一表面具有晶片设置区与堆叠连接区，晶片设置区与堆叠连接区中均具有焊垫。防焊层形成于基板表面上，且防焊层具有开孔以显露焊垫。在封装工艺过程中，可将半导体晶片电性连接晶片设置区的焊垫，且堆叠连接区的焊垫可通过锡球电性连接在另一封装结构的封装基板上。
然而，两个相叠的封装结构间需具有足够的垂直距离，才能让半导体晶片设置在两个封装基板之间。现有的堆叠封装结构以锡球的大小来控制两个封装基板间的垂直距离，也就是说，若半导体晶片的厚度较厚，则需使用直径较大的锡球来增加两个封装基板间的垂直距离。如此一来，不仅易造成相邻的两个锡球因接触而桥接短路，且堆叠连接区的相邻两个焊垫间的距离也需加大，因此堆叠连接区的焊垫位置的布局(layout)会有所局限。
实用新型内容
本实用新型的一个技术方案为一种封装基板。
根据本实用新型一实施方式，一种封装基板包含基板本体、绝缘保护层与多个堆叠导电柱。基板本体的表面具有晶片设置区与围绕晶片设置区的堆叠连接区。堆叠连接区具有多个堆叠焊垫。绝缘保护层设置在基板本体的表面上，且绝缘保护层具有多个第一开孔，使堆叠焊垫分别由第一开孔露出。堆叠导电柱分别设置在堆叠焊垫上。每一堆叠导电柱包含第一子部与第二子部。第一子部凸出于对应的第一开孔，且第一子部具有顶面与侧面。侧面邻接于顶面与绝缘保护层之间，且侧面形成斜坡。第一子部在水平方向的截面积由绝缘保护层往第一子部的顶面逐渐递减。第二子部设置在第一子部的顶面上。
在本实用新型一实施方式中，上述第二子部的宽度小于或等于第一子部的顶面的宽度。
在本实用新型一实施方式中，上述第二子部的高度大于第一子部的顶面与绝缘保护层表面间的垂直距离。
在本实用新型一实施方式中，上述晶片设置区具有多个覆晶焊垫，且绝缘保护层具有多个第二开孔，使覆晶焊垫分别由第二开孔露出。
在本实用新型一实施方式中，上述封装基板还包含多个覆晶导电柱。覆晶导电柱分别设置在覆晶焊垫上。
在本实用新型一实施方式中，上述每一覆晶导电柱具有相对的第一端与第二端。第一端位于对应的覆晶焊垫上，第二端凸出于对应的第二开孔。
在本实用新型一实施方式中，上述第二端的宽度小于对应的第二开孔的宽度。
在本实用新型一实施方式中，上述覆晶导电柱的第二端与第一子部的顶面位于同一水平面。
在本实用新型一实施方式中，上述每一堆叠导电柱的高度大于每一覆晶导电柱的高度。
在本实用新型上述实施方式中，由于封装基板具有设置在堆叠焊垫上的堆叠导电柱，且堆叠导电柱的高度可由工艺过程控制，因此在使用时，封装基板的堆叠连接区的堆叠导电柱可利用本身的高度而电性连接直径较小的锡球，使设置在封装结构的另一封装结构通过堆叠导电柱的高度便能与封装结构相隔足够的垂直距离。如此一来，不仅可防止相邻的两个锡球因接触而桥接短路，且堆叠连接区的相邻两个堆叠焊垫间的距离不需加大，因此对于堆叠焊垫布局(layout)具有较好的灵活度或较高的密度。
附图说明
图1为根据本实用新型一实施方式的封装基板的剖面图。
图2为图1的堆叠导电柱的局部放大图。
图3为图1的覆晶导电柱的局部放大图。
图4A～4J为图1的封装基板的制作方法的流程图。
具体实施方式
以下将以附图公开本实用新型的实施方式，为明确说明起见，许多具体的细节将在以下叙述中一并说明。然而，应了解到，这些具体的细节不应用以限制本实用新型。也就是说，在本实用新型部分实施方式中，这些具体的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式表示。
图1为根据本实用新型一实施方式的封装基板100的剖面图。图2为图1的堆叠导电柱130的局部放大图。参阅图1，封装基板100包含基板本体110、绝缘保护层120与多个堆叠导电柱130。其中，基板本体110的表面112具有晶片设置区R1与围绕晶片设置区R1的堆叠连接区R2。堆叠连接区R2具有多个堆叠焊垫(stacking solder pad)114。绝缘保护层120设置在基板本体110的表面112上，且绝缘保护层120具有多个第一开孔122，使堆叠焊垫114分别由绝缘保护层120的第一开孔122露出。堆叠导电柱130分别设置在堆叠焊垫114上。
参阅图2，每一堆叠导电柱130包含第一子部132与第二子部134。第一子部132凸出于第一开孔122，且第一子部132具有顶面131与侧面133。侧面133邻接于顶面131与绝缘保护层120之间，且侧面形成斜坡α。第二子部134设置在第一子部132的顶面131上。
在本实施方式中，由于第一子部132的侧面133形成斜坡α，因此第一子部132在水平方向的截面积会由绝缘保护层120往第一子部132的顶面131逐渐递减。此外，第二子部134的宽度D1可小于或等于第一子部132的顶面131的宽度D2。第二子部134的高度H1可大于第一子部132的顶面131与绝缘保护层120表面间的垂直距离H2。其中，高度H1与距离H2可由工艺过程控制，因此堆叠导电柱130凸出第一开孔122的距离H3可依设计者需求而定。
当另一封装结构与封装基板100所构成的封装结构形成堆叠封装时，由于堆叠连接区R2的堆叠导电柱130本身具有高度(即距离H3)，因此可使用直径较小的锡球，使封装基板100与设置在堆叠连接区R2上的另一封装结构可通过堆叠导电柱130与锡球的高度提供足够的垂直距离。如此一来，不仅直径较小的锡球可防止相邻的两个锡球因接触而桥接短路，且堆叠连接区R2的相邻两堆叠焊垫114间的距离不需加大，因此对于堆叠焊垫114布局(layout)具有较好的灵活度或较高的密度。
参阅图1，封装基板100还包含多个覆晶导电柱140。覆晶导电柱140分别设置在覆晶焊垫116上。图3为图1的覆晶导电柱140的局部放大图。晶片设置区R1具有多个覆晶焊垫116，且绝缘保护层120具有多个第二开孔124，使覆晶焊垫116分别由第二开孔124露出。每一覆晶导电柱140具有相对的第一端142与第二端144。覆晶导电柱140的第一端142位于覆晶焊垫116上，覆晶导电柱140的第二端144凸出于绝缘保护层120的第二开孔124。
在本实施方式中，第二端144的宽度D3小于第二开孔124的宽度D4，且覆晶导电柱140不会或仅少部分延伸到绝缘保护层120的表面121。如此一来，两个相邻覆晶导电柱140间的距离可以缩小，使晶片设置区R1中的覆晶导电柱140布局密度可以提升，或更具灵活度。此外，当晶片安装在晶片设置区R1时，绝缘保护层120的表面121不会因受覆晶导电柱140的延伸部分对绝缘保护层120的表面121所产生的应力而致破裂。
同时参阅图2与图3，为了工艺过程上的方便，覆晶导电柱140与堆叠导电柱130的第一子部132可由电镀的方式同步制作，使覆晶导电柱140的第二端144与堆叠导电柱130的第一子部132的顶面131可位于同一水平面。此外，堆叠导电柱130凸出绝缘保护层120表面的距离H3大于覆晶导电柱140凸出绝缘保护层120表面的距离H4，距离H3与距离H4间的高度差为晶片设置区R1(见图1)预留了晶片厚度所需的容纳空间。
应了解到，已叙述过的元件连接关系将不在重复赘述，与之前叙述一致。在以下叙述中，将说明图1的封装基板100的制作方法。
图4A为在基板本体110上设置堆叠焊垫114、覆晶焊垫116与绝缘保护层120。堆叠焊垫114位于覆晶焊垫116的外围。绝缘保护层120经图案化而形成第一开孔122与第二开孔124，使堆叠焊垫114与覆晶焊垫116分别由第一开孔122与第二开孔124露出。绝缘保护层120的材质可为环氧树脂，例如绿漆。
图4B为在绝缘保护层120上形成第一晶种层152。图4C为在基板本体110的下表面113上形成第一光阻层162。第一晶种层152覆盖绝缘保护层120及堆叠焊垫114与覆晶焊垫116。
图4D为在第一晶种层152上形成第一镀铜层172，第一镀铜层172的厚度可依设计者需求而定。待第一镀铜层172形成后，可去除第一光阻层162。
图4E为在第一镀铜层172上形成第二光阻层164。第二光阻层164可经图案化工艺过程而选择性地设置在堆叠焊垫114与覆晶焊垫116上方。接着图4F为经过蚀刻工艺过程而移除未被第二光阻层164所覆盖的第一镀铜层172，使第一镀铜层172形成堆叠导电柱130的第一子部132与覆晶导电柱140，且被移除的第一镀铜层172所覆盖的第一晶种层152也被蚀刻而去除。当蚀刻第一镀铜层172时，堆叠导电柱130的第一子部132与覆晶导电柱140会因蚀刻的底切(undercut)现象而形成斜坡α的特征及图3的宽度D3小于宽度D4的特征。
图4G为完全移除第二光阻层164后，所显露的第一子部132的顶面131与覆晶导电柱140的第二端144(见图3)可位于同一水平面。
图4H为在绝缘保护层120、第一子部132与覆晶导电柱140上形成第二晶种层154。图4I为在第二晶种层154上形成第三光阻层166。第三光阻层166可经图案化工艺过程而形成外露第一子部132部分上表面的开孔167，使第三光阻层166仅覆盖绝缘保护层120与覆晶导电柱140。
图4J为在第一子部132部分上表面形成第二镀铜层174，第二镀铜层174的厚度可依设计者需求而定。接着，去除第三光阻层166，便可得到第二子部134。第一子部132与第二子部134即组成堆叠导电柱130，如图1所示。
虽然本实用新型已经以实施方式公开如上，然其并非用以限定本实用新型，任何本领域技术人员，在不脱离本实用新型的精神和范围内，当可作各种变动与润饰，因此本实用新型的保护范围当视权利要求所界定者为准。
Claims (9)
1.一种封装基板，其特征在于，包含：
基板本体，其表面具有晶片设置区与围绕该晶片设置区的堆叠连接区，其中该堆叠连接区具有多个堆叠焊垫；
绝缘保护层，其设置在该基板本体的上述表面上，且该绝缘保护层具有多个第一开孔，使上述这些堆叠焊垫分别由这些第一开孔露出；以及
多个堆叠导电柱，其分别设置在上述这些堆叠焊垫上，每一堆叠导电柱包含：
第一子部，其凸出于对应的上述第一开孔，且该第一子部具有顶面与侧面，其中该侧面邻接于该顶面与上述绝缘保护层之间，且该侧面形成斜坡，该第一子部在水平方向的截面积由上述绝缘保护层往该第一子部的该顶面逐渐递减；以及
第二子部，其设置在上述第一子部的顶面上。
2.如权利要求1所述的封装基板，其特征在于，所述第二子部的宽度小于或等于所述第一子部的所述顶面的宽度。
3.如权利要求1所述的封装基板，其特征在于，所述第二子部的高度大于所述第一子部的所述顶面与所述绝缘保护层表面间的垂直距离。
4.如权利要求1所述的封装基板，其特征在于，所述晶片设置区具有多个覆晶焊垫，且所述绝缘保护层具有多个第二开孔，使这些覆晶焊垫分别由这些第二开孔露出。
5.如权利要求4所述的封装基板，其特征在于，还包含：
多个覆晶导电柱，其分别设置在所述这些覆晶焊垫上。
6.如权利要求5所述的封装基板，其特征在于，所述每一覆晶导电柱具有相对的第一端与第二端，该第一端位于对应的所述覆晶焊垫上，该第二端凸出于对应的所述第二开孔。
7.如权利要求6所述的封装基板，其特征在于，所述第二端的宽度小于对应的所述第二开孔的宽度。
8.如权利要求6所述的封装基板，其特征在于，所述这些覆晶导电柱的所述这些第二端与所述这些第一子部的所述这些顶面位于同一水平面。
9.如权利要求5所述的封装基板，其特征在于，所述每一堆叠导电柱的高度大于所述每一覆晶导电柱的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320685896.2U CN203553151U (zh) | 2013-11-01 | 2013-11-01 | 封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320685896.2U CN203553151U (zh) | 2013-11-01 | 2013-11-01 | 封装基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203553151U true CN203553151U (zh) | 2014-04-16 |
Family
ID=50471231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320685896.2U Expired - Lifetime CN203553151U (zh) | 2013-11-01 | 2013-11-01 | 封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203553151U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356355A (zh) * | 2015-07-15 | 2017-01-25 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
-
2013
- 2013-11-01 CN CN201320685896.2U patent/CN203553151U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356355A (zh) * | 2015-07-15 | 2017-01-25 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
| CN106356355B (zh) * | 2015-07-15 | 2020-06-26 | 恒劲科技股份有限公司 | 基板结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103109367B (zh) | 可堆叠的模塑微电子封装 | |
| JP5179787B2 (ja) | 半導体装置及びその製造方法 | |
| TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
| US20160079205A1 (en) | Semiconductor package assembly | |
| US9173298B2 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
| KR20160055100A (ko) | 수직 기둥들을 갖는 오버랩핑 적층형 다이 패키지 | |
| US9324633B2 (en) | Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same | |
| CN103201836A (zh) | 具有面阵单元连接体的可堆叠模塑微电子封装 | |
| TW201133666A (en) | Integrated circuit packaging system with conductive pillars and method of manufacture thereof | |
| CN103811428B (zh) | 用于具有保护环的倒装芯片衬底的方法和装置 | |
| CN105097759A (zh) | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 | |
| CN102117798A (zh) | 堆叠封装 | |
| CN102543777A (zh) | 具有垫片连接的集成电路封装系统及其制造方法 | |
| CN103681588A (zh) | 封装基板及其制法 | |
| CN107424973A (zh) | 封装基板及其制法 | |
| CN108962840A (zh) | 电子封装件及其制法 | |
| CN105323948B (zh) | 中介基板及其制造方法 | |
| KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
| CN104396008A (zh) | 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法 | |
| CN203013702U (zh) | 封装结构 | |
| CN103650133A (zh) | Qfn封装的晶圆级处理技术 | |
| CN202651107U (zh) | 具中介层的封装基板及其封装结构 | |
| CN104538373A (zh) | 三维集成传感芯片封装结构及封装方法 | |
| CN203553151U (zh) | 封装基板 | |
| CN206584961U (zh) | 一种led支架、led支架阵列、led器件及led显示屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20140416 |
|
| CX01 | Expiry of patent term |