CN202651107U - 具中介层的封装基板及其封装结构 - Google Patents

Abstract

一种具中介层的封装基板及其封装结构，该封装基板包括基板本体和中介层，该基板本体的第一表面具有多个第一和第二电性接触垫及设置于各该第二电性接触上的第一导电柱，该中介层包含中介层本体、贯穿该中介层的多个贯孔及设置于各该贯孔中的第二导电柱，且该第二导电柱具有突出于该中介层本体底面的凸部，而该中介层借由该凸部电性连接该第一电性接触垫，该等第二电性接触垫位于该中介层的外围区域。该具中介层的封装结构包括该封装基板、接置该中介层的半导体芯片及包覆该基板本体、中介层及半导体芯片，并外露该第一导电柱的端部的封装胶体。本实用新型能提供符合高线路密度的半导体芯片的封装基板。

Description

具中介层的封装基板及其封装结构

技术领域

本实用新型是关于一种封装基板及封装结构，详而言之，其涉及一种具中介层的封装基板及其封装结构。

背景技术

如图1A所示，为现有覆晶式封装结构的剖视示意图，该封装结构的工艺先提供一具有核心板102、第一表面10a与第二表面10b的双马来醯亚胺-三氮杂苯(Bismaleimide-Triazine,BT)封装基板10，且于该封装基板10的第一表面10a具有多个覆晶焊垫100；再借由焊料凸块11电性连接半导体芯片12的电极垫120；接着，于该封装基板10的第一表面10a与该半导体芯片12之间形成底胶17，以包覆该焊料凸块11；又于该封装基板10的第二表面10b具有多个植球垫101，以借由焊球13电性连接例如为印刷电路板的另一外部电子装置(未表示于图中)。

然而，为了增进该半导体芯片12的电性效能，故于该半导体芯片12的后端工艺(Back-End Of Line,BEOL)中通常将采用超低介电系数(Extreme low-k dielectric,ELK)或超低介电常数(Ultra low-k,ULK)的介电材料，但该low-k的介电材料为多孔且易脆的特性，以致于当进行覆晶封装后，在信赖度热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient,CTE)差异过大，导致该焊料凸块11所形成的接点易因承受不住热应力而产生断裂，甚至造成该半导体芯片12发生破坏，而降低产品可靠度。

再者，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，以奈米尺寸作单位，因而各该电极垫120之间的间距变得更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸作单位，而无法有效缩小至对应该电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板10，以致于无法有效生产电子产品。

另外，随着半导体封装技术的演进，半导体装置已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆栈(Package on Package，POP)结构，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，借由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。

如图1B所示，现有封装堆栈结构是将第二封装结构2b叠设于第一封装结构2a上。该第一封装结构2a包含具有相对的第一及第二表面21a,21b的第一基板21、及设于该第一表面21a上且电性连接该第一基板21的第一电子组件20。该第二封装结构2b包含具有相对的第三及第四表面22a,22b的第二基板22、及设于该第三表面22a上且电性连接该第二基板22的第二电子组件25。此外，于该第一基板21的第一表面21a上形成焊球210，以使该第二基板22的第四表面22b借由该焊球210叠设且电性连接于该第一基板21上。此外，该第一基板21的第二表面21b上具有植球垫212以供结合焊球24，且该第一及第二电子组件20,25为主动及/或被动组件，并以覆晶方式电性连接基板，且借由底胶23充填于第一及第二电子组件20,25与第一基板21及第二基板22间，以形成覆晶接合。

然而，现有封装堆栈结构是借由焊锡球堆栈两封装结构，该焊锡球的尺寸变异不易控制，因而容易造成该两封装结构之间呈倾斜接置、共平面性不良，甚致于产生接点偏移等问题。此外，当堆栈的高度需增加时，该焊锡球的直径需增加，导致该焊锡球所占用的封装基板表面积增加，因而使封装基板表面上的布线与电子组件布设的空间受到压缩而影响堆栈焊垫(PoP pad)间距无法持续微缩。此外，此结构中该焊锡球的体积增加后，将容易产生桥接现象，此外，对于以覆晶方式接置半导体芯片的封装基板而言，于封装过程面临覆晶焊垫区底胶(underfill)溢胶容易污染该些堆栈焊垫的表面等问题，而致产品的良率损失。

因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。

实用新型内容

鉴于上述现有技术的缺点，本实用新型所公开的一种具中介层的封装基板及其封装结构能达到线距持续微缩与降低封装应力的目标。

本实用新型的具中介层的封装基板包括：基板本体，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫、多个第二电性接触垫、及设置于各该第二电性接触垫上的第一导电柱；以及中介层，其包含具有顶面与底面的中介层本体、设置于该顶面上且表面具有多个电性连接垫的线路重布层、贯穿该中介层本体顶面与底面的多个贯孔、及设置于各该贯孔中的第二导电柱，且该第二导电柱具有突出于该中介层本体的底面的凸部，该中介层借由该凸部电性连接该第一电性接触垫，该等第二电性接触垫位于该中介层的外围区域。

上述的基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应该中介层的开口；或者，上述的基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应外露该第一电性接触垫的开孔。

于本实用新型的具中介层的封装基板中，还包括底胶，其设置于该中介层与基板本体之间。

本实用新型的具中介层的封装结构包括：基板本体，其具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫、多个第二电性接触垫、及设置于各该第二电性接触垫上的第一导电柱；中介层，其包含具有顶面与底面的中介层本体、设置于该顶面上且表面具有多个电性连接垫的线路重布层、贯穿该中介层本体顶面与底面的多个贯孔、及设置于各该贯孔中的第二导电柱，且该第二导电柱具有突出于该中介层本体的底面的凸部，该中介层借由该凸部电性连接该第一电性接触垫，该等第二电性接触垫位于该中介层的外围区域；半导体芯片，其接置于该中介层上并电性连接该中介层的线路重布层的多个电性连接垫；以及封装胶体，其包覆该基板本体、中介层及半导体芯片，并外露该第一导电柱的端部。

上述的具中介层的封装结构，该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应该中介层的开口。该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应外露该第一电性接触垫的开孔。

上述的具中介层的封装结构还包括底胶，其设置于该中介层与基板本体之间。

上述的具中介层的封装结构还包括底胶，其设置于该半导体芯片与中介层之间。

上述的具中介层的封装结构还包括接置于该第一导电柱上的电子组件，如另一封装结构，该具中介层的封装结构利用该第一导电柱的端部接置并电性连接该另一封装结构。

相比于现有技术，本实用新型的具中介层的封装基板及其封装结构借由中介层以解决现有缺乏可配合的封装基板的问题，以进一步提供符合高线路密度的半导体芯片的封装基板。

附图说明

图1A为现有覆晶式封装结构的剖视图。

图1B为现有封装堆栈结构的剖视图。

图2A至2L为本实用新型的具中介层的封装基板及其制法暨其应用例的剖视图，图2H’为图2H的一实施例的剖视图，图2I’为图2I的一实施例的剖视图。

主要组件符号说明

10            封装基板

10a、21a、5a  第一表面

10b、21b、5b  第二表面

100           覆晶焊垫

101、212      植球垫

102           核心板

11、55        焊料凸块

12、4         半导体芯片

120           电极垫

13、210、24   焊球

17、23、56    底胶

2a            第一封装结构

2b            第二封装结构

20            第一电子组件

21            第一基板

22            第二基板

22a           第三表面

22b           第四表面

25            第二电子组件

3             中介层

30            中介层本体

30a、510a     顶面

30b、510b     底面

32            贯孔

33            第二导电柱

330           凸部

34            线路重布层

35            电性连接垫

5             基板本体

51            核心层

510           核心介电层

5101          导电通孔

511a          第一线路层

511b          第二线路层

52a           第一增层结构

520a          第一介电层

521a          第一增层线路层

52b           第二增层结构

520b          第二介电层

521b          第二增层线路层

5211          第一电性接触垫

5212          第二电性接触垫

5213          第三电性接触垫

53a、53a’    第一绝缘保护层

530a          开口

530b、530a’  开孔

53b           第二绝缘保护层

54            第一导电柱

60            封装胶体

6、7          封装结构。

具体实施方式

以下借由特定的具体实施例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“一”、“上”及“下”等的用语，也仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本实用新型可实施的范畴。

本实用新型的具中介层的封装基板，其制法的实施大致上可分为两个阶段，首先，制备中介层(interposer)，请参阅图2A至2G，其为本实用新型的具中介层的封装基板的中介层及其制法的剖视图。

如图2A所示，准备一具有相对的顶面30a与底面30b的中介层本体30，该中介层本体30的材质可为玻璃、单晶硅、多晶硅或其它半导体材料。

如图2B所示，于该底面30b上形成保护层31。

如图2C所示，于该中介层本体30中形成贯穿该中介层本体30的顶面30a与底面30b的多个贯孔32。

如图2D所示，于各该贯孔32中形成第二导电柱33，该第二导电柱33的材质可为铜或其它导电材料，该第二导电柱33的制法可例如将铜膏印刷于各该贯孔32中，再将其固化。

如图2E所示，于该顶面30a上形成线路重布层(redistribution layer，简称RDL)34，且该线路重布层34的最外层有多个电性连接垫35，以供接置并电性连接半导体芯片。

如图2F所示，进行切割工艺。

如图2G所示，移除该保护层31，使该第二导电柱33具有凸出于该底面30b的凸部330，至此就完成本实用新型的中介层3。

接着，进入本实用新型的具中介层的封装基板的制作步骤，请参阅图2H至2I，其为本实用新型的具有中介层的封装基板及其制法的剖视图。

如图2H所示，提供一具有相对的第一表面5a与第二表面5b的基板本体5，该第一表面5a具有多个第一电性接触垫5211、多个第二电性接触垫5212、及设置于各该第二电性接触垫5212上的第一导电柱54，而于图2H中，该等第二电性接触垫5212位于该基板本体5的第一电性接触垫5211的外围区域。此外，于该第一表面5a和该第二电性接触垫5212上具有第一绝缘保护层53a，且该第一绝缘保护层53a具有开口530a以外露部份的第一表面5a及全部的第一电性接触垫5211，以供接置并电性连接中介层3的第二导电柱33的凸部330，该第二表面5b具有多个第三电性接触垫5213，而该第二表面5b上具有第二绝缘保护层53b，且该第二绝缘保护层53b具有开孔530b以外露第三电性接触垫5213。

另外，如图2H所示，该基板本体5可包括核心层51，该核心层51包含具有相对的顶面510a与底面510b的核心介电层510、分别形成于该顶面510a与该底面510b的第一线路层511a与第二线路层511b、贯通该核心介电层510以连接该第一线路层511a和第二线路层511b的导电通孔5101。此外，该基板本体5可包括形成于该第一线路层511a及核心介电层510的顶面510a上的第一增层结构52a以及形成于该第二线路层511b及核心介电层510的底面510b上的第二增层结构52b，其中，该第一增层结构52a包括至少一第一介电层520a及设于该第一介电层520a上的第一增层线路层521a，且该第一增层线路层521a具有前述的第一电性接触垫5211和第二电性接触垫5212，而该第二增层结构52b包括至少一第二介电层520b及设于该第二介电层520b上的第二增层线路层521b，且该第二增层线路层521b具有前述的第三电性接触垫5213。

要补充说明的是，此时，本实用新型的基板本体5的第一绝缘保护层53a除了如前述图2H的例子之外，还可为如下的例子：如图2H’所示，该第一绝缘保护层53a’可覆盖该基板本体5的全部顶面5a，并具有多个分别对应外露各该第一电性接触垫5211的开孔530a’，以供后续接置并电性连接该中介层3的第二导电柱33的凸部330。

如图2I所示，利用焊料凸块55将该凸部330电性连接该第一电性接触垫5211，以将该中介层3与该基板本体5结合，且各该第二电性接触垫5212位于该中介层3的外围区域，而得到本实用新型的具中介层的封装基板。

要补充说明的是，此时，本实用新型的基板本体5与该中介层3的结合除了如前述图2I的例子之外，还可为如下的例子：如图2I’所示，于该中介层3与基板本体5之间设置有底胶56，也就是利用该底胶56填充于该中介层本体30与该第一电性接触垫5211之间以及该中介层本体30与顶面5a之间。

另外，请参阅图2J至2L，其为本实用新型的具有中介层的封装基板的应用例的剖视图。

如图2J所示，其延续自图2I，于该中介层3上接置半导体芯片4，而半导体芯片4与中介层3之间也可先填充底胶(图未示)，再进行后续说明的步骤。

如图2K所示，利用封装胶体60封装该中介层3、半导体芯片4、及基板本体5，以形成一封装结构6，该封装胶体60包覆中介层3和半导体芯片4，并覆盖该第一绝缘保护层53a、第一电性连接垫5211、第二电性连接垫5212，并外露该第一导电柱54的端部。

如图2L所示，利用该第一导电柱54的端部以于该封装结构6上接置并电性连接电子组件，例如另一封装结构7。

另外，本实用新型还提供一种具中介层的封装基板，如图2I所示，其包括：基板本体5，其具有相对的第一表面5a与第二表面5b，该第一表面5a具有多个第一电性接触垫5211、多个第二电性接触垫5212、及设置于各该第二电性接触垫5212上的第一导电柱54；以及中介层3，其包含具有顶面30a与底面30b的中介层本体30、设置于该顶面30a上且表面具有多个电性连接垫35的线路重布层34、贯穿该中介层本体30顶面30a与底面30b的多个贯孔32、及设置于各该贯孔32中的第二导电柱33，且该第二导电柱33具有突出于该中介层本体30的底面30b的凸部330，该中介层3借由该凸部330电性连接该第一电性接触垫5211，该等第二电性接触垫5211位于该中介层3的外围区域。

于前述的封装基板中，该基板本体5还包括第一绝缘保护层53a，其设置于该基板本体5的第一表面5a上，且具有对应该中介层3的开口530a，如图2H所示。或者，该基板本体5还包括第一绝缘保护层53a’，其设置于该基板本体5的第一表面5a上，且具有对应外露该第一电性接触垫5211的开孔530a’，如图2H’所示。

于前述的封装基板中，还包括底胶56，该底胶56设置于该中介层3与基板本体5之间，如图2I’所示。

再者，本实用新型还提供一种具中介层的封装结构，如图2K所示，其包括：基板本体5，其具有相对的第一表面5a与第二表面5b，该第一表面5a具有多个第一电性接触垫5211、多个第二电性接触垫5212、及设置于各该第二电性接触垫5212上的第一导电柱54；中介层3，其包含具有顶面30a与底面30b的中介层本体30、设置于该顶面30a上且表面具有多个电性连接垫35的线路重布层34、贯穿该中介层本体30顶面30a与底面30b的多个贯孔32、及设置于各该贯孔32中的第二导电柱33，且该第二导电柱33具有突出于该中介层本体30的底面30b的凸部330，该中介层3借由该凸部330电性连接该第一电性接触垫5211，该等第二电性接触垫5211位于该中介层3的外围区域；半导体芯片4，其接置于该中介层3上并电性连接该中介层3的线路重布层34的多个电性连接垫35；以及封装胶体60，其包覆该基板本体5、中介层3及半导体芯片4，并外露该第一导电柱54的端部。

于前述的封装结构中，可如图2H和图2H’所示，该基板本体5可包括设置于该基板本体5的第一表面5a上且具对应该中介层3的开口530a的第一绝缘保护层53a，如图2H所示，或者，该基板本体5可包括设置于该基板本体5的第一表面5a上且具对应外露该第一电性接触垫5211的开孔530a’的第一绝缘保护层53a’，如图2H’所示。

于前述的封装结构中，可如图2I’所示，还包括底胶56，该底胶56设置于该中介层3与基板本体5之间。

于前述的封装结构中，可还包括设置于该半导体芯片4与中介层3之间的底胶(未图标)。

于前述的封装结构中，如图2L所示，还包括接置于该第一导电柱上的电子组件，如另一封装结构7，该封装结构6是利用该第一导电柱54的端部以于该封装结构6上接置并电性连接该另一封装结构7。

要补充说明的是，虽然本实施方式是以有核心（core）的基板本体做为例示说明，但无核心的基板本体同样也可以应用在本实用新型中，而包含在本实用新型的权利要求书中；另外，虽然图式中显示本实用新型的中介层与基板本体间的电性连接、及中介层与半导体芯片间的电性连接是借由焊球，但是该电性连接也可借由其它方式，而不以焊球为限。

综上所述，本实用新型的具中介层的封装基板是利用所述中介层连接半导体芯片与基板本体，因而可作为信号连接与应力缓冲的桥梁，并可防止在该半导体芯片与基板本体之间由于热应力而导致破裂；其次，本实用新型的位于中介层本体的贯孔中的第二导电柱是凸出于中介层本体的底面，并电性连接该基板本体的第一电性接触垫，该第二导电柱使该中介层易于与基板本体电性连接；此外，本实用新型的位于中介层外围区域的第一导电柱是垂直凸出于基板本体，使得封装胶体于包覆半导体芯片、中介层及基板本体后而能外露该第一导电柱的端部，以与一封装结构叠合而成为封装堆栈结构。

上述实施例是用以例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修改。因此本实用新型的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种具中介层的封装基板，其特征在于，包括：

基板本体，具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫、多个第二电性接触垫、及设置于各该第二电性接触垫上的第一导电柱；以及

中介层，包含具有顶面与底面的中介层本体、设置于该顶面上且表面具有多个电性连接垫的线路重布层、贯穿该中介层本体顶面与底面的多个贯孔、及设置于各该贯孔中的第二导电柱，且该第二导电柱具有突出于该中介层本体的底面的凸部，该中介层借由该凸部电性连接该第一电性接触垫，该等第二电性接触垫位于该中介层的外围区域。

2.根据权利要求1所述的具中介层的封装基板，其特征在于，该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应该中介层的开口。

3.根据权利要求1所述的具中介层的封装基板，其特征在于，该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应外露该第一电性接触垫的开孔。

4.根据权利要求1所述的具中介层的封装基板，还包括底胶，其设置于该中介层与基板本体之间。

5.一种具中介层的封装结构，包括：

基板本体，具有相对的第一表面与第二表面，该第一表面具有多个第一电性接触垫、多个第二电性接触垫、及设置于各该第二电性接触垫上的第一导电柱；

中介层，其包含具有顶面与底面的中介层本体、设置于该顶面上且表面具有多个电性连接垫的线路重布层、贯穿该中介层本体顶面与底面的多个贯孔、及设置于各该贯孔中的第二导电柱，且该第二导电柱具有突出于该中介层本体的底面的凸部，该中介层借由该凸部电性连接该第一电性接触垫，该等第二电性接触垫位于该中介层的外围区域；

半导体芯片，接置于该中介层上并电性连接该中介层的线路重布层的多个电性连接垫；以及

封装胶体，包覆该基板本体、中介层及半导体芯片，并外露该第一导电柱的端部。

6.根据权利要求5所述的具中介层的封装结构，其特征在于，该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应该中介层的开口。

7.根据权利要求5所述的具中介层的封装结构，其特征在于，该基板本体还包括绝缘保护层，其设置于该基板本体的第一表面上，且具有对应外露该第一电性接触垫的开孔。

8.根据权利要求5所述的具中介层的封装结构，该封装结构还包括底胶，其设置于该中介层与基板本体之间。

9.根据权利要求5所述的具中介层的封装结构，该封装结构还包括底胶，其设置于该半导体芯片与中介层之间。

10.根据权利要求5所述的具中介层的封装结构，该封装结构还包括电子组件，其接置于该第一导电柱上。

Images