CN104681499B - 封装堆栈结构及其制法 - Google Patents
封装堆栈结构及其制法 Download PDFInfo
- Publication number
- CN104681499B CN104681499B CN201310676913.0A CN201310676913A CN104681499B CN 104681499 B CN104681499 B CN 104681499B CN 201310676913 A CN201310676913 A CN 201310676913A CN 104681499 B CN104681499 B CN 104681499B
- Authority
- CN
- China
- Prior art keywords
- package substrate
- electronic building
- stack architecture
- building brick
- encapsulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 239000000084 colloidal system Substances 0.000 claims abstract description 38
- 238000005538 encapsulation Methods 0.000 claims description 41
- 239000011469 building brick Substances 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 238000012856 packing Methods 0.000 claims description 31
- 238000002360 preparation method Methods 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Combinations Of Printed Boards (AREA)
- Packaging Frangible Articles (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
一种封装堆栈结构及其制法，该封装堆栈结构包括第一封装基板、设于该第一封装基板上的电子组件、藉由支撑件而叠设于该第一封装基板上的第二封装基板、以及设于该第一与第二封装基板之间并包覆该电子组件与支撑件的封装胶体，该第二封装基板具有多个电性接触垫与至少一凹槽，且该凹槽较该电性接触垫邻近该第二封装基板的边缘，藉此，于形成该封装胶体时，该封装胶体会溢流于该凹槽中，而不会流至该电性接触垫上，以避免去除残留的封装胶体时损坏该电性接触垫的问题。
Description
技术领域
本发明涉及一种封装堆栈结构，尤指一种得提升产品可靠度的封装堆栈结构及其制法。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，而为提升电性功能及节省封装空间，遂堆加多个封装结构以形成封装堆栈结构(Package on Package，POP)，此种封装方式能发挥系统封装(SiP)异质整合特性，可将不同功用的电子组件，例如：内存、中央处理器、绘图处理器、影像应用处理器等，藉由堆栈设计达到系统的整合，适合应用于轻薄型各种电子产品。
图1为现有封装堆栈结构1的剖面示意图。如图1所示，该封装堆栈结构1包含第一封装基板11及第二封装基板12。该第一封装基板11具有相对的第一及第二表面11a,11b，且于该第一表面11a上设有电性连接该第一封装基板11的第一半导体组件10，而该第二表面11b上具有植球垫112以供结合焊球17。该第二封装基板12具有相对的第三及第四表面12a,12b，且该第三表面12a设有多个电性接触垫120，又该第三及第四表面12a,12b上具有防焊层123，并形成有多个开孔以外露该些电性接触垫120。
于制作时，先于该第一封装基板11的第一表面11a上形成焊锡柱13，再使该第二封装基板12的第四表面12b藉由该焊锡柱13叠设且电性连接于该第一封装基板11上。接着，形成封装胶体14于该第一封装基板11的第一表面11a与该第二封装基板12的第四表面12b之间，以包覆该第一半导体组件10。之后，设置多个第二半导体组件15于该第三表面12a上以电性连接该些电性接触垫120。其中，该第一及第二半导体组件10,15以覆晶方式电性连接该些封装基板，且可藉由底胶16充填于该第一及第二半导体组件10,15与第一封装基板11及第二封装基板12之间。
然而，现有封装堆栈结构1的制法中，于形成该封装胶体14时，该封装胶体14＇会溢流于该第二封装基板12的电性接触垫120上而残留于其上，所以需以激光或蚀刻方式去除该封装胶体14＇，却因而容易一并移除该电性接触垫120及其周围的防焊层123，造成该第二封装基板12的信赖性不佳。
此外，以激光或蚀刻方式去除该封装胶体14＇时，并无法将该封装胶体14＇完全去除，造成后续制程中，该第二半导体组件15无法有效接置于该电性接触垫120上，且与该电性接触垫120的电性连接易发生不良。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明的目的为提供一种，可避免于去除残留的封装胶体时损坏电性接触垫的问题。
本发明的封装堆栈结构，包括：第一封装基板；第一电子组件，其设于该第一封装基板上，且电性连接该第一封装基板；多个支撑件，其设于该第一封装基板上；第二封装基板，其结合该些支撑件，使该第二封装基板叠设于该第一封装基板上，又该第二封装基板具有多个电性接触垫与至少一凹槽，且该凹槽较该电性接触垫邻近该第二封装基板的边缘；以及封装胶体，其设于该第一封装基板与第二封装基板之间，并包覆该第一电子组件与该些支撑件。
本发明还提供一种封装堆栈结构的制法，包括：提供一设有第一电子组件的第一封装基板，且该第一电子组件电性连接该第一封装基板；一具有多个电性接触垫与至少一凹槽的第二封装基板藉由多个支撑件结合至该第一封装基板上，使该第二封装基板叠设于该第一封装基板上，又该凹槽较该电性接触垫邻近该第二封装基板的边缘；以及形成封装胶体于该第一封装基板与该第二封装基板之间，以包覆该第一电子组件与该些支撑件。
前述的封装堆栈结构及其制法中，该第二封装基板叠设于该第一封装基板上的制程，包括：形成多个第一金属柱于该第一封装基板上，且形成多个第二金属柱于该第二封装基板上；以及将第一金属柱结合第二金属柱，使该第二封装基板叠设于该第一封装基板上，且令该第一金属柱与第二金属柱作为该支撑件。因此，该支撑件具有相结合的第一金属柱与第二金属柱，该第一金属柱结合该第一封装基板，且该第二金属柱结合该第二封装基板，又该支撑件还具有结合该第一金属柱与该第二金属柱的焊锡材料。
前述的封装堆栈结构及其制法中，该支撑件电性连接该第一及第二封装基板。
前述的封装堆栈结构及其制法中，该封装胶体还形成于该第一封装基板与该第一电子组件之间。
另外，前述的封装堆栈结构及其制法中，还包括设置第二电子组件于该第二封装基板上，且该第二电子组件电性连接该电性接触垫。
由上可知，本发明封装堆栈结构及其制法，藉由该凹槽的设计，使其较该电性接触垫邻近该第二封装基板的边缘，所以于形成该封装胶体时，该封装胶体会溢流于该凹槽中而集中于该凹槽中，并不会流至该电性接触垫上。因此，当去除残留的该封装胶体时，仅会损坏该凹槽及其周围的绝缘保护层，而不会损坏该电性接触垫，因而不会影响该第二封装基板的信赖性。
此外，即使无法将该封装胶体完全去除，仍不会影响后续制程。例如，该第二电子组件仍可有效接置于该电性接触垫上，且与该电性接触垫的电性连接可保持良好。
附图说明
图1为现有堆栈封装结构的剖视示意图；其中，图1＇为图1的局部放大图；以及
图2A至图2D为本发明封装堆栈结构的制法的剖视示意图；其中，图2A＇为图2A的局部上视图。
主要组件符号说明
1,2 封装堆栈结构
10 第一半导体组件
11,21 第一封装基板
11a,21a 第一表面
11b,21b 第二表面
112,212 植球垫
12,22 第二封装基板
12a,22a 第三表面
12b,22b 第四表面
120,220 电性接触垫
123 防焊层
13 焊锡柱
14,14＇,24,24＇ 封装胶体
15 第二半导体组件
16,26 底胶
17,27 焊球
20 第一电子组件
200,250 焊锡凸块
210 焊垫
211 第一外接垫
213,223 绝缘保护层
2130,2230 开孔
22c 边缘
221 第二外接垫
222 凹槽
23 支撑件
230 焊锡材料
231 第一金属柱
232 第二金属柱
25 第二电子组件。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上＂、“第一＂、“第二＂及“一＂等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明封装堆栈结构2的制法的剖视示意图。
如图2A所示，提供一具有相对的第一表面21a及第二表面21b的第一封装基板21、及一具有相对的第三表面22a及第四表面22b的第二封装基板22。
所述的第一封装基板21，其第一表面21a上具有多个焊垫210与第一外接垫211，且其第二表面21b上具有多个植球垫212，又该第一及第二表面21a,21b上具有例如防焊层的绝缘保护层213，并形成有多个开孔2130以外露该些焊垫210、第一外接垫211及植球垫212。
所述的第二封装基板22，其第三表面22a上具有多个电性接触垫220，且其第四表面22b上具有多个第二外接垫221，又该第三及第四表面22a,22b上具有例如防焊层的绝缘保护层223，并形成有多个开孔2230以外露该些电性接触垫220及第二外接垫221，且上方绝缘保护层223还形成有多个凹槽222，以外露该第三表面22a。
于本实施例中，该凹槽222的深度也可依需求设计，所以可不外露该第三表面22a，且如图2A＇所示，该凹槽222较该电性接触垫220邻近该第二封装基板22的边缘22c。
此外，于该第一外接垫211上电镀形成第一金属柱231，且于该第二外接垫221上电镀形成例如铜柱的第二金属柱232，并于该第一及第二金属柱231,232上可形成焊锡材料230，以利于后续的堆栈制程。
又，于该焊垫210上藉由焊锡凸块200设置第一电子组件20，即该第一电子组件20以覆晶方式电性连接该第一封装基板21。
另外，该第一电子组件20为主动组件或被动组件，可使用多个第一电子组件20，且可选自主动组件、被动组件或其组合，该主动组件例如：芯片，而该被动组件例如：电阻、电容及电感。
如图2B所示，该第二封装基板22以其第四表面22b藉由多个支撑件23结合至该第一封装基板21的第一表面21a上，使该第二封装基板22叠设于该第一封装基板21上。
于本实施例中，通过将该第二金属柱232结合该第一金属柱231（或其上的焊锡材料230），使该第二封装基板22叠设于该第一封装基板21上，且令该第一与第二金属柱231,232（及该焊锡材料230）作为该支撑件23。
如图2C所示，形成封装胶体24于该第一封装基板21的第一表面21a与该第二封装基板22的第四表面22b之间，以包覆该第一电子组件20与该些支撑件23。
于本实施例中，该封装胶体24还形成于该第一封装基板21的第一表面21a与该第一电子组件20之间。于其它实施例中，也可形成底胶于该第一封装基板21的第一表面21a与该第一电子组件20之间。
如图2D所示，设置第二电子组件25于该第二封装基板22的第三表面22a上，且该第二电子组件25以覆晶方式（如藉由焊锡凸块250）电性连接该电性接触垫220，并形成底胶26于该第二电子组件25与该第二封装基板22的第三表面22a之间，又结合焊球27于该第二表面21b上的植球垫212。
于本实施例中，该第二电子组件25为主动组件或被动组件；或者，可使用多个第二电子组件25，且可选自主动组件、被动组件或其组合，该主动组件例如：芯片，而该被动组件例如：电阻、电容及电感。
本发明的制法藉由该凹槽222的设计，使其较该电性接触垫220邻近该第二封装基板22的边缘，所以于形成该封装胶体24时，该封装胶体24＇会溢流于该凹槽222中而集中于该凹槽222中，如图2C所示，并不会流至该电性接触垫220上，更不会残留于该电性接触垫220上。因此，当以激光或蚀刻方式去除残留的该封装胶体24＇时，仅会损坏该凹槽222及其周围的绝缘保护层223，而不会损坏该电性接触垫220，因而不会影响该第二封装基板22的信赖性。
此外，以激光或蚀刻方式去除残留的该封装胶体24＇时，即使无法将该封装胶体24＇完全去除，仍不会影响后续制程。例如，该第二电子组件25仍可有效接置于该电性接触垫220上，且该焊锡凸块250与该电性接触垫220的电性连接可保持良好，而不受残留的该封装胶体24＇影响。
本发明还提供一种封装堆栈结构2，包括：第一封装基板21、第一电子组件20、多个支撑件23、第二封装基板22、封装胶体24以及第二电子组件25。
所述的第一封装基板21具有相对的第一表面21a及第二表面21b。
所述的第一电子组件20设于该第一封装基板21的第一表面21a上，且电性连接该第一封装基板21。
所述的第二封装基板22结合该些支撑件23，使该第二封装基板22叠设于该第一封装基板21上，又该第二封装基板22具有多个电性接触垫220与至少一凹槽222，且该凹槽222较该电性接触垫220邻近该第二封装基板22的边缘。
所述的支撑件23设于该第一封装基板21的第一表面21a上，且电性连接该第一及第二封装基板21,22。具体地，该支撑件23具有相结合的第一金属柱231与第二金属柱232，该第一金属柱231结合该第一封装基板21，且该第二金属柱232结合该第二封装基板22，而该支撑件23还具有结合该第一金属柱231与该第二金属柱232的焊锡材料230。
所述的封装胶体24设于该第一封装基板21的第一表面21a与第二封装基板22之间，并包覆该第一电子组件20与该些支撑件23。此外，该封装胶体24还设于该第一封装基板21的第一表面21a与该第一电子组件20之间。
所述的第二电子组件25设于该第二封装基板22上，且电性连接该电性接触垫220。
综上所述，本发明封装堆栈结构及其制法，藉由该凹槽的设计，使其较该电性接触垫邻近该第二封装基板的边缘，所以于形成该封装胶体时，该封装胶体会集中于该凹槽，而不会流至该电性接触垫上。因此，当去除残留的封装胶体时，不会损坏该电性接触垫，因而不会影响该第二封装基板的信赖性，且即使无法完全去除残留的封装胶体，仍不会影响后续制程。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (12)
1.一种封装堆栈结构，包括：
第一封装基板；
第一电子组件，其设于该第一封装基板上且电性连接该第一封装基板；
多个支撑件，其设于该第一封装基板上；
第二封装基板，其结合该些支撑件，使该第二封装基板叠设于该第一封装基板上，又该第二封装基板具有多个电性接触垫与至少一凹槽，且该凹槽较该电性接触垫邻近该第二封装基板的边缘；以及
封装胶体，其设于该第一封装基板与第二封装基板之间，并包覆该第一电子组件与该些支撑件。
2.根据权利要求1所述的封装堆栈结构，其特征在于，该支撑件具有相结合的第一金属柱与第二金属柱，该第一金属柱结合该第一封装基板，且该第二金属柱结合该第二封装基板。
3.根据权利要求2所述的封装堆栈结构，其特征在于，该支撑件还具有结合该第一金属柱与该第二金属柱的焊锡材料。
4.根据权利要求1所述的封装堆栈结构，其特征在于，该支撑件电性连接该第一及第二封装基板。
5.根据权利要求1所述的封装堆栈结构，其特征在于，该封装胶体还形成于该第一封装基板与该第一电子组件之间。
6.根据权利要求1所述的封装堆栈结构，其特征在于，该结构还包括第二电子组件，其设于该第二封装基板上，且电性连接该电性接触垫。
7.一种封装堆栈结构的制法，包括：
提供一设有第一电子组件的第一封装基板，且该第一电子组件电性连接该第一封装基板；
一具有多个电性接触垫与至少一凹槽的第二封装基板藉由多个支撑件结合至该第一封装基板上，使该第二封装基板叠设于该第一封装基板上，又该凹槽较该电性接触垫邻近该第二封装基板的边缘；以及
形成封装胶体于该第一封装基板与该第二封装基板之间，以包覆该第一电子组件与该些支撑件。
8.根据权利要求7所述的封装堆栈结构的制法，其特征在于，该第二封装基板叠设于该第一封装基板上的制程，包括：
形成多个第一金属柱于该第一封装基板上，且形成多个第二金属柱于该第二封装基板上；以及
将第一金属柱结合第二金属柱，使该第二封装基板叠设于该第一封装基板上，且令该第一金属柱与第二金属柱作为该支撑件。
9.根据权利要求8所述的封装堆栈结构的制法，其特征在于，该支撑件还具有结合该第一金属柱与该第二金属柱的焊锡材料。
10.根据权利要求7所述的封装堆栈结构的制法，其特征在于，该支撑件电性连接该第一及第二封装基板。
11.根据权利要求7所述的封装堆栈结构的制法，其特征在于，该封装胶体还形成于该第一封装基板与该第一电子组件之间。
12.根据权利要求7项所述的封装堆栈结构的制法，其特征在于，该制法还包括设置第二电子组件于该第二封装基板上，且该第二电子组件电性连接该电性接触垫。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102143690 | 2013-11-29 | ||
| TW102143690A TWI529876B (zh) | 2013-11-29 | 2013-11-29 | 封裝堆疊結構及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681499A CN104681499A (zh) | 2015-06-03 |
| CN104681499B true CN104681499B (zh) | 2018-03-02 |
Family
ID=53316374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310676913.0A Active CN104681499B (zh) | 2013-11-29 | 2013-12-12 | 封装堆栈结构及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104681499B (zh) |
| TW (1) | TWI529876B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10163871B2 (en) | 2015-10-02 | 2018-12-25 | Qualcomm Incorporated | Integrated device comprising embedded package on package (PoP) device |
| TWI612590B (zh) * | 2016-05-10 | 2018-01-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN107546189B (zh) * | 2016-06-27 | 2019-11-01 | 矽品精密工业股份有限公司 | 封装堆迭结构 |
| CN108987370A (zh) * | 2017-05-31 | 2018-12-11 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100336221C (zh) * | 2002-11-04 | 2007-09-05 | 矽品精密工业股份有限公司 | 可堆栈半导体封装件的模块化装置及其制法 |
| CN100464400C (zh) * | 2006-05-08 | 2009-02-25 | 矽品精密工业股份有限公司 | 半导体封装件堆栈结构及其制法 |
| CN100490103C (zh) * | 2006-07-11 | 2009-05-20 | 日月光半导体制造股份有限公司 | 基板焊罩层制造方法及其结构 |
| CN101226906A (zh) * | 2008-02-15 | 2008-07-23 | 日月光半导体制造股份有限公司 | 具有拦坝的芯片承载器 |
| US8669651B2 (en) * | 2010-07-26 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package-on-package structures with reduced bump bridging |
| CN202025733U (zh) * | 2011-04-08 | 2011-11-02 | 坤远科技股份有限公司 | 半导体封装结构 |
| CN103151274A (zh) * | 2013-01-31 | 2013-06-12 | 日月光半导体制造股份有限公司 | 半导体元件及其制造方法 |
-
2013
- 2013-11-29 TW TW102143690A patent/TWI529876B/zh active
- 2013-12-12 CN CN201310676913.0A patent/CN104681499B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201521164A (zh) | 2015-06-01 |
| TWI529876B (zh) | 2016-04-11 |
| CN104681499A (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9362140B2 (en) | Package stack device and fabrication method thereof | |
| KR102161776B1 (ko) | 적층 패키지 | |
| CN104576593A (zh) | 封装结构及其制法 | |
| CN105097750A (zh) | 封装结构及其制法 | |
| KR101394203B1 (ko) | 적층형 반도체 패키지 및 그 제조 방법 | |
| CN106711118B (zh) | 电子封装件及其制法 | |
| CN104282648B (zh) | 半导体装置及其制法 | |
| CN104517922B (zh) | 层叠式封装结构及其制法 | |
| CN107785344A (zh) | 电子封装件及其制法 | |
| CN102637678A (zh) | 封装堆栈装置及其制法 | |
| CN105097759A (zh) | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 | |
| CN105321902A (zh) | 封装结构及其制法 | |
| CN104681499B (zh) | 封装堆栈结构及其制法 | |
| CN104795356A (zh) | 半导体封装件及其制法 | |
| US20180138158A1 (en) | Fabrication method of package on package structure | |
| CN107046025A (zh) | 电子封装件及其制法 | |
| CN203013702U (zh) | 封装结构 | |
| CN104934379B (zh) | 封装堆栈结构及其制法 | |
| CN102915978A (zh) | 半导体封装结构 | |
| CN103187404A (zh) | 半导体芯片堆叠封装结构及其工艺 | |
| TWM450822U (zh) | 封裝基板 | |
| EP2899752A1 (en) | Structure and formation method of chip package structure | |
| CN107546189B (zh) | 封装堆迭结构 | |
| CN103137581B (zh) | 具有导电凸块的半导体装置、封装结构及制法 | |
| CN105428251A (zh) | 半导体堆叠封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |