CN100464400C - 半导体封装件堆栈结构及其制法 - Google Patents

半导体封装件堆栈结构及其制法 Download PDF

Info

Publication number
CN100464400C
CN100464400C CNB2006100774898A CN200610077489A CN100464400C CN 100464400 C CN100464400 C CN 100464400C CN B2006100774898 A CNB2006100774898 A CN B2006100774898A CN 200610077489 A CN200610077489 A CN 200610077489A CN 100464400 C CN100464400 C CN 100464400C
Authority
CN
China
Prior art keywords
semiconductor package
package part
substrate
lower floor
stacking structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100774898A
Other languages
English (en)
Other versions
CN101071779A (zh
Inventor
蔡芳霖
蔡和易
普翰屏
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2006100774898A priority Critical patent/CN100464400C/zh
Publication of CN101071779A publication Critical patent/CN101071779A/zh
Application granted granted Critical
Publication of CN100464400C publication Critical patent/CN100464400C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

本发明公开一种半导体封装件堆栈结构及其制法，该半导体封装件堆栈结构包括下层半导体封装件以及接置在该下层半导体封装件上的上层半导体封装件，该下层半导体封装件包括基板、接置并电性连接至该基板的半导体芯片以及形成在该基板上用于包覆该半导体芯片的封装胶体；该上层半导体封装件包括具有相对的第一表面及第二表面的基板、接置并电性连接至该基板第一表面的半导体芯片、形成于该基板第二表面的多条电性连接垫及假连接垫以及植设在该电性连接垫及假连接垫的焊球。本发明可避免半导体封装件堆栈时在回焊作业发生偏移问题、避免预设预焊锡材料造成制程成本及复杂程度增加等问题。

Description

半导体封装件堆栈结构及其制法
技术领域
本发明是关于一种半导体封装件及其制法，特别是关于一种半导体封装件的堆栈结构及其制造方法。
背景技术
现今电子产品向多功能、高电性及高速运行的方向发展，为配合此发展方向，半导体业界莫不积极研发能够整合多个芯片或封装件的半导体装置，以满足电子产品的需求。
请参阅图1，美国专利第5,222,014号一种半导体封装件的堆栈结构，其提供一上表面设置有焊垫110的球栅阵列(BGA)基板11，在该球栅阵列基板11上接置半导体芯片10，并形成包覆该半导体芯片10的封装胶体13，以形成第一半导体封装件101，然后再将另一完成封装的第二半导体封装件102通过焊球14接置并电性连接至该第一半导体封装件101的基板焊垫110上，形成一半导体封装件的堆栈结构。
上述半导体封装件堆栈结构中，当第二半导体封件通过焊球接置于该第一半导体封装件的基板焊垫上，并经回焊作业使其相互电性连接时，常因焊锡熔融软化，发生第二半导体封装件偏移现象，造成彼此电性连接的失败。
请参阅图2，有鉴于此，美国专利第6,828,664号另一种半导体封装件堆栈结构，它是在第一半导体封装件201的基板焊垫上预先设置有预焊锡(pre-solder)材料22，供第二半导体封装件202通过焊球24接置并回焊在该预焊锡材料22时，借由该预焊锡材料22与焊球24间的自动归位(self-alignment)功能，将该第二半导体封装件202定位在该第一半导体封装件201上。这种方式须在第一半导体封装件的基板焊垫上设置预焊锡材料，不仅增加制程成本，同时也提高制程的复杂性。
还请参阅图3，中国台湾专利公告第I250627号则揭示另一种半导体封装件堆栈结构，它是将一完成芯片封装的第二半导体封装件302通过多个焊球34电性连接到第一半导体封装件301上，同时在该第一半导体封装件301的基板311及第二半导体封装件302的基板312间敷设红外光胶(IR胶)35，并进行红外线照射作业，通过该IR胶35将第二半导体封装件302固着在该第一半导体封装件301上。这种方式，仍须额外在在第一半导体封装件的基板敷设IR胶，同时还必须进行照射红外线，方可将该第二半导体封装件定位在该第一半导体封装件上，因而增加制程物复杂程度及成本。
因此，如何提供一种半导体封装件堆栈结构及其制法，半导体封装件间利用焊球进行电性连接与堆栈时，在回焊作业不会发生偏移问题，同时毋需在下层半导体封装件的基板焊垫预设预焊锡材料，或在上、下层半导体封装件的基板间敷设IR胶造成制程成本及复杂程度增加等问题，确为相关领域上迫切面对的课题。
发明内容
为克服上述现有技术的缺失，本发明的主要目的在于提供一种半导体封装件堆栈结构及其制法，避免半导体封装件堆栈时在回焊作业发生偏移问题。
本发明的另一目的在于提供一种半导体封装件堆栈结构及其制法，避免在下层半导体封装件的基板焊垫预设预焊锡材料造成制程成本及复杂程度增加等问题。
本发明的再一目的在于提供一种半导体封装件堆栈结构及其制法，避免现有在上、下层半导体封装件的基板间敷设IR胶及照射红外线造成制程成本及复杂程度增加等问题。
为达上述及其它目的，本发明的半导体封装件堆栈结构的制法，该半导体封装件堆栈结构的制法包括：提供具有相对的第一表面及第二表面的基板，且在该基板第二表面上设置有电性连接垫及假连接垫(Dummy pad)；在该基板第一表面上设置并电性连接至少一半导体芯片；在该基板第二表面的电性连接垫及假连接垫上植设焊球，构成上层半导体封装件；以及将该上层半导体封装件接置在一已完成芯片封装的下层半导体封装件上，该下层半导体封装件具有基板、接置并电性连接至该基板的半导体芯片以及形成于该基板上用于包覆该半导体芯片的封装胶体，其中该上层半导体封装件是借由设在该电性连接垫的焊球电性连接至该下层半导体封装件的基板，并借由设在该假连接垫的焊球围束该下层半导体封装件的封装胶体，构成半导体封装件的堆栈结构。
另外，本发明设在该上层半导体封装件的假连接垫位置是对应于下层半导体封装件中的封装胶体位置周围，其中该假连接垫实际设置位置及数量可视制程需求加以变更，至少对应于该封装胶体的各边设有至少一假连接垫，如该假连接垫可设在对应封装胶体各边中间、一端或二端，也或连续设在对应封装胶体的角隅并延伸至该角隅两边，供后续在其上植设焊球并形成一定位装置。
本发明也提供一种半导体封装件堆栈结构，该半导体封装件堆栈结构包括：下层半导体封装件，该下层半导体封装件包括基板、接置并电性连接至该基板的半导体芯片以及形成在该基板上用于包覆该半导体芯片的封装胶体；以及接置于该下层半导体封装件上的上层半导体封装件，该上层半导体封装件包括具有相对的第一表面及第二表面的基板、接置并电性连接至该基板第一表面的半导体芯片、形成于该基板第二表面的多条电性连接垫及假连接垫(Dummy pad)以及植设在该电性连接垫及假连接垫的焊球，其中该上层半导体封装件是借由设在该电性连接垫的焊球电性连接至该下层半导体封装件的基板，并借由设在该假连接垫的焊球围束该下层半导体封装件的封装胶体。
本发明的半导体封装件堆栈结构及其制法，是先在半导体封装件堆栈结构的上层半导体封装件的基板第二表面上，同时设有作为电性输入/输出(I/O)的电性连接垫及假连接垫(Dummy pad)，其中该假连接垫的位置是对应于下层半导体封装件中的封装胶体位置，供后续在该基板第二表面的电性连接垫及假连接垫上植设焊球，进而将该上层半导体封装件接置于下层半导体封装件时，使该上层半导体封装件借由设在该电性连接垫的焊球电性连接至该下层半导体封装件，并借由设在该假连接垫的焊球围束该下层半导体封装件的封装胶体，进而提供该上、下层半导体封装件有效定位作用，避免现有技术中因半导体封装件堆栈时，在回焊作业发生偏移，甚而导致电性连接失败等问题。
再者，本发明用于定位上、下层半导体封装件的假连接垫上的焊球是在植设电性连接垫的焊球时一起植设，毋需额外的制程步骤，现有技术在定位上、下层半导体封装件时，须在下层半导体封装件的基板焊垫预设预焊锡材料，供与上层半导体封装件的焊球连接所产生的自动归位来限制上、下层半导体封装件的相对位移，以及在上、下层半导体封装件的基板间敷设IR胶并照射红外线等额外制程步骤，与现有技术相比，本发明确可避免现有技术所造成制程成本增加及制程步骤复杂化等问题。
附图说明
图1是美国专利第5,222,014号所的半导体封装件堆栈结构剖面示意图；
图2是美国专利第6,987,314号所的半导体封装件堆栈结构剖面示意图；
图3是中国台湾专利公告第I250627号的半导体封装件堆栈结构剖面示意图；
图4A至图4D是本发明的半导体封装件堆栈结构及其制法实施例1的剖面示意图；
图5A至图5C是对应图4A的基板不同实施形式的示意图；
图6A及图6B是本发明的半导体封装件堆栈结构实施例2中上层半导体封装件的基板底部示意图；
图7是本发明的半导体封装件堆栈结构实施例3的剖面示意图；
图8是本发明的半导体封装件堆栈结构实施例4的剖面示意图；以及
图9是本发明的半导体封装件堆栈结构实施例5的剖面示意图。
具体实施方式
实施例1
请参阅图4A至图4D，它是本发明的半导体封装件堆栈结构的制法剖面示意图。
如图4A所示，提供具有相对的第一表面41a及第二表面41b的基板41，且在该基板第二表面41b上设置有电性连接垫411及假连接垫(Dummy pad)412，其中该基板41是为后续进行上、下层半导体封装件堆栈的上层半导体封装件的基板结构，它可例如是球栅阵列基板。
还请配合参阅图5A，它是对应图4A的基板第二表面示意图，该基板第二表面41b的外围部分设有多个作为电性输入/输出(I/O)的电性连接垫411，同时在该基板第二表面的中央部分设有多个假连接垫412，且该假连接垫412是对应于下层半导体封装件中的封装胶体位置(如虚线所示)周围。
再者该假连接垫412实际设置位置及数量可视制程需求加以变更，至少对应于后续接置其上的下层半导体封装件的封装胶体各边设有至少一假连接垫412，例如该假连接垫可设在对应下层半导体封装件的封装胶体各边中间(如图5A所示)，或各边的一端(如图5B所示)，或各边的二端(如图5C所示)等。
如图4B所示，还在该基板第一表面41a上设置并电性连接至少一半导体芯片40；其中该半导体芯片40是可以多条焊线42电性连接至该基板41，接着即可在该基板第一表面41a上形成用于包覆该半导体芯片40及焊线42的封装胶体43。
如图4C所示，在该基板第二表面41b的电性连接垫411及假连接垫412上植设相对的焊球441，442，形成上层半导体封装件410，其中该假连接垫412上的焊球442尺寸可与该电性连接垫411上的焊球441尺寸大至相同。
如图4D所示，将该上层半导体封装件410接置在一已完成芯片封装的下层半导体封装件510上。
该下层半导体封装件510具有基板51、接置并电性连接至该基板51的半导体芯片50以及形成于该基板51上用于包覆该半导体芯片50的封装胶体53。该下层半导体封装件510的基板51具有相对的第一表面51a及第二表面51b，且在该第一及第二表面51a，51b上设有多个电性连接垫511，该半导体芯片50是接置在该基板51第一表面51a上，并可通过多条焊线52电性连接到该基板51。该下层半导封装件510的基板未接置芯片的一侧植设有焊球。
该上层半导体封装件410是借由回焊作业，将设在电性连接垫411的焊球441电性连接到该下层半导体封装件510的基板第一表面51a的电性连接垫511，并借由设在该假连接垫412的焊球442围束该下层半导体封装件510的封装胶体53，构成半导体封装件的堆栈结构。另在该下层半导体封装件510的基板第二表面51b的电性连接垫511上还可植设焊球54，供该半导体封装件的堆栈结构电性连接至外部装置。
另应予特别说明的是，后续还可持续进行半导体封装件的堆栈制程，非以本附图的两层为限。
通过上述制法，本发明也一种半导体封装件堆栈结构，该半导体封装件堆栈结构包括一下层半导体封装件510以及至少一接置于该下层半导体封装件510上的上层半导体封装件410。该下层半导体封装件510包括基板51、接置并电性连接至该基板51的半导体芯片50、以及形成于该基板51上用于包覆该半导体芯片50的封装胶体53；该上层半导体封装件410包括具相对第一表面41a及第二表面41b的基板41、接置并电性连接至该基板第一表面41a的半导体芯片40、形成于该基板第二表面41b的多个电性连接垫411及假连接垫412以及植设在该电性连接垫411及假连接垫412的焊球441、442，其中该上层半导体封装件410是借由设在该电性连接垫411的焊球441电性连接至该下层半导体封装件510的基板51，并借由设在该假连接垫412的焊球442围束该下层半导体封装件510的封装胶体53，进而有效定位该上、下层半导体封装件。
实施例2
另请参阅图6A及图6B，它是本发明的半导体封装件堆栈结构实施例2中上层半导体封装件的基板底部示意图。
本实施例2的半导体封装件堆栈结构及制法与上述实施例1大致相同，主要差异在于上层半导体封装件的基板第二表面41b上所预设的假连接垫412，是连续设在对应下层半导体封装件的封装胶体(如虚线所示)的角隅并延伸至该角隅两边，供后续在其上植设焊球时，并经回焊以对应下层半导体封装件的封装胶体的角隅形成一焊锡的拦坝结构442c，在后续进行堆栈时，可有效将上层半导体封装件定位于下层半导体封装件上。
实施例3
另请参阅图7，它是本发明的半导体封装件堆栈结构实施例3的剖面示意图。
本实施例3的半导体封装件堆栈结构与上述实施例大致相同，主要差异在于上层半导体封装件410中植设在基板第二表面41b的假连接垫412的焊球442尺寸，是小于电性连接垫411上的焊球441尺寸，需确认该假连接垫412上的焊球442是可用以围束下层半导体封装件510的封装胶体53，进而限制该上层半导体封装件相对该下层半导体封装件发生偏移。
实施例4
另请参阅图8，它是本发明的半导体封装件堆栈结构实施例4的剖面示意图。
本实施例4的半导体封装件堆栈结构与上述实施例大致相同，主要差异在于下层半导体封装件510的基板第一表面51a上也设有假连接垫512，且它是对应于上层半导体封装件410的基板第二表面41b的假连接垫412位置，使植设在上层半导体封装件410的假连接垫412上的焊球442得以连接至该下层半导体封装件510的假连接垫512，进而强化上、下层半导体封装件的结合性。
实施例5
另请参阅图9，它是本发明的半导体封装件堆栈结构实施例5的剖面示意图。
本实施例5的半导体封装件堆栈结构与上述实施例大致相同，主要差异在于设在上层半导体封装件410的假连接垫412上的焊球442包括有核心部分442a及外围部分442b，其中该核心部分442a是金属铜、铅或高分子材料，该外围部分442b是焊锡材料，其中该假连接垫412的焊球核心部分442a的熔点，大于设在电性连接垫411上的焊球441熔点，使该焊球442有效围束该下层半导体封装510的封装胶体。
再者，该上层半导体封装件410的假连接垫412上的焊球442，也可采用熔点高于电性连接垫411上焊球441的合金，例如铅/锡比(Pb/Sn)为90/10或95/5的高铅合金(high-lead alloy)或如锡/银/铜(Sn/Ag/Cu)比为96.5/3/.05的无铅合金(Lead-free alloy)等。
因此，本发明的半导体封装件堆栈结构及其制法，是先在半导体封装件堆栈结构的上层半导体封装件的基板第二表面上，同时设有作为电性输入/输出(I/O)的电性连接垫及假连接垫(Dummy pad)，其中该假连接垫的位置是对应于下层半导体封装件中的封装胶体位置，供后续在该基板第二表面的电性连接垫及假连接垫上植设焊球，进而将该上层半导体封装件接置于下层半导体封装件时，使该上层半导体封装件借由设在该电性连接垫的焊球，电性连接至该下层半导体封装件，并借由设在该假连接垫的焊球，围束该下层半导体封装件的封装胶体，进而提供该上、下层半导体封装件有效地定位，避免现有因半导体封装件堆栈时在回焊作业发生偏移，甚而导致电性连接失败等问题。
再者，由于本发明中用于定位上、下层半导体封装件的假连接垫上的焊球是在植设电性连接垫的焊球时一起植设，毋需额外的制程步骤，现有技术在定位上、下层半导体封装件时，须在下层半导体封装件的基板焊垫预设预焊锡材料，供与上层半导体封装件的焊球连接所产生的自动归位限制上、下层半导体封装件的相对位移，以及在上、下层半导体封装件的基板间敷设IR胶并照射红外线等额外制程步骤，与现有技术相比，本发明可避免现有技术所造成制程成本增加及制程步骤复杂化等问题。

Claims (24)

1.一种半导体封装件堆栈结构的制法，其特征在于，该半导体封装件堆栈结构的制法包括：
提供具有相对的第一表面及第二表面的基板，且在该基板第二表面上设置有电性连接垫及假连接垫；
在该基板第一表面上设置并电性连接至少一半导体芯片；
在该基板第二表面的电性连接垫及假连接垫上植设焊球，构成上层半导体封装件；以及
将该上层半导体封装件接置在一已完成芯片封装的下层半导体封装件上，该下层半导体封装件具有基板、接置并电性连接至该基板的半导体芯片以及形成于该基板上用于包覆该半导体芯片的封装胶体，其中该上层半导体封装件是借由设在该电性连接垫的焊球电性连接至该下层半导体封装件的基板，并借由设在该假连接垫的焊球围束该下层半导体封装件的封装胶体，构成半导体封装件的堆栈结构。
2.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该下层半导封装件的基板未接置芯片的一侧植设有焊球。
3.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的基板第二表面外围部分设有多个作为电性输入/输出的电性连接垫，同时在该基板第二表面的中央部分设有多个假连接垫，且该假连接垫是对应于下层半导体封装件的封装胶体位置周围。
4.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的基板第二表面上对应于下层半导体封装件的封装胶体各边设有至少一假连接垫。
5.如权利要求4所述的半导体封装件堆栈结构的制法，其特征在于，该假连接垫是设在对应下层半导体封装件的封装胶体各边中间、各边的一端或各边的二端其中之一。
6.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的基板第二表面上预设的假连接垫，是连续设在对应下层半导体封装件的封装胶体角隅并延伸到该角隅两边，后续在其上植设焊球时，对应下层半导体封装件的封装胶体的角隅形成一拦坝结构。
7.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该假连接垫上的焊球尺寸选择小于或等于该电性连接垫上的焊球尺寸。
8.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该下层半导体封装件的基板上接置有半导体芯片的那一面设有假连接垫，且它是对应于上层半导体封装件的基板第二表面的假连接垫位置。
9.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的假连接垫上的焊球包括有核心部分及外围部分，且该核心部分的熔点大于设在电性连接垫上的焊球熔点。
10.如权利要求9所述的半导体封装件堆栈结构的制法，其特征在于，该核心部分是金属铜、铅或高分子材料其中之一，该外围部分是焊锡材料。
11.如权利要求1所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的假连接垫上的焊球熔点，高于电性连接垫上的焊球熔点。
12.如权利要求11所述的半导体封装件堆栈结构的制法，其特征在于，该上层半导体封装件的假连接垫上的焊球是铅/锡比为90/10或95/5的高铅合金或锡/银/铜比为96.5/3/.05的无铅合金。
13.一种半导体封装件堆栈结构，该半导体封装件堆栈结构包括：
下层半导体封装件，该下层半导体封装件包括基板、接置并电性连接至该基板的半导体芯片以及形成在该基板上用于包覆该半导体芯片的封装胶体；以及
接置于该下层半导体封装件上的上层半导体封装件，该上层半导体封装件包括具有相对的第一表面及第二表面的基板、接置并电性连接至该基板第一表面的半导体芯片、形成于该基板第二表面的多条电性连接垫及假连接垫以及植设在该电性连接垫及假连接垫的焊球，其中该上层半导体封装件是借由设在该电性连接垫的焊球电性连接至该下层半导体封装件的基板，并借由设在该假连接垫的焊球围束该下层半导体封装件的封装胶体。
14.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该下层半导封装件的基板未接置芯片的一侧植设有焊球。
15.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的基板第二表面外围部，分设有多个作为电性输入/输出的电性连接垫，同时在该基板第二表面的中央部分设有多个假连接垫，且该假连接垫是对应于下层半导体封装件的封装胶体位置周围。
16.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的基板第二表面上对应于下层半导体封装件的封装胶体各边设有至少一假连接垫。
17.如权利要求16所述的半导体封装件堆栈结构，其特征在于，该假连接垫是设在对应下层半导体封装件的封装胶体各边中间、各边的一端或各边的二端其中之一。
18.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的基板第二表面上所预设的假连接垫，是连续设在对应下层半导体封装件的封装胶体角隅并延伸至该角隅两边，供后续在其上植设焊球时，对应下层半导体封装件的封装胶体的角隅形成一拦坝结构。
19.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该假连接垫上的焊球尺寸选择小于或等于该电性连接垫上的焊球尺寸。
20.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该下层半导体封装件的基板上接置有半导体芯片的那一面设有假连接垫，且它是对应于上层半导体封装件的基板第二表面的假连接垫位置。
21.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的假连接垫上的焊球包括有核心部分及外围部分，且该核心部分的熔点大于设在电性连接垫上的焊球熔点。
22.如权利要求21所述的半导体封装件堆栈结构，其特征在于，该核心部分是金属铜、铅或高分子材料其中之一，该外围部分是焊锡材料。
23.如权利要求13所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的假连接垫上的焊球熔点，高于电性连接垫上的焊球熔点。
24.如权利要求23所述的半导体封装件堆栈结构，其特征在于，该上层半导体封装件的假连接垫上的焊球，是铅/锡比为90/10或95/5的高铅合金或锡/银/铜比为96.5/3/.05的无铅合金。
CNB2006100774898A 2006-05-08 2006-05-08 半导体封装件堆栈结构及其制法 Expired - Fee Related CN100464400C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100774898A CN100464400C (zh) 2006-05-08 2006-05-08 半导体封装件堆栈结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100774898A CN100464400C (zh) 2006-05-08 2006-05-08 半导体封装件堆栈结构及其制法

Publications (2)

Publication Number Publication Date
CN101071779A CN101071779A (zh) 2007-11-14
CN100464400C true CN100464400C (zh) 2009-02-25

Family

ID=38898877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100774898A Expired - Fee Related CN100464400C (zh) 2006-05-08 2006-05-08 半导体封装件堆栈结构及其制法

Country Status (1)

Country Link
CN (1) CN100464400C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543968A (zh) * 2010-12-31 2012-07-04 财团法人工业技术研究院 三维立体堆叠芯片封装结构

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8152048B2 (en) * 2008-12-09 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for adapting solder column to warped substrate
TWI455266B (zh) * 2010-12-17 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
TW201415602A (zh) * 2012-10-09 2014-04-16 矽品精密工業股份有限公司 封裝堆疊結構之製法
CN104124213B (zh) * 2013-04-28 2017-10-10 无锡华润安盛科技有限公司 一种平衡dbc板上应力的方法及dbc板封装结构
TWI529876B (zh) * 2013-11-29 2016-04-11 矽品精密工業股份有限公司 封裝堆疊結構及其製法
TW201535649A (zh) * 2014-03-05 2015-09-16 矽品精密工業股份有限公司 半導體封裝件及其半導體結構
FR3049156B1 (fr) * 2016-03-15 2018-04-13 Alstom Transport Technologies Carte electronique comprenant un circuit intercalaire en matrice de billes
KR102544776B1 (ko) * 2016-04-28 2023-06-20 삼성전자주식회사 반도체 패키지의 제조 방법
WO2018126545A1 (zh) 2017-01-05 2018-07-12 华为技术有限公司 一种高可靠性电子封装结构、电路板及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH08255998A (ja) * 1995-03-17 1996-10-01 Fujitsu Ltd 半導体装置の製造方法
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
TW461060B (en) * 2000-11-17 2001-10-21 Unimicron Technology Corp Packaging method for die with central pad
TW475244B (en) * 2000-09-29 2002-02-01 Ind Tech Res Inst Stacked type module packaging structure and the generation method thereof
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
US20040262035A1 (en) * 2003-06-30 2004-12-30 Bing-Hong Ko Electronic component mounting structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JPH08255998A (ja) * 1995-03-17 1996-10-01 Fujitsu Ltd 半導体装置の製造方法
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
TW475244B (en) * 2000-09-29 2002-02-01 Ind Tech Res Inst Stacked type module packaging structure and the generation method thereof
TW461060B (en) * 2000-11-17 2001-10-21 Unimicron Technology Corp Packaging method for die with central pad
JP2002231749A (ja) * 2001-02-01 2002-08-16 Casio Comput Co Ltd 半導体装置およびその接合構造
US20040262035A1 (en) * 2003-06-30 2004-12-30 Bing-Hong Ko Electronic component mounting structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543968A (zh) * 2010-12-31 2012-07-04 财团法人工业技术研究院 三维立体堆叠芯片封装结构
CN102543968B (zh) * 2010-12-31 2014-12-10 财团法人工业技术研究院 三维立体堆叠芯片封装结构

Also Published As

Publication number Publication date
CN101071779A (zh) 2007-11-14

Similar Documents

Publication Publication Date Title
CN100464400C (zh) 半导体封装件堆栈结构及其制法
US7855443B2 (en) Stack structure of semiconductor packages and method for fabricating the stack structure
US7368811B2 (en) Multi-chip package and method for manufacturing the same
US20160035709A1 (en) Package on Package Devices and Methods of Packaging Semiconductor Dies
TW201232735A (en) Package stack device and method of forming same
CN103094260A (zh) 层叠封装器件及封装半导体管芯的方法
CN105097750A (zh) 封装结构及其制法
CN103137589A (zh) 堆叠封装（PoP）的结构和方法
CN102637678A (zh) 封装堆栈装置及其制法
CN101887885B (zh) 半导体封装体的堆叠构造
US20080283994A1 (en) Stacked package structure and fabrication method thereof
US10950586B2 (en) Semiconductor devices having upper and lower solder portions and methods of fabricating the same
CN101320696A (zh) 堆叠式封装结构及其制法
CN104409437A (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN107293520A (zh) 堆叠型半导体封装件
CN104934379B (zh) 封装堆栈结构及其制法
CN104681499B (zh) 封装堆栈结构及其制法
CN103050449A (zh) 封装件及其制法
US20150008594A1 (en) Semiconductor packages
CN107546189B (zh) 封装堆迭结构
US11217539B2 (en) Package substrate and semiconductor package including the same
CN103107145A (zh) 半导体封装件、预制导线架及其制法
CN108447829A (zh) 封装结构及其制法
US20090200362A1 (en) Method of manufacturing a semiconductor package
KR100876864B1 (ko) 양방향 입출력 단자를 갖는 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090225