CN103050449A - 封装件及其制法 - Google Patents

封装件及其制法 Download PDF

Info

Publication number
CN103050449A
CN103050449A CN2011103494156A CN201110349415A CN103050449A CN 103050449 A CN103050449 A CN 103050449A CN 2011103494156 A CN2011103494156 A CN 2011103494156A CN 201110349415 A CN201110349415 A CN 201110349415A CN 103050449 A CN103050449 A CN 103050449A
Authority
CN
China
Prior art keywords
packaging part
semiconductor chip
substrate
part according
packing colloid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103494156A
Other languages
English (en)
Inventor
曾文聪
胡延章
邱启新
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103050449A publication Critical patent/CN103050449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种封装件及其制法，通过在一基板的第一表面上接置一电子组件，再以形成于该基板第一表面上的封装胶体包覆该电子组件，并使该半导体芯片电性连接至该第一表面上的多个第一电性接点。相比于现有技术，本发明的封装件能够避免基板翘曲现象的发生，且电子组件的布设与半导体芯片的尺寸设计也不会受到限制。

Description

封装件及其制法
技术领域
本发明涉及一种封装件及其制法，尤指一种球栅阵列的封装件及其制法。
背景技术
倒装芯片球栅阵列(Flip Chip Ball Grid Array，简称FCBGA)半导体封装件为一种具有倒装芯片的球栅阵列的封装结构，以使至少一半导体芯片的作用面(active surface)可借由多个导电凸块(bump)而电性连接至基板(substrate)的一表面上，并于该半导体芯片与基板之间填充底充材料(underfill)，以令该底充材料包覆于各该导电凸块之间，而增强该等导电凸块强度，并可支撑该半导体芯片的重量，同时于该基板的另一表面上植设多个可作为输入/输出(I/O)端的焊球(Solder Ball)；此设计不但可大幅缩减封装件体积，以使半导体芯片与基板的比例更趋接近，同时，也减去现有焊线(wire)设计，而可降低阻抗并提升电性，因此已成为新世代半导体芯片与电子组件的主流封装技术。
然而，前述的用于倒装芯片球栅阵列半导体封装件中的基板容易在倒装芯片工艺进行导电凸块焊接之前，因基板厚度过薄，导致有翘曲(warpage)现象，从而影响半导体芯片的导电凸块与基板的有效接触；此外，经回焊(reflow)工艺使导电凸块焊接于基板后，基板的翘曲也将导致该等导电凸块的裂损(crack)，造成电性接触不良，而影响产品品质，且随着封装件的尺寸越来越大，翘曲的问题也越来越严重。
请参阅图1A与图1A’，其为现有例如第6,020,221、7,288,431与7,423,331号美国专利的倒装芯片球栅阵列半导体封装件的剖视图，其中，图1A’为第1A的俯视图。
如图1A与图1A’所示，其通过先于基板10的一表面上黏置加固件(stiffener)12，再于该基板10的表面上倒装接置半导体芯片11，借由该加固件12以固持该基板10，且避免该基板10发生翘曲问题，以使该半导体芯片11得以平稳地倒装接置于该基板10的表面上，并得于回焊工艺后，减少该基板10翘曲。
然而，前述方式必须预留基板周围空间来粘合加固件，使得基板上的可用面积减少，进而压缩被动组件布局的空间，且导致半导体芯片的尺寸受到限制。
因此，如何避免上述现有技术中的种种问题，以防止封装件翘曲，且可弹性调整被动组件的布局及半导体芯片的尺寸，实已成为目前亟欲解决的课题。
发明内容
有鉴于上述现有技术的缺失，本发明提供一种封装件，其包括：具有相对的第一表面与第二表面的基板，且该第一表面上具有多个第一电性接点；接置于该第一表面上并与该基板电性连接的电子组件；形成于该第一表面上的封装胶体，且包覆该电子组件；以及设置于该基板的第一表面上且电性连接至该第一电性接点的半导体芯片。
本发明还提供一种封装件的制法，其包括：接置电子组件于一基板的第一表面上，其中，该第一表面上具有多个第一电性接点；于该第一表面上模压形成包覆该电子组件的封装胶体；以及接置一半导体芯片于该基板的第一表面上，并令该第一电性接点与半导体芯片电性连接。
由上可知，因为本发明的封装件通过先于基板上接置电子组件，再模压形成包覆该电子组件的封装胶体，该封装胶体可增进整体结构的刚性，以减轻翘曲现象，且电子组件位于封装胶体中，而不影响电子组件的布局空间，也不会让半导体芯片的尺寸受到限制，以使电子组件的布局与半导体芯片的尺寸设计更具有弹性；此外，该封装胶体的材质为高分子材料，因而可轻易调整其热膨胀系数(CTE)来因应各种不同封装件的翘曲问题。
附图说明
图1A与图1A’为现有的倒装芯片球栅阵列半导体封装件的剖视图，其中，图1A’为1A的俯视图。
图2A至图2D为本发明的封装件及其制法的剖视图，其中，图2D’-1、图2D’-2与图2D’-3为图2D的俯视图的不同实施例。
主要组件符号说明
10基板
11，24半导体芯片
12加固件
20基板
20a第一表面
20b第二表面
21a第一电性接点
21b第二电性接点
22电子组件
23封装胶体
230中心开口
231环形体
232条形体
25底充材料
26焊球。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“中心”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至图2D，其为本发明的封装件及其制法的剖视图，其中，图2D’-1、图2D’-2与图2D’-3为图2D的俯视图的不同实施例。
首先，如图2A所示，提供一具有相对的第一表面20a与第二表面20b的基板20，该第一表面20a与第二表面20b上分别具有多个第一电性接点21a与多个第二电性接点21b，并利用表面粘着技术(surfacemount technology，简称SMT)于该第一表面20a上接置例如被动组件的电子组件22。
如图2B所示，于该第一表面20a上模压(molding)形成包覆该电子组件22的封装胶体(encapsulant)23。
如图2C所示，于该等第一电性接点21a上电性连接半导体芯片24，于本实施例中，该半导体芯片24倒装接置于该等第一电性接点21a上，但不以此为限。
如图2D所示，于该半导体芯片24与第一表面20a之间填入底充材料25，并可于各该第二电性接点21b上接置有焊球26或焊针。
由图2D’-1、图2D’-2与图2D’-3可知，该封装胶体23构成至少一具有中心开口230的环形体231，且该半导体芯片24位于该中心开口230中。例如，该封装胶体23包括一具有中心开口230的环形体231，且该中心开口230呈矩形，如图2D’-1所示；或者，该封装胶体23包括一具有中心开口230的环形体231，且该中心开口230呈八角形，如图2D’-2所示；或者，该封装胶体23构成多个该环形体231，各该环形体231的中心开口230呈矩形，并构成连接该等环形体231的条形体232，如图2D’-3所示。此外，该环形体231可为连续或分段的形式。
根据前述的制法，本发明还揭露一种封装件，其包括：基板20，具有相对的第一表面20a与第二表面20b，且该第一表面20a上具有多个第一电性接点21a；电子组件22，接置于该第一表面20a上；封装胶体23，形成于该第一表面20a上，且包覆该电子组件22；以及半导体芯片24，电性连接至该等第一电性接点21a。
于前述的封装件中，该第二表面20b上并可具有多个第二电性接点21b，且于各该第二电性接点21b上可接置有焊球26或焊针。
于本实施例的封装件中，该半导体芯片24可倒装接置于该等第一电性接点21a上，并于该半导体芯片24与第一表面20a之间可填入有底充材料25。
依上述的封装件中，该封装胶体23构成至少一具有中心开口230的环形体231，且该半导体芯片24位于该中心开口230中。
于本发明的封装件中，该封装胶体23可构成多个该环形体231，以及连接该等环形体231之间的条形体232，又该中心开口230可呈矩形或八角形。
综上所述，相比于现有技术，由于本发明的封装件通过先于基板上接置例如为被动组件的电子组件，再模压形成包覆该电子组件的封装胶体，该封装胶体可增进整体结构的刚性，以减轻基板翘曲现象，且该电子组件位于封装胶体中，所以不会影响电子组件的布局空间，也不会让半导体芯片的尺寸受到限制，以使电子组件的布局与半导体芯片的尺寸设计更具有弹性；此外，该封装胶体的材质为高分子材料，因而可轻易调整其热膨胀系数来因应各种不同封装件的翘曲问题。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (16)

1.一种封装件，其包括：
基板，其具有相对的第一表面与第二表面，且该第一表面上具有多个第一电性接点；
电子组件，其接置于该第一表面上并与该基板电性连接；
封装胶体，其形成于该第一表面上，且包覆该电子组件；以及
半导体芯片，其设置于该基板的第一表面上且电性连接至该第一电性接点。
2.根据权利要求1所述的封装件，其特征在于，该第二表面上并具有多个第二电性接点，且于各该第二电性接点上接置有焊球或焊针。
3.根据权利要求1所述的封装件，其特征在于，该半导体芯片倒装接置于该等第一电性接点上，且该半导体芯片与第一表面之间充填有底充材料。
4.根据权利要求1所述的封装件，其特征在于，该封装胶体由至少一具有中心开口的环形体所构成，且该半导体芯片位于该中心开口中。
5.根据权利要求4所述的封装件，其特征在于，该封装胶体由多个该环形体以及连接该等环形体的条形体所构成。
6.根据权利要求4所述的封装件，其特征在于，该中心开口呈矩形或八角形。
7.根据权利要求1所述的封装件，其特征在于，该电子组件为被动组件。
8.根据权利要求1所述的封装件，其特征在于，该封装胶体形成于该基板外围的第一表面上。
9.一种封装件的制法，其包括：
接置电子组件于一基板的第一表面上，其中，该第一表面上具有多个第一电性接点；
于该第一表面上模压形成包覆该电子组件的封装胶体；以及
接置一半导体芯片于该基板的第一表面上，并令该第一电性接点与半导体芯片电性连接。
10.根据权利要求9所述的封装件的制法，其特征在于，该基板相对于其第一表面的第二表面上并具有多个第二电性接点，以于各该第二电性接点上接置焊球或焊针。
11.根据权利要求9所述的封装件的制法，其特征在于，该半导体芯片倒装接置于该第一电性接点上，并于该半导体芯片与第一表面之间充填底充材料。
12.根据权利要求9所述的封装件的制法，其特征在于，该封装胶体由至少一具有中心开口的环形体所构成，且该半导体芯片位于该中心开口中。
13.根据权利要求12所述的封装件的制法，其特征在于，该封装胶体由多个该环形体以及连接该等环形体的条形体所构成。
14.根据权利要求12所述的封装件的制法，其特征在于，该中心开口呈矩形或八角形。
15.根据权利要求9所述的封装件的制法，其特征在于，该电子组件为被动组件。
16.根据权利要求9所述的封装件的制法，其特征在于，该封装胶体形成于该基板外围的第一表面上。
CN2011103494156A 2011-10-13 2011-10-31 封装件及其制法 Pending CN103050449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100137117A TW201316462A (zh) 2011-10-13 2011-10-13 封裝件及其製法
TW100137117 2011-10-13

Publications (1)

Publication Number Publication Date
CN103050449A true CN103050449A (zh) 2013-04-17

Family

ID=48063045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103494156A Pending CN103050449A (zh) 2011-10-13 2011-10-31 封装件及其制法

Country Status (2)

Country Link
CN (1) CN103050449A (zh)
TW (1) TW201316462A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904126A (zh) * 2017-12-07 2019-06-18 晨星半导体股份有限公司 芯片封装结构
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108689382A (zh) * 2014-05-30 2018-10-23 日月光半导体制造股份有限公司 微机电感测装置封装结构及制造工艺
WO2016140793A1 (en) * 2015-03-03 2016-09-09 Intel Corporation Electronic package that includes multi-layer stiffener
CN110168717B (zh) 2017-10-20 2021-08-20 华为技术有限公司 一种芯片封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US20030179556A1 (en) * 2002-03-21 2003-09-25 Broadcom Corporation Enhanced die-up ball grid array package with two substrates and method for making the same
CN1992239A (zh) * 2005-12-26 2007-07-04 力成科技股份有限公司 球栅阵列封装结构
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US20090200659A1 (en) * 2008-02-11 2009-08-13 Eric Tosaya Chip Package with Channel Stiffener Frame

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020221A (en) * 1996-12-12 2000-02-01 Lsi Logic Corporation Process for manufacturing a semiconductor device having a stiffener member
US20030179556A1 (en) * 2002-03-21 2003-09-25 Broadcom Corporation Enhanced die-up ball grid array package with two substrates and method for making the same
CN1992239A (zh) * 2005-12-26 2007-07-04 力成科技股份有限公司 球栅阵列封装结构
TW200741902A (en) * 2006-04-17 2007-11-01 Siliconware Precision Industries Co Ltd Semiconductor package and, chip carrier thereof and method for fabricating the same
US20090200659A1 (en) * 2008-02-11 2009-08-13 Eric Tosaya Chip Package with Channel Stiffener Frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904126A (zh) * 2017-12-07 2019-06-18 晨星半导体股份有限公司 芯片封装结构
CN111490025A (zh) * 2019-01-29 2020-08-04 矽品精密工业股份有限公司 电子封装件及其封装基板与制法

Also Published As

Publication number Publication date
TW201316462A (zh) 2013-04-16

Similar Documents

Publication Publication Date Title
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
US9362140B2 (en) Package stack device and fabrication method thereof
TWI601219B (zh) 電子封裝件及其製法
CN103681544A (zh) 用于具有集成散热器的ic封装件的混合热界面材料
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
CN103050449A (zh) 封装件及其制法
CN107708300B (zh) 电子堆迭结构及其制法
US20120161312A1 (en) Non-solder metal bumps to reduce package height
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN108987355B (zh) 电子封装件及其制法
JP2012064991A (ja) フリップチップボンデッドパッケージ
US10553558B2 (en) Semiconductor device
CN205376514U (zh) 一种三维PoP堆叠封装结构
TW201508895A (zh) 具有偏向堆疊元件的封裝模組
US20070246818A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of electronic device containing additional metal powder component
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN210575938U (zh) 一种用于lga封装的基板结构
CN2901576Y (zh) 球栅阵列封装结构
CN107742625B (zh) 一种元件垂直贴装封装结构及其工艺方法
CN106997876A (zh) 一种三维PoP堆叠封装结构及其制造方法
KR101096440B1 (ko) 듀얼 다이 패키지
CN205881899U (zh) 多通道堆叠封装结构
CN220543909U (zh) 一种电子装置
CN212461680U (zh) 一种圆片级芯片扇出三维堆叠封装结构
CN109427699A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130417