CN104465583A - 球栅阵列封装件及将其安装在基板上的方法 - Google Patents

球栅阵列封装件及将其安装在基板上的方法 Download PDF

Info

Publication number
CN104465583A
CN104465583A CN201410747970.8A CN201410747970A CN104465583A CN 104465583 A CN104465583 A CN 104465583A CN 201410747970 A CN201410747970 A CN 201410747970A CN 104465583 A CN104465583 A CN 104465583A
Authority
CN
China
Prior art keywords
substrate
bga packages
magnetic core
connector
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410747970.8A
Other languages
English (en)
Inventor
王玉传
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201410747970.8A priority Critical patent/CN104465583A/zh
Publication of CN104465583A publication Critical patent/CN104465583A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明提供一种球栅阵列封装件以及将其安装在基板上的方法。该球栅阵列封装件包括：基底，具有第一表面以及与第一表面背对的第二表面；芯片，位于基底的第一表面上；包封层，在基底的第一表面上包封芯片；多个连接件，结合在基底的第二表面上并电性连接到芯片，其中，连接件包括磁性核心和位于磁性核心表面上的焊料层。根据本发明的球栅阵列封装件以及将其安装在基板上的方法，即可以避免连接件之间因焊料的流动而接触，又可以在将球栅阵列封装件安装在例如印刷电路板的基板上之后将因诸如回流焊的高温处理工艺所导致的翘曲拉直。

Description

球栅阵列封装件及将其安装在基板上的方法
技术领域
本发明涉及一种球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法。
背景技术
球栅阵列封装是一种表面安装技术，其引脚成球形阵列状分布在球栅阵列封装件的基底的背面上。因此，球栅阵列封装件可以具有较大的引脚间距和较多的引脚数量，从而可以缩小封装件的尺寸、节省封装空间，使PC芯片组、微处理器等高密度、高性能、多引脚封装器件的微型化成为可能。
图1是根据现有技术的安装在印刷电路板20上的球栅阵列封装件10的剖视图。参照图1，根据现有技术的球栅阵列封装件10包括基底11、设置在基底11的第一表面上的芯片12、包封芯片12的包封层15以及设置在基底11的与第一表面背对的第二表面上的成阵列排布的多个焊球14，其中，位于芯片12的上表面上的输入/输出端通过引线13电连接到基底11。另外，球栅阵列封装件10经由成阵列排布的多个焊球14被安装在印刷电路板2上。
在基底11上形成多个焊球14以及经由多个焊球14将球栅阵列封装件10安装在印刷电路板20上的过程中通常均需要进行高温处理，例如，回流焊，这会导致球栅阵列封装件10(例如，其基底11)发生翘曲。具体地讲，如图1中所示，在基底11的边缘处发生翘曲，使得位于基底11的发生翘曲处的焊球14不能与印刷电路板20形成有效接触。另外，在高温处理过程中，由于焊球14熔融而流动，所以相邻的焊球14之间容易发生短路，这限制了焊球14之间的距离的进一步缩短。
发明内容
本发明的目的在于克服现有技术的不足，而提供一种球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法。
本发明的一方面提供了一种球栅阵列封装件，该球栅阵列封装件包括：基底，具有第一表面以及与第一表面背对的第二表面；芯片，位于基底的第一表面上；包封层，在基底的第一表面上包封芯片；多个连接件，结合在基底的第二表面上并电性连接到芯片，其中，连接件包括磁性核心和位于磁性核心表面上的焊料层。
根据本发明的示例性实施例，磁性核心可以由镍、铁、钴或它们的合金形成。
根据本发明的示例性实施例，磁性核心的高度可以为连接件高度的大约1/3-2/3。
根据本发明的示例性实施例，磁性核心可以基本上成球形。
本发明的另一方面，提供了一种在基板上安装球栅阵列封装件的方法，该方法包括以下步骤：准备上述球栅阵列封装件；将所述多个连接件附着到基板上，以使基板面对基底的第二表面；执行回流焊同时施加磁场，以通过所述多个连接件将基板和基底结合到一起。
根据本发明的示例性实施例，在执行回流焊时，可以在连接件的焊料层熔融之前停止施加磁场。
根据本发明的示例性实施例，在准备球栅阵列封装件的步骤中，可以通过回流焊将所述多个连接件结合到基底。
根据本发明的示例性实施例，在准备球栅阵列封装件的步骤中，可以通过在磁性核心上电镀焊料来形成连接件。
根据本发明的示例性实施例，磁场的方向可以基本上与基板垂直。
根据本发明的示例性实施例，基板可以为印刷电路板。
根据本发明的示例性实施例的球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法，设置在球栅阵列封装件的基底上的多个连接件由磁性核心和位于磁性核心的表面上的焊料层形成，这可以减少焊料的用量，从而可以防止在高温处理球栅阵列封装件的过程中因大量焊料的流动而导致的焊球之间的接触。
另外，根据本发明的示例性实施例的球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法，在将球栅阵列封装件经由多个连接件安装在基板上的过程中，可以通过利用磁场将磁力施加到多个连接件的磁性核心来将因高温处理而导致的球栅阵列封装件的翘曲拉直，从而可以使多个连接件与基板有效地接触。
附图说明
通过结合附图进行的示例性实施例的以下描述，本发明的这些和/或其他方面和优点将变得清楚和更易于理解，其中：
图1是根据现有技术的安装在印刷电路板上的球栅阵列封装件的剖视图。
图2是根据本发明的示例性实施例的球栅阵列封装件的剖视图。
图3和图4是根据本发明的示例性实施例的将球栅阵列封装件安装在基板上的过程的剖视图。
具体实施方式
现在将参照附图更充分地描述本发明的实施例，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，而不应被解释为局限于在此阐述的实施例；相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域的普通技术人员充分地传达本发明的构思。在下面详细的描述中，通过示例的方式阐述了多处具体的细节，以提供对相关教导的充分理解。然而，本领域技术人员应该清楚的是，可以实践本教导而无需这样的细节。在附图中，为了清晰起见，可能会夸大层和区域的尺寸和相对尺寸。
下面将参照附图来详细地描述根据本发明的示例性实施例的球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法。
图2是根据本发明的示例性实施例的球栅阵列封装件的剖视图。如图2中所示，根据本发明的示例性实施例的球栅阵列封装件100包括基底110、设置在基底110的上表面上的芯片120、将芯片120包封在基底110的上表面上的包封层150以及设置在基底110的下表面上的多个连接件140。
基底110可以是由诸如BT树脂(双马来酰亚胺三嗪树脂)等的各种绝缘材料以任意的形状形成的绝缘基底。基底110上可以形成有各种布线，以便于各种电路连接。
芯片120可以通过粘附层(未示出)固定在基底110上。这里，粘附层可以是裸片贴膜(DAF，Die attach film)或环氧树脂膜。
芯片120可以具有输入/输出端(未示出)，输入/输出端可以通过引线130连接到基底110上，从而实现芯片120与基底110上的电路之间的电通信。
包封层150可以形成在基底110的安装有芯片120的表面(即，上表面)上，以包封芯片120、引线130和在基底110上的各种布线，从而保护它们不受外部环境影响。包封层150可以由诸如环氧树脂等的绝缘材料形成。
多个连接件140可以成阵列状设置在基底110的下表面上并电连接到基底110的电路。连接件140可以包括磁性核心141和位于磁性核心141的表面上的焊料层142，这里，焊料层142可以包覆在磁性核心141的整个外表面上。根据本发明的示例性实施例，可以通过将焊料层142电镀到磁性核心141上来形成连接件140。然而，本发明不限于此，如本领域技术人员所将认识到的，通过任何方法形成的连接件140均可以应用到本发明。
这里，可以通过诸如回流焊的高温处理工艺将连接件140安装在基底110的下表面上。如图2所述，由于高温作用，可能使球栅阵列封装件100的边缘，特别是基底110的边缘发生翘曲。
根据本实施例的球栅阵列封装件100，通过用由磁性核心141和焊料层142形成的连接件140代替现有技术中所使用的焊球可以减少焊料的用量，从而可以有效地防止在高温处理球栅阵列封装件100的过程(例如，通过回流焊将连接件140设置在基底110的下表面上和/或通过回流焊将球栅阵列封装件100通过多个连接件140设置在例如印刷电路板的基板上的过程)中因大量焊料的流动而导致的连接件140之间的接触，因此，与现有技术中的使用完全由焊料(例如，锡)形成的焊球相比，可以进一步减小连接件140之间的距离，从而可以增加引脚的数量。
另外，通过用由磁性核心141和焊料层142形成的连接件140代替现有技术中所使用的焊球可以防止球栅阵列封装件100在高温处理过程中发生翘曲。具体地讲，如在下文中所将论述的，在将球栅阵列封装件100经由多个连接件140安装在基板上的过程中，可以通过利用磁场将磁力施加到多个连接件140的磁性核心141来将因高温处理(例如，回流焊)而导致的球栅阵列封装件100的翘曲拉直，从而可以使多个连接件140与基板有效地接触。
根据本发明的示例性实施例，磁性核心141在磁场中受磁场力的作用，其可以由镍、铁、钴或它们的合金的磁性材料形成。然而，本发明不限于此，磁性核心141可以由在磁场中受磁场力作用的任何材料形成。另外，磁性核心141可以基本上成球形。
根据本发明的示例性实施例，优选地，磁性核心141的高度可以为连接件140高度的大约1/3-2/3。例如，当磁性核心141和连接件140均成球形时，磁性核心141的直径可以为连接件140直径的大约1/3-2/3，这样即可以确保球栅阵列封装件100与其上将安装球栅阵列封装件100的基板之间的结合强度，又可以防止焊料量过多而导致连接件140之间的接触。
虽然上述实施例描述了通过引线130将芯片120电连接到基底110的正装芯片的形式，然而，本领域技术人员将认识到，本发明不限于此，例如，可以将芯片120以不使用引线的倒装芯片的方式安装在基底110上。
图3和图4是根据本发明的示例性实施例的将球栅阵列封装件安装在基板上的过程的剖视图。
下面，将参照图3和图4描述将上述球栅阵列封装件100安装在基板200上的方法。
首先，可以准备上述球栅阵列封装件100。由于上面已经参照图2对根据本发明的示例性实施例的球栅阵列封装件100进行了详细的描述，所述这里将不再进行复述。
然后，如图3所述，将多个连接件140附着到基板200上，以使基板200面对基底110的下表面。根据本发明的示例性实施例，基板200可以是印刷电路板。
如图3所示，由于在将多个连接件140结合到基底110的下表面上时，球栅阵列封装件100因诸如回流焊的高温处理工艺而在边缘处发生翘曲，所以位于发生翘曲处的连接件140不能附着到基板200上。
接下来，如图4所示，执行回流焊同时施加磁场E，以通过多个连接件140将基板200和基底110结合到一起。具体地讲，在执行回流焊的同时施加磁场E时，处于磁场E中的磁性核心141受到基本垂直向下的磁场力的作用，因此可以将因回流焊的高温处理工艺而软化的球栅阵列封装件100的翘曲拉直，从而实现连接件140与基板200之间的有效接触。这里，磁场E的方向可以基本上与基板200垂直，由此可以对磁性核心140施加垂直于基板200的向下的磁力。
根据本发明的示例性实施例，优选地，在执行回流焊时可以在连接件140的焊料层142熔融之前停止施加磁场E，这可以防止因焊料层142熔融而使得磁场E对磁性核心141的磁力不能有效地作用于基底110。
通过本发明的示例性实施例可见，根据本发明的示例性实施例的球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法，设置在球栅阵列封装件的基底上的多个连接件由磁性核心和位于磁性核心的表面上的焊料层形成，这可以减少焊料的用量，从而可以防止在高温处理球栅阵列封装件的过程中因大量焊料的流动而导致的连接件之间的接触。
另外，根据本发明的示例性实施例的球栅阵列封装件以及将该球栅阵列封装件安装在基板上的方法，在将球栅阵列封装件经由多个连接件安装在基板上的过程中，可以通过利用磁场将磁力施加到多个连接件的磁性核心来将因高温处理而导致的球栅阵列封装件的翘曲拉直，从而可以使多个连接件与基板有效地接触。
尽管已经参照本发明的示例性实施例示出并描述了本发明，但是本发明的范围不限于此。在不脱离本发明的精神或教导的情况，可以在形式和细节上对本发明做出各种修改。本发明的范围由权利要求及其等同物限定。

Claims (10)

1.一种球栅阵列封装件，其特征在于，所述球栅阵列封装件包括：
基底，具有第一表面以及与第一表面背对的第二表面；
芯片，位于基底的第一表面上；
包封层，在基底的第一表面上包封芯片；
多个连接件，结合在基底的第二表面上并电性连接到芯片，
其中，连接件包括磁性核心和位于磁性核心表面上的焊料层。
2.根据权利要求1所述的球栅阵列封装件，其特征在于，磁性核心由镍、铁、钴或它们的合金形成。
3.根据权利要求1所述的球栅阵列封装件，其特征在于，磁性核心的高度为连接件高度的1/3-2/3。
4.根据权利要求1所述的球栅阵列封装件，其特征在于，磁性核心成球形。
5.一种在基板上安装球栅阵列封装件的方法，其特征在于，所述方法包括以下步骤：
准备如权利要求1-4中任意一项所述的球栅阵列封装件；
将所述多个连接件附着到基板上，以使基板面对基底的第二表面；
执行回流焊同时施加磁场，以通过所述多个连接件将基板和基底结合到一起。
6.根据权利要求5所述的在基板上安装球栅阵列封装件的方法，其特征在于，在执行回流焊时，在连接件的焊料层熔融之前停止施加磁场。
7.根据权利要求5所述的在基板上安装球栅阵列封装件的方法，其特征在于，在准备球栅阵列封装件的步骤中，通过回流焊将所述多个连接件结合到基底。
8.根据权利要求5所述的在基板上安装球栅阵列封装件的方法，其特征在于，在准备球栅阵列封装件的步骤中，通过在磁性核心上电镀焊料来形成连接件。
9.根据权利要求5所述的在基板上安装球栅阵列封装件的方法，其特征在于，磁场的方向与基板垂直。
10.根据权利要求5所述的在基板上安装球栅阵列封装件的方法，其特征在于，基板为印刷电路板。
CN201410747970.8A 2014-12-09 2014-12-09 球栅阵列封装件及将其安装在基板上的方法 Pending CN104465583A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410747970.8A CN104465583A (zh) 2014-12-09 2014-12-09 球栅阵列封装件及将其安装在基板上的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410747970.8A CN104465583A (zh) 2014-12-09 2014-12-09 球栅阵列封装件及将其安装在基板上的方法

Publications (1)

Publication Number Publication Date
CN104465583A true CN104465583A (zh) 2015-03-25

Family

ID=52911395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410747970.8A Pending CN104465583A (zh) 2014-12-09 2014-12-09 球栅阵列封装件及将其安装在基板上的方法

Country Status (1)

Country Link
CN (1) CN104465583A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019206064A1 (zh) * 2018-04-24 2019-10-31 维沃移动通信有限公司 焊接件、封装组件和电子设备
CN110729254A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 封装体的接着结构及其制造方法
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236529A (ja) * 1995-02-28 1996-09-13 Matsushita Electric Works Ltd 半田ボール、半田バンプ、半導体装置、その半田バンプの形成方法、及びその半導体装置の実装方法
US5986348A (en) * 1999-03-15 1999-11-16 Ball Semiconductor Inc. Magnetic alignment system for bumps on an integrated circuit device
US20040115340A1 (en) * 2001-05-31 2004-06-17 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
CN101218678A (zh) * 2005-05-04 2008-07-09 Nxp股份有限公司 包括传感器模块的装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236529A (ja) * 1995-02-28 1996-09-13 Matsushita Electric Works Ltd 半田ボール、半田バンプ、半導体装置、その半田バンプの形成方法、及びその半導体装置の実装方法
US5986348A (en) * 1999-03-15 1999-11-16 Ball Semiconductor Inc. Magnetic alignment system for bumps on an integrated circuit device
US20040115340A1 (en) * 2001-05-31 2004-06-17 Surfect Technologies, Inc. Coated and magnetic particles and applications thereof
CN101218678A (zh) * 2005-05-04 2008-07-09 Nxp股份有限公司 包括传感器模块的装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019206064A1 (zh) * 2018-04-24 2019-10-31 维沃移动通信有限公司 焊接件、封装组件和电子设备
CN110729254A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 封装体的接着结构及其制造方法
US10867881B2 (en) 2018-07-16 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package and printed circuit board attachment
TWI741250B (zh) * 2018-07-16 2021-10-01 台灣積體電路製造股份有限公司 封裝體的接著結構及其製造方法
US11610827B2 (en) 2018-07-16 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package and printed circuit board attachment
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法

Similar Documents

Publication Publication Date Title
CN101336042B (zh) 焊盘、具有该焊盘的电路板和电子装置
US10638597B2 (en) Stand-off block
US9629241B2 (en) Printed circuit board, ball grid array package and wiring method of printed circuit board
CN103258818B (zh) 用于细小间距pop结构的系统和方法
US9589873B2 (en) Leadless chip carrier
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN104282637A (zh) 倒装芯片半导体封装结构
CN103281858A (zh) 印刷电路板及其制造方法、倒装芯片封装件及其制造方法
CN103050449A (zh) 封装件及其制法
CN105140203A (zh) 焊球及其制造方法和包括焊球的球栅阵列封装件
KR100913171B1 (ko) 스택 패키지의 제조방법
CN108573879B (zh) 电子封装件
US20120002386A1 (en) Method and Apparatus for Improving the Reliability of Solder Joints
CN104779176A (zh) 嵌埋有晶片的封装结构的制法
CN103227160B (zh) 一种混合的表面镀层及其制造方法
CN2901576Y (zh) 球栅阵列封装结构
CN104363698B (zh) 线路板的列引脚封装结构及封装设计方法和线路板
CN102412241B (zh) 半导体芯片封装件及其制造方法
TWI687140B (zh) 形成貼附式雙面載放零件之電子晶片模組的方法
JP5934057B2 (ja) プリント回路基板
CN104112673A (zh) 芯片封装基板及其制作方法
KR101099584B1 (ko) 반도체 패키지 및 그 제조 방법
CN107613666B (zh) 一种qfn芯片pcb封装方法及pcb板
CN100459124C (zh) 多芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150325

RJ01 Rejection of invention patent application after publication