CN104282637A - 倒装芯片半导体封装结构 - Google Patents

倒装芯片半导体封装结构 Download PDF

Info

Publication number
CN104282637A
CN104282637A CN201410606760.7A CN201410606760A CN104282637A CN 104282637 A CN104282637 A CN 104282637A CN 201410606760 A CN201410606760 A CN 201410606760A CN 104282637 A CN104282637 A CN 104282637A
Authority
CN
China
Prior art keywords
flip chip
copper post
insulating barrier
semiconductor package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410606760.7A
Other languages
English (en)
Other versions
CN104282637B (zh
Inventor
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201410606760.7A priority Critical patent/CN104282637B/zh
Publication of CN104282637A publication Critical patent/CN104282637A/zh
Priority to US14/926,649 priority patent/US9502337B2/en
Application granted granted Critical
Publication of CN104282637B publication Critical patent/CN104282637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种倒装芯片半导体封装结构。包括：半导体芯片、多个铜柱、引线框、引线框表面的绝缘层、多个焊料互连和模制复合剂。所述半导体芯片的表面上具有焊盘图形，所述铜柱形成在焊盘图形上。所述绝缘层具有开口，所述开口的面积大于所述铜柱的横截面积，所述开口暴露所述引线框上的部分的引线。所述焊料互连位于铜柱和被所述开口暴露的部分的所述引线之间，所述模制复合剂用于封装该组件。所述倒装芯片半导体封装结构使半导体芯片能够牢固地耦合到引线框上，同时防止它们之间的不良接触。

Description

倒装芯片半导体封装结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种倒装芯片半导体封装结构。
背景技术
随着时间的推移，半导体封装结构正变得越来越小而集中度越来越高，并且被制造成各种各样的形状。根据连接的方法，半导体封装结构典型的被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装结构采用导电的键合金属丝，来将半导体芯片的电极连接到引线框上，而倒装芯片类型的封装结构采用安置在半导体芯片电极焊点上的导电凸块，来将半导体连接到引线或者将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装结构具有比金属键合类型封装结构更短的电连接路径，因而提供了优异的热特性和电特性以及更小的封装结构尺寸，从而使之成为采用GHz频率范围的现代无线通讯应用的一种有利选择。
目前，形成倒装芯片(FCOL)半导体封装的过程中，一般在互连位置上沉积低熔点焊料，在半导体芯片上形成焊盘凸起，凸起可以包括从半导体芯片的焊盘伸出的金属柱，半导体芯片的焊盘具有在金属柱的自由端上的焊球，一般焊球用高铅焊料制成。然后，将芯片上的焊球以及半导体芯片反转，并被放置在引线框上，焊球毗邻互连位置上的焊料沉积物。接下来，升高温度，当温度达到一定条件时，焊料沉积物熔化并回流，焊料粘附在引线框的互连位置和铜柱上的高铅焊料球，从而在铜柱的自由端上的高铅焊球和引线框上的互连位置之间形成焊料互连。最后封装为FCOL半导体封装。
由于形成方法的缺陷，必然引起封装结构本身带有一系列缺陷，例如半导体芯片与引线框的不良接触，耦合不牢固等。这些均会导致半导体器件失效。
发明内容
本发明目的在于提供一种倒装芯片半导体封装结构，克服或至少减少现有技术的上述缺点。
由此，本发明提供了一种倒装芯片半导体封装结构，该倒装芯片半导体封装结构包括：
半导体芯片，所述半导体芯片的表面上具有焊盘图形；
多个铜柱，所述铜柱形成在焊盘图形上；
引线框，所述引线框的表面具有引线。
绝缘层，覆盖在所述引线框的表面上，所述绝缘层具有多个开口，所述多个开口的位置与所述多个铜柱的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱的横截面积，所述多个开口分别暴露部分的所述引线；
多个焊料互连，所述多个焊料互连分别位于所述铜柱和所述铜柱各自对应的被所述开口暴露的所述引线之间；以及
模制复合剂，用于封装所述半导体芯片、所述多个铜柱、所述引线框、所述绝缘层以及所述多个焊料互连。
可选的，所述铜柱的直径为20微米～150微米。
可选的，所述绝缘层包括多个相互分离的部分，所述多个部分均具有开口暴露部分引线，每个所述开口的面积均大于对应的每个所述铜柱的横截面积。
可选的，所述绝缘层的厚度为5微米～10微米。
可选的，所述焊料互连靠近所述半导体芯片的一端的直径为20微米～150微米，远离所述半导体芯片的一端的直径为30微米～200微米。
可选的，还包括位于所述引线框和所述绝缘层间的银层或者银合金层。
可选的，所述银层或者银合金层覆盖所述引线的全部或者部分表面。
可选的，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于所述绝缘层中的所述开口的面积。
可选的，所述多个分离部分的形状为圆形或者方形。
可选的，还包括位于所述引线框和所述焊料互连间的锡层或者锡合金层。
可选的，所述焊料锡层或者锡合金层的厚度小于所述绝缘层的厚度。
与现有技术相比，本发明具有以下优点：
本发明在引线框表面形成有具有开口的绝缘层，开口所暴露的引线将分别与铜柱连接，即所述开口限定了所述引线和所述铜柱之间形成焊料互连的互连位置，而且同时能阻止焊料从互连位置流走，进而避免了因熔融的焊料从互连位置流失而引起铜柱上的高铅焊料球与引线框上的互连位置之间的不良接触或焊料与相邻的引线接触，引起引线之间出现短路。而且使得可以将更多焊料形成在互连位置处，从而增加了铜柱和引线框之间耦连的机械强度，得以制造更可靠的电连接。
进一步的，本发明引线框上形成有银层或银合金层或者在开口中形成有锡层或锡合金层，可以增加引线框与铜柱之间的粘合力，进一步起到防止焊料从互连位置流走的作用。
附图说明
图1为倒装芯片半导体封装结构第一实施例的剖视示意图；
图2为倒装芯片半导体封装结构第二实施例的剖视示意图；
图3为倒装芯片半导体封装结构第三实施例的剖视示意图。
具体实施方式
为了使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式作进一步的详细描述。
在以下描述中阐述了具体的细节以便充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
针对上述缺陷，本发明提供了一种倒装芯片半导体封装结构。
参考图1，本发明中第一实施例提供了一种倒装芯片半导体封装结构，包括：
半导体芯片101，所述半导体芯片101的表面上具有焊盘图形；
多个铜柱102，所述铜柱102形成在焊盘图形上；
引线框106，所述引线框106的表面具有引线。
绝缘层108，覆盖在所述引线框106的表面上，所述绝缘层108具有多个开口(未示出)，所述多个开口的位置与所述多个铜柱102的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱102的横截面积，所述多个开口分别暴露部分的所述引线；
多个焊料互连110，所述多个焊料互连110分别位于所述铜柱102和被所述铜柱102对应的所述开口暴露的所述引线之间；以及
模制复合剂，用于封装所述半导体芯片101、所述多个铜柱102、所述引线框106、所述绝缘层108以及所述多个焊料互连110。
多个所述铜柱102从所述半导体芯片101上的焊盘(未示出)伸出。在所述半导体芯片101上形成铜柱102的工艺可以使用任何本领域技术人员所公知的在晶片表面形成凸起的技术。本实施例中所述铜柱102高度为10微米～90微米，直径为20微米～150微米。控制所述铜柱102的高度，可以保证较高的成品率。
在所述引线框106表面镀有绝缘层108，所述绝缘层108具有多个形成焊料互连110的开口。所述每个开口的面积均大于对应的每个所述铜柱102的横截面积，所述直径为30微米～200微米。所述绝缘层的厚度为5微米～10微米。所述绝缘层108可以覆盖全部或者部分引线。当所述绝缘层108覆盖部分引线时，所述绝缘层108包括多个相互分离的部分，所述多个部分均具有所述开口暴露部分引线。本发明所述绝缘层108可以用任何适合倒装芯片封装的绝缘材料制成，例如使用聚酰亚胺或高温绝缘材料。形成工艺可以使用任何本领域技术人员所公知的形成绝缘层的技术。
在所述铜柱102和所述铜柱102各自对应的所述绝缘层108的开口暴露的所述引线之间形成有焊料互连110。预定量的焊料决定所述焊料互连110的形成。布置的所述焊料的预定量取决于多种因素，可以包括：所述焊料的类型，所述铜柱102的直径或横截面积、绝缘层108开口的面积、所述半导体芯片101的质量、所述铜柱102数目、焊料互连110的外形。在回流过程中，当所述焊料处于熔融状态时，所述焊料的这些被调节的量有利地允许布置的所述焊料留在所述铜柱102周围及所述绝缘层108的开口处。所述绝缘层108的开口进一步限制了焊料流走，从而确保所述焊料互连110保持在所述绝缘层108的开口处。所述焊料互连110的外形为圆柱形上面叠加球缺结构，所述圆柱部分的高度和所述绝缘层108的厚度相等。所述焊料互连110靠近所述半导体芯片101一端的直径为20微米～150微米，远离所述半导体芯片101一端的直径为30微米～200微米。
倒装芯片半导体封装组件用模制复合剂111包封。本发明所述模制复合剂使用本领域技术人员所熟知的材料即可，并无特殊的限制。
参考图2，本发明中第二实施例提供了一种倒装芯片半导体封装结构。所述第二实施例与第一实施例类似，除了在所述引线框106表面镀上或印刷有银层或者银合金层107。为了方便起见，图2中使用图1中所示的相同的参考标号来指示。所述银层或银合金层107可以覆盖全部或部分所述引线。当覆盖部分引线时，所述银层或者银合金层107包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱102的位置，且面积大于或等于所述绝缘层108中的所述开口的面积。所述多个分离部分的形状为圆形或者方形。本实施例中为银层，且覆盖引线框106的全部表面。所述银层或者银合金层107可以增加所述引线框106与所述铜柱102之间的粘合力，防止焊料从互连位置流走。需要说明的是银合金层也起到同样的作用。其余部件同第一实施方案，在此不再赘述。
参考图3，本发明中第三实施例提供了一种倒装芯片半导体封装结构。所述第三实施例与第一实施例类似，除了所述绝缘层108部分覆盖所述引线，且在引线框106表面形成绝缘层后在所述开口内镀上或印刷上锡层或锡合金层107a。为了方便起见，图3中使用图1中所示的相同的参考标号来指示。所述锡层或锡合金层107a厚度小于所述绝缘层108的厚度。本实施例中为锡层，所述锡层可以增加所述引线框106与所述铜柱102之间的粘合力，起到防止焊料从互连位置流走的作用。需要说明的是锡合金层代替锡层和/或所述绝缘层108覆盖所述引线框106的全部表面也起到同样的作用。其余工艺流程同第一实施方案，在此不再赘述。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明精神和范围内，都可以利用上述揭示的方法和技术内容对本发明的技术方案作出可能的变动和修改，因此，凡是未脱离本发明技术内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均属于本发明技术方案要求保护的范围。

Claims (11)

1.一种倒装芯片半导体封装结构，其特征在于，包括：
半导体芯片，所述半导体芯片的表面具有焊盘图形；
多个铜柱，所述铜柱分别形成在所述焊盘图形上；
引线框，所述引线框的表面具有引线；
绝缘层，覆盖在所述引线框的表面上，所述绝缘层具有多个开口，所述多个开口的位置与所述多个铜柱的位置分别对应，每个所述开口的面积均大于对应的每个所述铜柱的横截面积，所述多个开口分别暴露部分的所述引线；
多个焊料互连，所述多个焊料互连分别位于所述铜柱和被所述铜柱对应的所述开口暴露的所述引线之间；以及
模制复合剂，用于封装所述半导体芯片、所述多个铜柱、所述引线框、所述绝缘层以及所述多个焊料互连。
2.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述铜柱的直径为20微米～150微米。
3.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述绝缘层包括多个相互分离的部分，所述多个部分均具有所述开口暴露部分引线。
4.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述绝缘层的厚度为5微米～10微米。
5.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，所述焊料互连靠近所述半导体芯片的一端的直径为20微米～150微米，远离所述半导体芯片的一端的直径为30微米～200微米。
6.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，还包括位于所述引线框和所述绝缘层间的银层或者银合金层。
7.如权利要求6所述的倒装芯片半导体封装结构，其特征在于，所述银层或者银合金层覆盖所述引线的全部或者部分表面。
8.如权利要求7所述的倒装芯片半导体封装结构，其特征在于，所述银层或者银合金层包括多个部分覆盖所述引线的分离部分，所述多个分离部分的位置分别对应所述铜柱的位置，且面积大于或等于所述绝缘层中的所述开口的面积。
9.如权利要求8所述的倒装芯片半导体封装结构，其特征在于，所述多个分离部分的形状为圆形或者方形。
10.如权利要求1所述的倒装芯片半导体封装结构，其特征在于，还包括位于所述引线框和所述焊料互连间的锡层或者锡合金层。
11.如权利要求10所述的倒装芯片半导体封装结构，其特征在于，所述焊料锡层或者锡合金层的厚度小于所述绝缘层的厚度。
CN201410606760.7A 2014-10-31 2014-10-31 倒装芯片半导体封装结构 Active CN104282637B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410606760.7A CN104282637B (zh) 2014-10-31 2014-10-31 倒装芯片半导体封装结构
US14/926,649 US9502337B2 (en) 2014-10-31 2015-10-29 Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410606760.7A CN104282637B (zh) 2014-10-31 2014-10-31 倒装芯片半导体封装结构

Publications (2)

Publication Number Publication Date
CN104282637A true CN104282637A (zh) 2015-01-14
CN104282637B CN104282637B (zh) 2017-09-29

Family

ID=52257399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410606760.7A Active CN104282637B (zh) 2014-10-31 2014-10-31 倒装芯片半导体封装结构

Country Status (1)

Country Link
CN (1) CN104282637B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155170A (zh) * 2016-12-05 2018-06-12 友立材料株式会社 引线框
CN109346437A (zh) * 2018-09-29 2019-02-15 南京中感微电子有限公司 一种多管芯封装方法
CN111244055A (zh) * 2020-01-17 2020-06-05 深圳第三代半导体研究院 一种不同维度的芯片互连结构及其制备方法
CN111316433A (zh) * 2017-10-05 2020-06-19 德州仪器公司 半导体装置中的成形互连凸块
CN111725181A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体结合结构、控制方法及电子产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093717A1 (en) * 2004-06-29 2008-04-24 Advanced Semiconductor Engineering, Inc. Leadframe of a leadless flip-chip package and method for manufacturing the same
US8129229B1 (en) * 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093717A1 (en) * 2004-06-29 2008-04-24 Advanced Semiconductor Engineering, Inc. Leadframe of a leadless flip-chip package and method for manufacturing the same
US8129229B1 (en) * 2007-11-10 2012-03-06 Utac Thai Limited Method of manufacturing semiconductor package containing flip-chip arrangement
CN103745931A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构的形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155170A (zh) * 2016-12-05 2018-06-12 友立材料株式会社 引线框
CN108155170B (zh) * 2016-12-05 2022-11-22 大口电材株式会社 引线框
CN111316433A (zh) * 2017-10-05 2020-06-19 德州仪器公司 半导体装置中的成形互连凸块
CN109346437A (zh) * 2018-09-29 2019-02-15 南京中感微电子有限公司 一种多管芯封装方法
CN111244055A (zh) * 2020-01-17 2020-06-05 深圳第三代半导体研究院 一种不同维度的芯片互连结构及其制备方法
CN111244055B (zh) * 2020-01-17 2022-01-25 深圳第三代半导体研究院 一种不同维度的芯片互连结构及其制备方法
CN111725181A (zh) * 2020-06-16 2020-09-29 杰群电子科技（东莞）有限公司 一种半导体结合结构、控制方法及电子产品

Also Published As

Publication number Publication date
CN104282637B (zh) 2017-09-29

Similar Documents

Publication Publication Date Title
US7772687B2 (en) Multiple electronic component containing substrate
CN104282637A (zh) 倒装芯片半导体封装结构
US10147691B2 (en) Semiconductor structure and manufacturing method thereof
CN102915986B (zh) 芯片封装结构
CN104779220A (zh) 一种芯片封装结构及其制造方法
CN208460752U (zh) 半导体器件
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US20110159643A1 (en) Fabrication method of semiconductor package structure
US9502337B2 (en) Flip-chip on leadframe semiconductor packaging structure and fabrication method thereof
CN105990268A (zh) 电子封装结构及其制法
CN104392941A (zh) 形成倒装芯片半导体封装的方法
CN103650135B (zh) 半导体装置
CN102543908A (zh) 倒装芯片封装件及其制造方法
TW201618267A (zh) 堆疊的半導體封裝以及其之製造方法
CN101989593B (zh) 封装基板及其制法及封装结构
CN105489580B (zh) 半导体衬底及半导体封装结构
KR102544776B1 (ko) 반도체 패키지의 제조 방법
CN202917475U (zh) 芯片封装结构
CN104392940A (zh) 形成倒装芯片半导体封装的方法
TWI556368B (zh) 晶片封裝結構及其製作方法
CN105762127A (zh) 封装基板、半导体封装件及其制法
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
CN102034786A (zh) 印刷电路板、凸点阵列封装件及其制造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant