CN108155170A - 引线框 - Google Patents

引线框 Download PDF

Info

Publication number
CN108155170A
CN108155170A CN201711261247.9A CN201711261247A CN108155170A CN 108155170 A CN108155170 A CN 108155170A CN 201711261247 A CN201711261247 A CN 201711261247A CN 108155170 A CN108155170 A CN 108155170A
Authority
CN
China
Prior art keywords
face
resin
lead frame
coating
internal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711261247.9A
Other languages
English (en)
Other versions
CN108155170B (zh
Inventor
菱木薫
吉元亮
吉元亮一
饭谷则
饭谷一则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN108155170A publication Critical patent/CN108155170A/zh
Application granted granted Critical
Publication of CN108155170B publication Critical patent/CN108155170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供如下一种引线框：在利用回流焊使软钎料熔融而将半导体元件和基板的端子连接的半导体装置的组装中，易于控制熔融了的软钎料、可防止由软钎料渗出导致的与相邻的端子之间的短路。一种引线框，由金属板形成的多个引线(13m)的侧面被第1树脂(15)固定，引线的成为内部连接部的面(11a)从第1树脂的一侧的面(15c)暴露，引线的成为外部连接部的面(12a)从第1树脂的另一侧的面(15d)暴露地构成，其中，第2树脂(15’)在第1树脂的一侧的面之上具有使成为内部连接部的面暴露的开口部(15’a)，该第2树脂(15’)形成到比成为内部连接部的面高的位置。

Description

引线框
技术领域
本发明涉及引线框，涉及在QFN型封装(四侧无引线扁平封装，Quad Flat Non-leaded Package)的制造之际特别用于将半导体元件倒装芯片连接的引线框。
背景技术
近年来，替代利用引线接合来对半导体元件和基板的端子进行连接的类型的半导体装置，为了能够缩小安装面积、缩短配线而进行电特性良好的倒装芯片连接的类型的半导体装置正在增加。
倒装芯片连接方法存在如下方法：例如像专利文献1所记载那样借助软钎料将半导体元件搭载于QFN型封装制造用基板的端子，利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接。
该倒装芯片连接方法是适合于进一步小型化、薄型化、高频化、高速化的下一代半导体装置的安装技术。
现有技术文献
专利文献
专利文献1：日本特开2013-138261号公报
发明内容
发明要解决的问题
不过，作为倒装芯片连接方法，在基板的端子形成软钎料，搭载半导体元件而利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接的这种方法，存在在半导体装置的组装中难以对熔融了的软钎料进行控制，会与相邻的端子之间短路(short)这样的问题。
例如，在专利文献1所记载那样的借助连接用的软钎料将半导体元件倒装芯片安装于QFN型封装制造用基板的端子的情况下，连接用的软钎料熔融时易于渗出，渗出来的软钎料有可能与相邻的端子接触，从而引起配线短路。
本发明是鉴于这样的问题而做成的，目的在于提供如下这样的一种QFN型封装制造用的引线框，在半导体装置的组装中，在该基板的端子形成软钎料，搭载半导体元件而利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接，该引线框在这样的半导体装置的组装中易于控制熔融了的软钎料，可防止由软钎料渗出导致的与相邻的端子之间的短路(short)。
用于解决问题的方案
为了达成上述目的，本发明的引线框是如下引线框：由金属板形成的多个引线的侧面被第1树脂固定，所述引线的成为内部连接部的面从所述第1树脂的一侧的面暴露地构成，其特征在于，第2树脂在所述第1树脂的一侧的面之上具有使成为所述内部连接部的面暴露的开口部，该第2树脂形成到比成为所述内部连接部的面高的位置。
另外，本发明的另一形态的引线框是如下引线框：多个引线部被在金属板的一侧形成的凹部划分开，所述多个引线部的侧面被第1树脂固定，所述引线部的成为内部连接部的面从所述第1树脂的一侧的面暴露地构成，第2树脂在所述第1树脂的一侧的面之上具有使成为所述内部连接部的面暴露的开口部，该第2树脂形成到比成为所述内部连接部的面高的位置。
另外，在本发明的引线框中，优选的是，所述第2树脂的开口部形成为使成为所述内部连接部的面全部暴露的大小或使成为所述内部连接部的面的一部分暴露的大小。
另外，在本发明的引线框中，优选的是，所述引线的一侧的面比该引线的另一侧的面大。
另外，在本发明的引线框中，优选的是，在所述引线的成为内部连接部的面和成为外部连接部的面中的至少一者形成有镀层。
发明的效果
根据本发明，得到如下这样的QFN型封装制造用的引线框：在该半导体装置的组装中，在基板的端子形成软钎料，搭载半导体元件而利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接，该引线框在这样的半导体装置的组装中易于控制熔融了的软钎料、可防止由软钎料渗出导致的与相邻的端子之间的短路(short)。
附图说明
图1是表示本发明的第1实施方式的引线框的结构的图，图1的(a)是多列型引线框的俯视图，图1的(b)是图1的(a)的多列型引线框所具备的各引线框的从一侧观察的俯视图，图1的(c)是图1的(b)的A-A剖视图，图1的(d)是图1的(b)的B-B剖视图，图1的(e)是图1的(c)的局部放大图。
图2是表示第1实施方式的多列型引线框的制造工序的说明图。
图3是表示使用经由图2所示的制造工序制造成的第1实施方式的多列型引线框来安装半导体元件后的状态的剖视图。
图4是表示第1实施方式的多列型引线框的变形例的图，图4的(a)是表示其一个例子的剖视图，图4的(b)是表示另一个例子的剖视图，图4的(c)是表示又一个例子的剖视图，图4的(d)是表示又一个例子的剖视图，图4的(e)是表示又一个例子的剖视图。
附图标记说明
1、金属板(基材)；1a、第1凹部；1b、第2凹部；10、引线框；11、第1镀层；11a、第1镀层的一侧的面；12、第2镀层；12a、第2镀层的另一侧的面；13m、引线(引线部)；14、连接用的软钎料；15、第1树脂；15c、第1树脂的一侧的面；15d、第1树脂的另一侧的面；15-1、固定用树脂；15-2、加强用树脂；15’、第2树脂；15’a、第2树脂的开口部；15’c、第2树脂的一侧的面；19、凹部；20、半导体元件；30、第1保护剂掩模；31、第2保护剂掩模。
具体实施方式
在实施方式的说明之前，对本发明的作用效果进行说明。
本发明的引线框是如下引线框：由金属板形成的多个引线的侧面被第1树脂固定，引线的成为内部连接部的面从第1树脂的一侧的面暴露地构成，其中，第2树脂在第1树脂的一侧的面之上具有使成为内部连接部的面暴露的开口部，该第2树脂形成到比成为内部连接部的面高的位置。
另外，本发明的另一形态的引线框是如下引线框：多个引线部被在金属板的一侧形成的凹部划分开，多个引线部的侧面被第1树脂固定，引线部的成为内部连接部的面从第1树脂的一侧的面暴露地构成，其中，第2树脂在第1树脂的一侧的面之上具有使成为内部连接部的面暴露的开口部，该第2树脂形成到比成为内部连接部的面高的位置。
若如本发明的引线框那样设为第2树脂形成到比成为内部连接部的面高的位置的结构，则由第2树脂的开口部的侧面和引线的成为内部连接部的面的暴露面形成凹部。在此，构成凹部的底面的引线的成为内部连接部的面是借助连接用的软钎料将半导体元件倒装芯片安装之际的与连接用的软钎料连接的面，利用构成凹部的侧面的开口部的侧面将周围包围。因此，在使连接用的软钎料熔融了时，熔融了的软钎料沿着水平方向的流动被凹部的侧面阻止。另外，凹部具有容积，从而也能够阻止熔融了的软钎料的溢出。
因此，根据本发明的引线框，熔融了的软钎料易于控制，能够防止软钎料渗出，能够防止因渗出来的软钎料与相邻的端子接触而产生的配线短路。
另外，在本发明的引线框中，优选的是，第2树脂的开口部形成为使成为内部连接部的面全部暴露的大小或者使成为内部连接部的面的一部分暴露的大小。
只要将第2树脂的开口部形成为使成为内部连接部的面的一部分暴露的大小，就能够充分确保借助软钎料将半导体元件倒装芯片连接所需要的面积。此外，也可以将第2树脂的开口部形成为使成为内部连接部的面全部暴露的大小。
另外，在本发明的引线框中，优选的是，引线的一侧的面比引线的另一侧的面大。
只要使引线的一侧的面比引线的另一侧的面大地形成，引线的侧面形状就成为大致L字形状或大致T字形状，与第1树脂之间的密合性提高，能够防止引线从第1树脂的脱落。
另外，在本发明的引线框中，优选的是，在引线的成为内部连接部的面和成为外部连接部的面中的至少一者形成有镀层。
此外，上述的本发明的引线框例如能够通过如下方法来制造，该方法具有如下工序：在金属板的一侧形成具有用于形成成为内部连接部的第1镀层的开口部的第1保护剂掩模，并且，在金属板的另一侧形成具有用于形成成为外部连接部的第2镀层的开口部的第2保护剂掩模；在金属板的一侧的所述第1保护剂掩模的开口部形成成为内部连接部的第1镀层，并且，在另一侧的第1保护剂掩模的开口部形成成为外部连接部的第2镀层；去除第1保护剂掩模；在金属板的一侧形成覆盖第1镀层且具有使其他的部位开口的开口部的第2保护剂掩模，并且，在另一侧形成覆盖整个面的第2保护剂掩模；将第2保护剂掩模用作蚀刻掩模，从金属板的一侧以预定的深度实施半蚀刻，形成第1凹部；在第1凹部形成固定用树脂；去除第2保护剂掩模；将第2镀层用作蚀刻掩模，从金属板的形成有第2镀层的一侧实施使固定用树脂暴露的蚀刻，形成以固定用树脂为底面的第2凹部；在第2凹部形成与固定用树脂一体地连接的加强用树脂而使第1树脂完成；形成第2树脂，该第2树脂在第1树脂的一侧的面之上具有使成为内部连接部的面暴露的开口部。
另外，本发明的另一形态的引线框例如能够通过如下方法制造，该方法具有如下工序：在金属板的一侧形成具有用于形成成为内部连接部的第1镀层的开口部的第1保护剂掩模，并且，在金属板的另一侧形成具有用于形成成为外部连接部的第2镀层的开口部的第2保护剂掩模；在金属板的一侧的所述第1保护剂掩模的开口部形成成为内部连接部的第1镀层，并且，在另一侧的第1保护剂掩模的开口部形成成为外部连接部的第2镀层；去除第1保护剂掩模；在金属板的一侧形成覆盖第1镀层且具有使其他的部位开口的开口部的第2保护剂掩模，并且，在另一侧形成覆盖整个面的第2保护剂掩模；将第2保护剂掩模用作蚀刻掩模，从金属板的一侧以预定的深度实施半蚀刻，形成第1凹部；在第1凹部形成固定用树脂而使第1树脂完成；形成第2树脂，该第2树脂在第1树脂的一侧的面之上具有使成为内部连接部的面暴露的开口部。
因而，根据本发明，获得如下这样的QFN型封装制造用的引线框，在半导体装置的组装中，在基板的端子形成软钎料，搭载半导体元件而利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接，该引线框在这样的半导体装置的组装中易于控制熔融了的软钎料，可防止由软钎料渗出导致的与相邻的端子之间的短路(short)。
以下，使用附图对本发明的实施方式进行说明。
第1实施方式
图1是表示本发明的第1实施方式的引线框的结构的图，图1的(a)是多列型引线框的俯视图，图1的(b)是图1的(a)的多列型引线框所具备的各引线框的从一侧观察的俯视图，图1的(c)是图1的(b)的A-A剖视图，图1的(d)是图1的(b)的B-B剖视图，图1的(e)是图1的(c)的局部放大图。图2是表示第1实施方式的多列型引线框的制造工序的说明图。图3是表示使用经由图2所示的制造工序制造成的第1实施方式的多列型引线框来安装半导体元件后的状态的剖视图。
如图1的(a)所示，第1实施方式的多列型引线框由排列成矩阵状的引线框10n(其中，n是1～X的整数。X是2以上的整数。)的集合体构成。
如图1的(b)所示，各引线框10n构成为具备多个引线13m(其中，m是1～Y的整数。Y是2以上的整数。)、第1树脂15、以及第2树脂15’。
如图1的(c)所示，各引线13m形成有成为内部连接部的第1镀层11，形成有成为外部连接部的第2镀层12。
另外，引线13m形成为一侧(图1的(c)所示的半导体装置用配线构件10n中的上表面侧)的面比另一侧(图1的(c)所示的半导体装置用配线构件10n中的下表面侧)的面大的预定形状。
第1镀层11由在引线13m的一侧的面依次形成的金属镀层和贵金属镀层构成。
第2镀层12由在引线13m的另一侧的面依次形成的金属镀层和贵金属镀层构成。
第1树脂15是将固定用树脂15-1和加强用树脂15-2一体接合而成的，使各引线13m中的成为内部连接部的面从一侧的面15c暴露，并且，使成为外部连接部的面从另一侧的面15d暴露，且将相邻的引线13m彼此固定。
固定用树脂15-1、加强用树脂15-2由模压树脂或灌封树脂构成。
第2树脂15’由永久保护剂、模压树脂、聚酰亚胺带或灌封树脂构成，在第1树脂15的一侧的面15c之上具有使成为内部连接部的第1镀层11的一侧的面11a暴露的开口部15’a地形成。
开口部15’a形成为使成为内部连接部的第1镀层11中的一侧的面11a的一部分暴露的大小。此外，也可以是，形成为使成为内部连接部的第1镀层11中的一侧的面11a全部暴露的大小。
在此，在本实施方式的多列型引线框中，如图1的(c)、图1的(e)所示，第2树脂15’的一侧的面15’c形成于比成为内部连接部的第1镀层11的一侧的面11a高0.05mm～0.1mm左右的位置，由第2树脂15’的一侧的开口部15’a的侧面和第1镀层11的一侧的面11a形成凹部19。
此外，第1树脂15的另一侧的面15d与成为外部连接部的第2镀层11的另一侧的面12a大致平齐地形成。
如此构成的第1实施方式的多列型引线框例如能够如下这样制造。此外，出于方便，在制造的各工序中所实施的包括化学溶液清洗、水清洗等在内的前处理·后处理等省略说明。
首先，准备板厚0.1mm～0.25mm的铜材作为金属板1。
接着，在作为基板的金属板1的两面层压第1保护剂掩模用的干膜保护剂。此时，在金属板1的两面分别层压的干膜保护剂使用具有预定厚度以上的厚度的干膜保护剂，以使在后工序中形成的一侧(图2的(a)所示的金属板1中的上表面侧)的第1保护剂掩模30比在后工序中形成的第1镀层11的厚度厚，另外，在后工序中形成的另一侧(图2的(a)所示的金属板1中的下表面侧)的第1保护剂掩模30的厚度比在后工序中形成的第2镀层12的厚度厚。
接着，使用形成有仅覆盖相当于成为内部连接部的第1镀层11的部位、使除此之外的部位开口的图案(在此，设为图案A。)的玻璃掩模对一侧的干膜保护剂在预定位置进行曝光·显影，并且，使用形成有仅覆盖相当于成为外部连接部的第2镀层12的部位、使除此之外的部位开口的图案(其中，设为图案B。)的玻璃掩模对另一侧的干膜保护剂在预定位置进行曝光·显影。于是，在一侧的面形成具有图案A的开口的第1保护剂掩模30，在另一侧的面形成具有图案B的开口的第1保护剂掩模30。
此外，曝光·显影通过以往公知的方法进行。例如，在由玻璃掩模覆盖着的状态下照射紫外线，使透过了玻璃掩模的紫外线所照射的干膜保护剂的部位的相对于显影液的溶解性降低，而将除此之外的部分去除，从而形成保护剂掩模。此外，在此使用了负型的干膜保护剂作为保护剂，但保护剂掩模的形成也可以使用负型的液状保护剂。进而，也可以是，使用正型的干膜保护剂或液状保护剂而使透过了玻璃掩模的紫外线所照射的保护剂的部分的相对于显影液的溶解性增大，将该部分去除，从而形成保护剂掩模。
接着，在金属板1的从具有图案A的开口的第1保护剂掩模30暴露的部位形成第1镀层11，并且，在金属板1的从具有图案B的开口的第1保护剂掩模30暴露的部位形成第2镀层12(参照图2的(a))。
第1镀层11以金属镀层、贵金属镀层的顺序形成。以例如Ni镀层、Pd镀层、Au镀层的顺序分别成为预定的厚度，且以最上层的镀层(Au镀层)的面成为具有图案A的开口的第1保护剂掩模30的面的高度以下的方式实施镀Ni，而且，分别依次实施镀Pd、镀Au。
第2镀层12以金属镀层、贵金属镀层的顺序形成。例如，以Ni镀层、Pd镀层、Au镀层的顺序分别成为预定的厚度，且以最上层的镀层(Au镀层)的面成为具有图案B的开口的第2保护剂掩模31的面的高度以下的方式实施镀Ni，而且，分别依次实施镀Pd、镀Au。此外，也可以是，不设置Ni镀层，以Pd镀层、Au镀层的顺序分别成为预定的厚度地分别实施镀Pd、镀Au。另外，第2镀层12中的构成成为外部端子接合面的镀层的金属能够从Ni、Pd、Au、Sn等中适当选择可与外部基材进行软钎焊接合的种类。
接着，将在金属板1的两面形成的第1保护剂掩模30去除(参照图2的(b))。
接着，在金属板1的两面再次层压干膜保护剂。
接着，对一侧的干膜保护剂使用玻璃掩模，对一侧进行曝光·显影，形成具有图案C的开口的第2保护剂掩模31，并且，对另一侧的干膜保护剂进行曝光·显影，形成覆盖整个面的第2保护剂掩模31，该玻璃掩模形成有如下图案(在此，设为图案C)：仅覆盖面的形状和大小相比于第1镀层11的面相同、或面的大小相比于第1镀层11的面稍大的部位，使除此之外的部位开口。
接着，将第2保护剂掩模31用作蚀刻掩模，从构成金属板1的铜材的一侧以预定的深度实施半蚀刻，形成第1凹部1a(参照图2的(c))。
接着，在第1凹部1a形成固定用树脂15-1(参照图2的(d))。
在此，在固定用树脂15-1由模压树脂形成的情况下，使用模具来对其进行成型，使其干燥。
另外，在固定用树脂15-1由灌封树脂形成的情况下，在第1凹部1a涂敷灌封树脂，并使其干燥。
接着，将在金属板1的两面形成的第2保护剂掩模31去除(参照图2的(e))。
接着，将第2镀层12用作蚀刻掩模，实施使固定用树脂15-1从金属板1的形成有第2镀层12的一侧暴露的蚀刻，形成以固定用树脂15-1为底面的第2凹部1b(参照图2的(f))。
接着，在第2凹部1b形成与固定用树脂15-1一体地连接的加强用树脂15-2而使第1树脂15完成(参照图2的(g))。
在此，在加强用树脂15-2由模压树脂形成的情况下，使用模具来进行成型，并使其干燥。
另外，在加强用树脂15-2由灌封树脂形成的情况下，在第2凹部1b涂敷灌封树脂，并使其干燥。
接着，形成第2树脂15’，该第2树脂15’在第1树脂15的一侧的面15c之上具有使成为内部连接部的第1镀层11中的一侧的面11a的一部分暴露的开口部15’a(参照图2的(h))。
在此，在第2树脂15’由永久保护剂形成的情况下，在金属板1的一侧层压具有0.05mm～0.1mm左右的厚度的永久保护剂，使用形成有仅覆盖相当于开口部15’a的部位或使其开口、使除此之外的部位开口或对其进行覆盖的图案(在此，设为图案D。)的玻璃掩模，来进行曝光·显影。
另外，在第2树脂15’由模压树脂形成的情况下，使用模具来进行成型，并使其干燥。
另外，在第2树脂15’由聚酰亚胺带形成的情况下，准备具有0.05mm～0.1mm左右的厚度、相当于开口部15’a的部位已经开孔加工完毕的聚酰亚胺带，将开孔加工完毕的聚酰亚胺带粘贴于金属板1的一侧。或者，在将未开孔加工的聚酰亚胺带粘贴到金属板1的一侧之后，将激光向相当于开口部15’a的部位照射而进行开孔加工。
另外，在第2树脂15’由灌封树脂形成的情况下，在金属板1的一侧以0.05mm～0.1mm左右的厚度涂敷灌封树脂，在使其干燥之后，将激光向相当于开口部15’a的部位照射而进行开孔加工。
由此，本实施方式的多列型引线框完成。
在完成后的各引线框10n中，成为内部连接部的第1镀层11中的一侧的面11a的一部分从第2树脂15’的开口部15’a暴露，成为外部连接部的第2镀层12的另一侧的面12a从第1树脂15的另一侧的面15d暴露。在此，第2树脂15’的一侧的面15’c形成于比成为内部连接部的第1镀层11的一侧的面11a高的位置。此外，第1树脂15的另一侧的面15d与成为外部连接部的第2镀层12的另一侧的面12a大致平齐地形成。
使用了如此制造成的第1实施方式的引线框的半导体装置的制造如下这样进行。图3是表示使用经由图2所示的制造工序制造成的第1实施方式的多列型引线框来安装半导体元件后的状态的剖视图。
在连接用的软钎料14夹在图2的(h)所示的引线框10n的成为内部连接部的第1镀层11的面11a的暴露面与半导体元件20的电极之间的形态下，将半导体元件20搭载于引线框，接着，加热而使连接用的软钎料14熔融，从而使成为内部连接部的第1镀层11和半导体元件20的电极进行倒装芯片连接(参照图3)。
在此，构成凹部19的底面的第1镀层11的一侧的面11a是借助连接用的软钎料14将半导体元件20倒装芯片安装之际的与连接用的软钎料14连接的面，根据第1实施方式的多列型引线框，设为将第2树脂15’的一侧的面15’c形成于比成为内部连接部的第1镀层11的一侧的面11a高的位置的结构，因此，由第2树脂15’的一侧的开口部15’a的侧面和第1镀层11的一侧的面11a形成凹部19，利用构成凹部19的侧面的开口部15’a的侧面包围周围。因此，在使连接用的软钎料14熔融了时，熔融了的软钎料14沿着水平方向的流动被凹部19的侧面阻止。另外，凹部19具有容积，从而也能够阻止熔融了的软钎料14从凹部19溢出。
因此，根据第1实施方式的引线框，熔融了的软钎料14易于控制，能够防止软钎料渗出，能够防止因渗出来的软钎料与相邻的端子接触而产生的配线短路。
另外，根据第1实施方式的引线框，将引线13m形成为一侧的面比另一侧的面大的预定形状，因此，引线13m的侧面形状成为大致L字形状或大致T字形状，与第1树脂15之间的密合性提高，能够防止引线13m从第1树脂15的脱落。
因而，根据第1实施方式的引线框，在半导体装置的组装中，在基板的端子形成软钎料，搭载半导体元件而利用回流焊使软钎料熔融，从而将半导体元件和基板的端子连接，在这样的半导体装置的组装中，易于控制熔融了的软钎料，能够防止由软钎料渗出导致的与相邻的端子之间的短路(short)。
实施例
接着，对本发明的实施例的多列型引线框及其制造方法进行说明。
此外，在各工序中，实施包括化学溶液清洗、水清洗等的前处理·后处理是通常的处理，因此省略记载。
首先，作为金属板1，准备了也被用作引线框材的板厚0.2mm的铜材。
接着，在铜材的两面层压厚度25μm的干膜保护剂，使用形成有用于在铜材的一侧的预定的位置形成成为内部连接部的第1镀层11的图案A的玻璃掩模，对一侧的干膜保护剂进行曝光，使用形成有用于在预定位置制作成为外部连接部的第2镀层12的图案B的玻璃掩模对另一侧的干膜保护剂进行曝光，进行显影，一侧形成了要形成第1镀层的部位开口的具有图案A的开口的第1保护剂掩模30，并且，另一侧形成了要形成第2镀层的部位开口的具有图案B的开口的第1保护剂掩模30。
接着，对铜材的从在一侧形成的具有图案A的开口的第1保护剂掩模30暴露的部位进行了一般的镀覆前处理之后，依次以Ni镀层成为4μm以上、进一步使Au镀层成为0.003μm以上、Pd镀层成为0.01μm以上的方式实施镀覆而形成第1镀层11，并且，对铜材的从在另一侧形成的具有图案B的开口的第1保护剂掩模30暴露的部位进行了一般的镀覆前处理之后，依次以Ni成为4μm以上、Pd成为0.01μm以上、Au成为0.003μm以上的方式实施镀覆，形成了第2镀层12(参照图2的(a))。
接着，将两面的第1保护剂掩模30剥离(参照图2的(b))，在剥离后的两面再次层压了干膜保护剂。
并且，使用形成有如下的图案C的玻璃掩模来进行曝光·显影，形成了具有图案C的开口的第2保护剂掩模31，该图案C覆盖面的形状和大小相比于之前形成的第1镀层11的面相同、或面的大小相比于之前形成的第1镀层11的面稍大的部位，使除此之外的部位开口。另外，在另一侧形成了覆盖整体的第2保护剂掩模31。
接着，将第2保护剂掩模31用作蚀刻掩模，而从构成金属板1的铜材的一侧以预定的深度实施半蚀刻，形成了第1凹部1a(参照图2的(c))。
接着，在第1凹部1a，对模压树脂进行模具成型，并使其干燥，从而形成了固定用树脂15-1(参照图2的(d))。
接着，去除了在金属板1的两面形成的第2保护剂掩模31(参照图2的(e))。
接着，将第2镀层12用作蚀刻掩模，实施使固定用树脂15-1从构成金属板1的铜材的另一侧暴露的蚀刻，形成了以固定用树脂15-1为底面的第2凹部1b(参照图2的(f))。
接着，在第2凹部1b，对模压树脂进行模具成型，并使其干燥，从而形成与固定用树脂15-1一体地连接的加强用树脂15-2而完成了第1树脂15。(参照图2的(g))。
接着，在金属板1的一侧层压具有0.05mm的厚度的永久保护剂，使用形成有仅对相当于开口部15’a的部位进行覆盖或使其开口、使除此之外的部位开口或对其进行覆盖的图案D的玻璃掩模来进行曝光·显影，从而在第1树脂15的一侧的面15c之上，形成具有使成为内部连接部的第1镀层11中的一侧的面11a的一部分暴露的开口部15’a的第2树脂15’，获得了图2的(f)所示的多列型引线框。
在完成后的各引线框10n中，成为内部连接部的第1镀层11中的一侧的面11a的一部分从第2树脂15’的开口部15’a暴露，成为外部连接部的第2镀层12的另一侧的面12a从第1树脂15的另一侧的面15d暴露。在此，成为如下引线框：第2树脂15’的一侧的面15’c形成于比成为内部连接部的第1镀层11的一侧的面11a高的位置，第1树脂15的另一侧的面15d与成为外部连接部的第2镀层12的另一侧的面12a大致平齐地形成。
在使用该半导体装置用基板并利用倒装芯片连接将半导体元件20连接之际，如图3所示，成为内部连接部的第1镀层11和半导体元件20的电极被软钎料14连接，但熔融了的软钎料14沿着水平方向的流动被凹部19的侧面阻止了。另外，凹部19具有容积，从而也能够阻止熔融了的软钎料的溢出。
以上，对本发明的多列型引线框的实施方式和实施例进行了说明，但本发明的多列型引线框并不限定于上述实施方式和实施例的结构。
例如，在第1实施方式的多列型引线框中，第1镀层使用了Au、Pd、Ni，第2镀层使用了Ni、Pd、Au，但本发明的多列型引线框中的第1镀层、第2镀层的形成所使用的镀覆的组合并不限定于此，作为变形例，也可以将实施了下面的表1所示那样的镀覆的第1镀层、第2镀层组合而构成本发明的多列型引线框。此外，在表1中，表示为镀覆在各变形例中从栏的上方起被依次实施。
【表1】构成引线框的镀覆的组合
另外，例如，在第1实施方式和实施例的多列型引线框中，设为在引线13m的成为内部连接部的面和成为外部连接部的面这两个面形成有镀层(第1镀层11、第2镀层12)的结构，也可以是如下结构：如图4的(a)所示，在引线的成为内部连接部的面和成为外部连接部的面中的任一者(在图4的(a)的例子中，在引线的成为内部连接部的面形成有镀层)形成有镀层。
另外，例如，在第1实施方式和实施例的多列型引线框中，第1树脂15设为将固定用树脂15-1和加强用树脂15-2一体接合而成的结构，但如图4的(b)所示，第1树脂15也可以仅由固定用树脂15-1构成。
对于图4的(b)所示的例子的多列型引线框，可以通过在图2所示的多列型引线框的制造工序中，在形成图2的(f)所示的第2凹部1b后，省略在第2凹部1b形成加强用树脂15-2的工序(参照图2的(g))，然后形成第2树脂15’来制作。
另外，例如，在第1实施方式和实施例的多列型引线框中，设为如下结构：将引线13m形成为一侧(图1的(c)所示的半导体装置用配线构件10n中的上表面侧)的面比另一侧(图1的(c)所示的半导体装置用配线构件10n中的下表面侧)的面大的预定形状，也可以是如下结构：如图4的(c)所示，使引线13m形成为两面大致相同的大小的预定形状。
另外，例如，也可以是，如图4的(d)所示，设为引线13m形成为两面大致相同的大小的预定形状的结构，并且，第1树脂15仅由固定用树脂15-1构成。
另外，例如，在第1实施方式和实施例的多列型引线框中，设为如下结构：从金属板1的一侧形成第1凹部1a，在第1凹部1a形成固定用树脂15-1，并且，从金属板1的另一侧形成以固定用树脂15-1为底面的第2凹部1b，在第2凹部1b形成与固定用树脂15-1一体地连接的加强用树脂15-2，从而使引线13m的成为内部连接部的面从第1树脂15的一侧的面暴露，并且，使引线13m的成为外部连接部的面从第1树脂15的另一侧的面暴露，但也可以设为如下结构：如图4的(e)所示，不形成第2凹部1b和加强用树脂15-2，仅形成第1凹部1a和固定用树脂15-1，在金属板1的一侧，多个引线部13m被第1凹部1a划分开，多个引线部13m的侧面被仅由固定用树脂15-1构成的第1树脂15固定。
对于图4的(e)所示的例子的引线框，可以通过在图2所示的多列型引线框的制造工序中，形成图2的(d)所示的固定用树脂15-1，在将图2的(e)所示的第2保护剂掩模31去除后，省略第2凹部1b的形成工序(参照图2的(f))和形成加强用树脂15-2的工序(参照图2的(g))，然后形成第2树脂15’来制作。
并且，在使用了图4的(e)所示的例子的多列型引线框的半导体装置的制造中，可以在图3所示的成为内部连接部的第1镀层11与半导体元件20的电极之间的倒装芯片连接后，利用密封树脂对半导体元件搭载侧进行密封，之后，将第2镀层12用作蚀刻掩模，形成以固定用树脂15-1为底面的第2凹部1b，从而使引线13m完成。此外，还可以在所形成的第2凹部1b形成加强用树脂15-2而与固定用树脂15-1一体地连接。
产业上的可利用性
本发明的多列型引线框在需要组装将半导体元件倒装芯片连接的表面安装型的密封树脂型半导体装置的领域是有用的。

Claims (6)

1.一种引线框，由金属板形成的多个引线的侧面被第1树脂固定，所述引线的成为内部连接部的面从所述第1树脂的一侧的面暴露地构成，其特征在于，
第2树脂在所述第1树脂的一侧的面之上具有使成为所述内部连接部的面暴露的开口部，该第2树脂形成到比成为所述内部连接部的面高的位置。
2.根据权利要求1所述的引线框，其特征在于，
所述第2树脂的开口部形成为使成为所述内部连接部的面全部暴露的大小或使成为所述内部连接部的面的一部分暴露的大小。
3.根据权利要求1或2所述的引线框，其特征在于，
所述引线的一侧的面比该引线的另一侧的面大。
4.根据权利要求1或2所述的引线框，其特征在于，
在所述引线的成为内部连接部的面和成为外部连接部的面中的至少一者形成有镀层。
5.一种引线框，其中，多个引线部被在金属板的一侧形成的凹部划分开，所述多个引线部的侧面被第1树脂固定，所述引线部的成为内部连接部的面从所述第1树脂的一侧的面暴露地构成，其特征在于，
第2树脂在所述第1树脂的一侧的面之上具有使成为所述内部连接部的面暴露的开口部，该第2树脂形成到比成为所述内部连接部的面高的位置。
6.根据权利要求5所述的引线框，其特征在于，
所述第2树脂的开口部形成为使成为所述内部连接部的面全部暴露的大小或使成为所述内部连接部的面的一部分暴露的大小。
CN201711261247.9A 2016-12-05 2017-12-04 引线框 Active CN108155170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016236122A JP6780903B2 (ja) 2016-12-05 2016-12-05 リードフレーム
JP2016-236122 2016-12-05

Publications (2)

Publication Number Publication Date
CN108155170A true CN108155170A (zh) 2018-06-12
CN108155170B CN108155170B (zh) 2022-11-22

Family

ID=62243450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711261247.9A Active CN108155170B (zh) 2016-12-05 2017-12-04 引线框

Country Status (4)

Country Link
US (1) US10727171B2 (zh)
JP (1) JP6780903B2 (zh)
CN (1) CN108155170B (zh)
TW (1) TWI741073B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210074621A1 (en) * 2019-09-10 2021-03-11 Amazing Microelectronic Corp. Semiconductor package

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283275A (ja) * 1994-04-08 1995-10-27 Toshiba Corp ボンディングテ−プ、そのボンディングテ−プを用いた半導体装置及びその製造方法
JP2002110849A (ja) * 2000-09-29 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US20050062148A1 (en) * 2000-03-25 2005-03-24 Seo Seong Min Semiconductor package
US20050287711A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadframe of a leadless flip-chip package and method for manufacturing the same
WO2007018237A1 (ja) * 2005-08-10 2007-02-15 Mitsui High-Tec, Inc. 半導体装置及びその製造方法
US20120074547A1 (en) * 2010-09-24 2012-03-29 Byung Tai Do Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame
CN104282637A (zh) * 2014-10-31 2015-01-14 南通富士通微电子股份有限公司 倒装芯片半导体封装结构
US9331003B1 (en) * 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795079B2 (en) * 2005-07-21 2010-09-14 Chipmos Technologies Inc. Manufacturing process for a quad flat non-leaded chip package structure
US7232755B1 (en) * 2005-08-02 2007-06-19 Asat Ltd. Process for fabricating pad frame and integrated circuit package
US20090189296A1 (en) * 2008-01-30 2009-07-30 Chipmos Technologies Inc. Flip chip quad flat non-leaded package structure and manufacturing method thereof and chip package structure
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
US8338924B2 (en) * 2010-12-09 2012-12-25 Qpl Limited Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283275A (ja) * 1994-04-08 1995-10-27 Toshiba Corp ボンディングテ−プ、そのボンディングテ−プを用いた半導体装置及びその製造方法
US20050062148A1 (en) * 2000-03-25 2005-03-24 Seo Seong Min Semiconductor package
JP2002110849A (ja) * 2000-09-29 2002-04-12 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および回路部材の製造方法
US20050287711A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadframe of a leadless flip-chip package and method for manufacturing the same
WO2007018237A1 (ja) * 2005-08-10 2007-02-15 Mitsui High-Tec, Inc. 半導体装置及びその製造方法
US20120074547A1 (en) * 2010-09-24 2012-03-29 Byung Tai Do Integrated circuit packaging system with lead encapsulation and method of manufacture thereof
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US20140167236A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with transferable trace lead frame
US9331003B1 (en) * 2014-03-28 2016-05-03 Stats Chippac Ltd. Integrated circuit packaging system with pre-molded leadframe and method of manufacture thereof
CN104282637A (zh) * 2014-10-31 2015-01-14 南通富士通微电子股份有限公司 倒装芯片半导体封装结构

Also Published As

Publication number Publication date
TWI741073B (zh) 2021-10-01
CN108155170B (zh) 2022-11-22
TW201826480A (zh) 2018-07-16
JP2018093091A (ja) 2018-06-14
US10727171B2 (en) 2020-07-28
JP6780903B2 (ja) 2020-11-04
US20180158760A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
US12094725B2 (en) Leadframe package with pre-applied filler material
CN100479135C (zh) 半导体器件及其制造方法
TW478183B (en) Method for manufacturing electronic semiconductor elements
KR100720607B1 (ko) 반도체장치
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
CN103367300A (zh) 引线框、半导体装置以及引线框的制造方法
CN103843133B (zh) 具有热熔接封装部件的引线载体
US9679835B2 (en) Method of manufacturing resin-encapsulated semiconductor device, and lead frame
KR20140101686A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
CN104465544A (zh) 半导体装置及其制造方法
JP2023509241A (ja) 選択的成形を伴うメッキ用パッケージ化方法
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
JP7545957B2 (ja) 導電性膜を備えた側壁メッキ用パッケージ方法
JP2007287762A (ja) 半導体集積回路素子とその製造方法および半導体装置
US20050003582A1 (en) Semiconductor device and method of manufacturing the device
CN108155170A (zh) 引线框
CN105244327A (zh) 电子装置模块及其制造方法
JP2006287131A (ja) 半導体パッケージ及びその製造方法
JP4018853B2 (ja) ターミナルランドフレーム
JP4705614B2 (ja) 樹脂封止型半導体装置
KR101025775B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법
JP2006324270A (ja) 半導体装置およびその製造方法
JP2001127227A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right

Effective date of registration: 20180710

Address after: Japan Kagoshima

Applicant after: Oguchi Electric Materials Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: SH MATERIALS CO.,LTD.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231122

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Japan Kagoshima

Patentee before: Oguchi Electric Materials Co.,Ltd.

TR01 Transfer of patent right