JP2023509241A - 選択的成形を伴うメッキ用パッケージ化方法 - Google Patents

選択的成形を伴うメッキ用パッケージ化方法 Download PDF

Info

Publication number
JP2023509241A
JP2023509241A JP2021512447A JP2021512447A JP2023509241A JP 2023509241 A JP2023509241 A JP 2023509241A JP 2021512447 A JP2021512447 A JP 2021512447A JP 2021512447 A JP2021512447 A JP 2021512447A JP 2023509241 A JP2023509241 A JP 2023509241A
Authority
JP
Japan
Prior art keywords
die
leads
lead
molded
chase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021512447A
Other languages
English (en)
Inventor
ディン，フイイン
リュー，ジュンフェン
ジン，ロンナン
カラー，ハインリッヒ
シュミット，トーマス
Original Assignee
ヴィシャイ ジェネラル セミコンダクター，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴィシャイ ジェネラル セミコンダクター，エルエルシー filed Critical ヴィシャイ ジェネラル セミコンダクター，エルエルシー
Publication of JP2023509241A publication Critical patent/JP2023509241A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/173—Connection portion, e.g. seal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Chemically Coating (AREA)

Abstract

【構成】リード部のない半導体パッケージに濡れ性フランクを形成するための技術および装置である。リードフレームはそれぞれダイ表面およびメッキ面を有する複数のリードセット、第１方向における隣接リードセット間のヴィア、および各ダイリードのダイ表面に配設した集積回路を備えていればよい。成形チェースはメッキ面に設けることができる。この成形チェースは第１方向において各隣接リードセット間のヴィアに延入する成形チェース延入部を有し、各成形チェース延入部はピーク面を有する。リードフレームアセンブリは、成形封入部の一部がピーク面に接触するように、成形封入部に部分的に埋設することができる。成形チェースを取り外し、側壁を含むヴィアを露出させ、メッキ面および側壁を電気メッキすることができる。【選択図】なし

Description

平坦（フラット）なリード部のないリードレス半導体ダイパッケージの場合、集積回路ダイ（またはダイス）をプリント回路基板（ＰＣＢ）にフラットリードを使用して電気的かつ物理的に結合する。この場合、プリント回路基板（ＰＣＢ）に貫通するスルーホールは使用しない。これら半導体ダイパッケージは“リードなし”または“リードレス”パッケージと呼ばれているが、本発明では用語“リード”はフラットなリードなしパッケージ上に存在するフラットな導体パッドを指すものとする。これら半導体ダイパッケージは、パッケージの外周を超えて延在するリード部が無いという意味では“リード部”をもたない。フラットなリードなしパッケージは“ＱＦＮ”パッケージ（ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄｓ ｐａｃｋａｇｅ）として分類することができ、パッケージの４側面すべてにリードを有し、また“ＤＦＮ”パッケージ（ｄｕａｌ ｆｌａｔ ｎｏ－ｌｅａｄｓ ｐａｃｋａｇｅ）としても分類することができ、これは２つの対向側部にリードを有する。これら半導体ダイパッケージ内部では、一つかそれ以上の集積回路ダイが非導電性成形材内に封入されている。銅などの金属からなる導電性リードフレームが半導体ダイパッケージの内部素子に結合し、ＰＣＢに電気的に結合できるリードを外部に露出する。フラットなリードなしパッケージに対する改良は常に進展中である。
リードレス半導体ダイパッケージは、このパッケージの周辺を超えて延在するリード部をもつパッケージと比較した場合いくつかの作用効果を有する。この半導体ダイパッケージは、他の型式の半導体ダイパッケージよりも薄型である。また、このような半導体ダイパッケージはスペースを大きく取ることがなく、従って印刷回路板上の“設置面積（ｆｏｏｔｐｒｉｎｔ）”は、半導体ダイパッケージの周辺を超えて延在するリードを有する通常のパッケージよりも小さい。また、このようなリードレス半導体ダイパッケージの熱特性は、パッケージの周辺を超えて延在するリードをもつパッケージよりもすぐれている。
ＱＦＮパッケージやＤＦＮパッケージに関する限り、技術上の課題はパッケージのリード部に対するはんだ接続の検査である。ＱＦＮパッケージやＤＦＮパッケージに対する適正な接続を確保するためには、接続を検査する必要がある。これら検査については、Ｘ線などによって、あるいは自動光学検査（ＡＯＩ）などによって実施できる。自動光学検査（ＡＯＩ）システムを使用して、半導体デバイスや印刷回路基板（ＰＣＢ）の欠陥を検査できる。ＱＦＮパッケージやＤＦＮパッケージについては、リードの側部または“フランク（ｆｌａｎｋ）”の部分が、例えばはんだを露出リード部の側部や側壁に毛管作用によって運ぶなどしてはんだによって湿潤されるようにリード部が配向している場合には、Ｘ線検査よりもコストの低いＡＯＩが可能である。
従来のリード濡れ性化（湿潤化）装置の場合、一つかそれ以上のカット部を形成してから、一つかそれ以上の表面をメッキして湿潤化する方法によって形成することができる。このようなカット部を設けるためには、付加的な装置が必要になるか、あるいは工程数を増やしてフランクを湿潤化することが必要になる。
従って、濡れ性をもつフランクを有する半導体ダイパッケージを効率よく製造する方法が依然として求められている。
本発明の一つの態様は、リード濡れ性表面（ｌｅａｄ ｗｅｔｔａｂｌｅ ｓｕｒｆａｃｅ）の製造方法に関する。本発明方法では、それぞれがダイ表面およびメッキ面を有するダイリードおよびボンドリードを備えるリードフレーム、第１方向における隣接リードセット間のヴィア、および各ダイリードのダイ表面に配設した集積回路ダイを使用する。この方法では、さらに、ダイリードおよびボンドリードそれぞれのメッキ面に成形チェース（ｍｏｌｄ ｃｈａｓｅ）を設ける。この成形チェースは複数のリードセットに接触し、かつ第１方向において各隣接リードセット間のヴィアに延入する成形チェース延入部を備え、各成形チェース延入部はピーク面を備える。本発明方法では、さらに、成形封入部の一部が成形チェース延入部のそれぞれのピーク面に接触するように、リードフレームアセンブリを成形封入部内に部分的に埋設する。本発明方法では、さらに、成形チェースを取り外し、それぞれが各リードセットのダイリードの第１側壁および各リードセットのボンドリードの第２側壁を備えたヴィアを露出させ、電気メッキを使用して、ダイリードおよびボンドリードそれぞれのメッキ面をメッキするとともに、第１側壁および第２側壁をメッキする。
本発明の一つの態様は、それぞれがダイ表面およびメッキ面を備えたダイリードおよびボンドリードを有する複数のリードセット、第１方向における隣接リードセット間のヴィア、および各ダイリードのダイ表面に配設した集積回路を備えたリードフレームを有するデバイスに関する。このデバイスはダイリードおよびボンドリードそれぞれのメッキ面に成形チェースを備え、この成形チェースが複数のリードセットに接触する。この成形チェースは第１方向において各隣接リードセット間のヴィアに延入する成形チェース延入部を備え、各成形チェース延入部はピーク面を備え、成形封入部がその一部が成形チェース延入部のそれぞれのピーク面に接触する。
添付図面を参照して説明する記載から本発明を細部にわたって理解できるはずである。
図１は、一実施例に従ってパッケージアセンブリから半導体ダイパッケージに濡れ性フランク（ｗｅｔｔａｂｌｅ ｆｌａｎｋ）を形成する例示的な方法を示すフローダイアグラムである。 図２Ａは、一実施例に従ってリード、ダイ、およびヴィアを備えたリードフレームを示すパッケージアセンブリを示す上面図である。 図２Ｂは、一実施例に係る図２Ａのパッケージアセンブリを示す横断面図である。 図２Ｃは、一実施例に係る図２Ａのパッケージアセンブリを示す底面図である。 図３は、一実施例に係る成形チェースおよび成形封入部を備えたパッケージアセンブリを示す横断面図である。 図４は、成形チェースおよび成形封入部を取り外した状態を示す、図３のパッケージアセンブリの横断面図である。 図５は、一実施例に従って電気メッキおよび側壁電気メッキを行ったメッキ面を備えるパッケージアセンブリを示す横断面図である。 図６は、一実施例に係る接続膜を備えるパッケージアセンブリを示す横断面図である。 図７Ａは、一実施例に従ってパッケージアセンブリ内でチャネル部を形成するカット部およびカットパターンを例示するパッケージアセンブリを示す上面図である。 図７Ｂは、一実施例に係る図７Ａのパッケージアセンブリを示す横断面図である。 図７Ｃは、一実施例に係る図７Ａのパッケージアセンブリを示す底面図である。 図８は、一実施例に従って底部メッキおよび側壁メッキを行った完成半導体ダイパッケージを例示する横断面図である。 図９Ａは、一実施例に従って底部メッキかつ側壁メッキを行ったＤＦＮパッケージを例示する斜視図である。 図９Ｂは、一実施例に従って底部メッキかつ側壁メッキを行った図９ＡのＤＦＮパッケージの上部側を例示する斜視図である。 図９Ｃは、一実施例に従って底部メッキかつ側壁メッキを行ったＱＦＮパッケージの底部側を例示する斜視図である。 図９Ｄは、一実施例に従って底部メッキかつ側壁メッキを行った図９ＣのＱＦＮパッケージの上部側を例示する斜視図である。
以下の説明使用するいくつかの専門用語は便宜上のものであり、限定を意図するものではない。“右”、“左”、“上部”および“底部”は参照する図面における方向を指す。なお、このよう方向に基づく用語は参照のみを意図し、本発明実施態様では異なる方向も採用できるため、このような用語はこのようなそれぞれの異なる方向に依拠して解釈すべきである。また、特許請求の範囲および本明細書で使用する単数表現については、文脈上反対の表現を意味しない限り、単数および複数表現の両者を指すものとする。このような表現は、上記の意味、これから派生する意味、類似する意味を含意する。“Ａ、Ｂ、またはＣ”などの複数の部材などのリストの前にある“少なくとも一つの”はＡ、Ｂ、またはＣのいずれか一つを意味する場合もあり、またこれらを組み合わせたものを指す場合もある。
本明細書の開示を通して、当業者ならば本発明の実施態様を実施できるはずである。また、当業者にとっては、各種修正、等価物、変更や代替物などは自明なはずである。このような修正、等価物、変更や代替物はいずれも特許請求の範囲に記載した趣旨および範囲に含まれるものである。
本明細書に開示する技術は、半導体ダイパッケージ、好ましくはＤＦＮおよび/またはＱＦＮ半導体ダイパッケージに底部および側壁濡れ性フランクを形成する技術である。本技術は、複数の未単体化パッケージを備えるパッケージアセンブリを包含する技術である。このパッケージアセンブリは、これに結合したダイおよび他の内部パッケージ素子（ワイヤボンディング素子など）を有するパッケージアセンブリを備える。ダイおよび他の素子が、以下に詳しく説明するように、未単体化パッケージの異なる領域を形成する。リードフレームがパッケージアセンブリの一端と他端とを、そして半導体ダイパッケージの各種の露出リードとダイパドル（ｄｉｅ ｐａｄｄｌｅ）とを連続的に電気接続する。この電気接続を形成するためにはワイヤボンドやタイバー（ｔｉｅ ｂａｒ）などの素子が役に立つ。この電気接続を利用して、電気メッキ時に電流を流すことができ、これがＤＦＮおよび/またはＱＦＮパッケージに底部/側壁濡れ性フランクを形成するプロセスにおける一つの工程である。
図１は、本発明の第１態様に従ってパッケージアセンブリから半導体ダイパッケージを形成するプロセス、即ち方法１００を例示するフローダイアグラムである。プロセス１００が進む間のパッケージアセンブリ２００のステージを例示する図２～図９を参照して図１のプロセス１００を説明する。本発明では、リードフレーム２５を銅シートなどのリードフレーム素材から切断することができる。本明細書で言及するリードフレームアセンブリとして、複数のリードセット２２を備えたリードフレーム２５を使用することができ、各セットは第１リード２２ａおよび第２リード２２ｂを備える。リードフレームアセンブリは任意の金属合金から構成することができる。リードセット２２をリードフレーム２５の部分にエッチングすることができる。本明細書に開示するリードセット２２は２つのリード（即ち２２ａおよび２２ｂ）を備えているが、このリードセットは２以上の異なる個数（たとえば４）のリードを備えることも可能である。
図２Ａ～図２Ｃに示すように、図示のパッケージアセンブリ２００は上面２０１および底面２０２を備える。リードフレーム２５は複数のリードセット２２を備えることができ、各リードセットは少なくともダイリード２２ａおよびボンドリード２２ｂを備える。リードフレーム２５は、図２Ａ～図２Ｃに示すように、隣接リードセット２２間にヴィア（ｖｉａ）２３を備えてもよい。これらヴィア２３は空間、貫通孔、間隙、空隙などと呼ぶことも可能なものに対応するか、あてはまるものであってもよい。各ヴィア２３は、ボンドリード２２ｂの側壁５５および隣接リードセット２２のダイリード２２ａの側壁５６の間に形成することができる。図示のヴィア２３は図２Ａ～図２ＣのＸ方向において隣接リードセット２２間にあればよいが、これらヴィア２３についてはＹ方向などの任意の方向においてリードフレーム２５内に設けてもよく、図２～図９に示す実施例は制限的なものではない。
工程１０で、本明細書で単に“ダイ”と呼ぶこともある一つかそれ以上の集積回路ダイ２０をリードフレーム２５のリードセットのダイリード２２ａに成膜することができる。リードフレームアセンブリについては、単一の部分またはユニットに集積化した複数のリードセット２２を備えることができる。複数の半導体ダイパッケージをパッケージアセンブリ２００内のダイパッケージのアレイの形で形成することができ、以下に詳しく説明するように、次にこれらを個々の半導体ダイパッケージに切断（例えば単体化）する。各半導体ダイパッケージはダイリード（ｄｉｅ ｌｅａｄ）２２ａおよびボンドリード（ｂｏｎｄ ｌｅａｄ）２２ｂを有するリードセット２２、ダイリード２２ａ上のダイ２０を備え、ダイ２０をボンドリード２２ｂに接続するワイヤ２１によってこのダイ２０をボンドリード２２ｂに接合する。成形封入部（ｍｏｌｄ ｅｎｃａｐｓｕｌａｔｉｏｎ）３２については、図３に示すように、半導体ダイパッケージの一部であればよく、これについては後述する。以下に詳しく説明するように、単体化半導体ダイパッケージについては、パッケージアセンブリ内の一つかそれ以上の他の半導体ダイパッケージから分離される半導体ダイパッケージでよい。
工程１１において、ワイヤ２１などの他の素子、導電性クリップ（ダイ（複数の場合もある）を一つかそれ以上のリードに結合する半導体ダイパッケージ内の要素）あるいは他の要素を成膜して複数の半導体ダイパッケージを形成する。特に、工程１１では、図２Ａおよび図２Ｂに示すように、ダイ２０をボンドリード２２ｂに接続するワイヤ２１によって複数のダイ２０のそれぞれを対応するボンドリード２２ｂに接合することができる。
図２Ａは、図１のプロセス１００の工程１１後の、上面２０１を備えたパッケージアセンブリ２００を示す上面図である。図２Ａに示すように、リードフレーム２５の一部として複数のリードセット２２を設ける。各リードセット２２はダイリード２２ａおよびボンドリード２２ｂを備える。（例えば図２Ａおよび図２Ｂに示す上面などの）ダイ表面２７ａ上のダイリード２２ａそれぞれにダイ２０を成膜する。図２Ｂに示すように、リードセット２２のリード２２ａにダイ２０を成膜し、これらダイ２０を同じリードセット２２のボンドリード２２ｂに電気的に接続する。この電気的な接続については、リードセット２２のダイリード２２ａのダイ表面２７ａに成膜した所定のダイ２０に接合したワイヤ２１を使用して実施することができ、この所定のワイヤ２１はボンドリード２２ｂのダイ表面２７ａに電気的に接続する。
図２Ｂは、図１のプロセス１００の工程終了後の、図２Ａのパッケージアセンブリ２００を示す横断面図である。図２Ｂに示すように、リードフレーム２５の一部としてそれぞれがダイリード２２ａおよびボンドリード２２ｂを備えた複数のリードセット２２を設ける。複数のダイ２０については、リードセット２２のダイリード２２ａに成膜し、各リードセット２２のボンドリード２２ｂに電気的に接続することができる。ダイ２０間の各ボンドリード２２の電気的な接続については、図２ａに例示するように、ワイヤ２１を使用して実施することができる。
図２Ｃは、図１のプロセス１００の工程１１終了後の、図２Ａおよび図２Ｂのパッケージアセンブリ２００を示す底面図である。図２Ｃに示すように、複数のリードセット２２については、アレイ構成で配置することができる。図２Ｃには、リードセット２２のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂ（例えば底面）を示す。図示のように、ヴィア２３については、図２ＣにおいてＸ方向に相互に隣接するリードセット２２間のリードフレーム２５内に設ける。図２ＣにおいてＸ方向に隣接するリードセット２２間にヴィア２３を例示しているが、これらヴィア２３については、Ｙ方向などの任意の適用可能な方向でリードフレーム２５内に設けることもでき、図２～図８に示す実施例は制限的なものではない。さらに説明するように、Ｙ方向において相互に隣接するリードセット２２（例えば図２Ｃにおける上部および底部など）については、半導体パッケージの製造時電気的に相互に独立していてもよい。
図１のプロセス１００の工程１２では、図３に示すように、成形チェース３１をパッケージアセンブリ２００の底面２０２にテーピングすることができる。成形チェース３１については、以下に詳しく説明するように、リードセット２２間のヴィア２３に延入する成形チェース延入部３１ａを備えることができる。さらに、半導体ダイパッケージのリードフレーム２５および他の素子の周囲に成形封入部３２を成膜することができ、この成形封入部３２の一部は成形チェース延入部３１ａのピーク面３１ｂまで延在し、そこで終端していればよい。特に、成形チェース３１については、パッケージアセンブリ２００の底部部分２０２に成膜することができる。この成形チェース３１があるため、工程１２で成膜した成形封入部３２がリードフレーム２５の底部を超えて延在することがなく、また成形封入部３２の一部が成形チェース延入部３１ａのピーク面３１ｂまで延在し、そこで終端することができる。
図３に示すように、成形チェース３１については、パッケージアセンブリ２００の底面２０２に成膜することができ、パッケージアセンブリ２００のリードセット２２のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂを覆うことができる。この成形チェース３１は、リードフレーム２５のヴィア２３（図２Ａ～図２Ｃに示す）に延入する成形チェース延入部３１ａを備えることができる。成形チェース延入部３１ａについては、ヴィア２３に部分的に、あるいは完全に延入することができる。図３に示すように、モールドチェース３１ａはリードセット２２のメッキ面２７ｂに平行な第１平面からモールドチェース延入部３１ａそれぞれのピーク面３１ｂまで延在することができる。成形チェース延入部３１ａそれぞれのピーク面３１ｂについては、各リードセット２２のダイリード２２ａおよびボンドリード２２ｂに平行であればよい。成形チェース延入部３１ａは、ボンドリード２２ｂの側壁および各隣接リードセット２２のダイリード２２ａの側壁に隣接するとともに、これら間に存在する。図３に示すように、成形チェース延入部３１ａは側壁５５および５６の間のスペース全体を埋めることができる。特に、成形封入部３２がヴィア２３に延入せず、従って側壁５５および５６を覆わないように、成形チェース延入部３１ａは側壁５５と５６との間にある表面全体を充填する。
本発明の一実施態様では、パッケージアセンブリ２００の底面２０１に成形チェース３１を成膜する前に、成形チェース３１を予め成形して、成形チェース延入部３１ａを設けるようにすることができる。また、成形チェース３１についても、リソグラフィー、エッチング、アニーリングなどの任意の適用可能な方法によって成形し、成形チェース延入部３１ａを設けることができる。この実施態様では、成形チェース延入部３１ａの位置については、リードフレーム２５のヴィア２３に予め整合させておくことができる。別な実施態様では、パッケージアセンブリ２００の底面２０１に成形チェース３１を成膜し、成形チェース延入部３１ａが、図３に示すように、成形チェース延入部３１ａのピーク面３１ｂまでヴィア２３に延入するように、ヴィア２３内に成形することができる。この実施態様では、成形チェース３１の素材については、パッケージアセンブリ２００の底面２０１に成形チェース３１を保持した状態で成形チェース３１に圧力および/または熱を印加したときに、成形チェース３１の素材がヴィア２３に延入し、成形チェース延入部３１ａを形成するように、展性をもつことができる。図３に示すように、成形チェース延入部３１ａについては、ヴィア２３を充填する形状の凸状膨出部として形成することができる。
図３に示すように、図１のプロセス１００の工程１３で、ダイおよびその他の素子（ワイヤ２１など）は成形封入部３２（本明細書では成形、封入、封入材などと呼ぶこともある）内に封入することができる。成形封入部３２については、非導電性で、パッケージ素子のすべて、あるいは大部分を覆うことができるが、各リードセット２２のダイリード２２ａおよびボンドリード２２ｂのメッキ面を覆ってはならず、また成形チェース延入部３１ａによってブロックされる結果、ボンドリード２２ｂの側壁およびダイリード２２ａの側壁５６を覆ってはならない。成形封入部３２は、各リードセット２２のダイリード２２ａおよびボンドリード２２ｂの底面２７ｂに対向する上部主面３２ａを備えることができる。成形封入部３２の底部主面３２ｂについては、ヴィア２３を除く、各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂの底面２７に隣接し、かつ実質的に平行であればよい。
成形封入部３２の一部を図３に示すが、この成形封入部３２は、図３の横断面図から理解できるように、リードフレーム２５および関連する素子（例えばダイ２０、ワイヤ２１など）を覆うものであってもよい。一実施態様では、成形封入部３２は一部が不透明であってもよく、あるいは完全に不透明であってもよく、あるいはリードフレーム２５および関連する素子が上から見えないように所定の色（例えば黒色、灰色など）で着色されていてもよい。なお、図３に示す上面図において、リードフレームおよび関連する素子が図２Ａにおいて見えるようにモールド封入部は透明であり、これは例示を目的とする。図示のように、成形封入部３２はダイ２０、各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂを封入するもので、各リードセット２２のダイリード２２ａおよびボンでリード２２ｂ間のスペース間に設けることができる。
成形封入部３２は、パッケージアセンブリ２００の素子に対して物理的かつ電気的なバリヤになるものである。成形封入部３２はシリカ充填樹脂、セラミック、ハロゲン化物を含有しない素材や他の保護封入素材、あるいはこれらを組み合わせたものから構成することができる。この成形封入部３２については、移転室（ｔｒａｎｓｆｅｒ ｃｈａｍｂｅｒ）において熱および圧力によってプラスチックを軟化させ、適切なスプルー、ランナーおよびゲートを介して高圧で密閉モールドに押し込み、最終硬化を行うプロセスで熱硬化性素材を成形することによって成形することができる。成形封入部３２についても、加熱処理し、ＵＶ雰囲気または周囲雰囲気中での硬化によって固体を形成する液体を使用するか、あるいは加熱して液体を形成してから、冷却して固体成形体を形成する固体を使用することによって、形成することができる。
一実施態様では、図３に示すように、成形チェース３１を形成する前に、ダイリード２２ａおよびボンドリード２２ｂそれぞれのメッキ面に膜３０を成膜し、この膜３０が側壁５５および５６を覆うように膜３０をヴィア２３に延入することができる。この膜３０については、図３に示すように、各リードセット２２のダイリード２２ａおよびボンドリード２２ｂ間の隙間に延入させることもできる。この実施態様では、成形チェース３１については、リードセット２２のダイリード２２ａおよびボンドリード２２ｂのメッキ面とは反対側にある膜３０の表面に設けることができるため、成形チェース３１はメッキ面２７ｂの下にある膜３０を覆うことができ、かつヴィア２３内の膜３０を覆うことができる。あるいは、成形チェース３１をパッケージアセンブリ２００の底面２０１に設ける前に予め形成した成形チェース３１に膜３０を成膜してもよい。
図１に示すプロセス１００の工程１３では、図４に示すように工程１２後に、膜３０および/または成形チェース３１をリードフレーム２５から取り外すことができる。（図示を省略した）一つかそれ以上のマーキングについては、リードフレームアセンブリ２００に設けることができる。これらマーキングは機械検出可能なマークである基準マークを有することができ、この機械それ自体を切断に合わせることが可能になる。工程１３後、パッケージ素子（ダイ、リードフレーム、ダイをリードフレームに結合する素子など）を成形素材３２内に封入した複数の非単体化半導体ダイパッケージを備えたパッケージアセンブリ２００が得られる。特に、図４に示すように、各リードセット２２のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂを露出させることができる。さらに、図４に示すように、ボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６も露出させることができる。
図１に示すプロセス１００の工程１４では、図５に示すように、複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂだけでなくボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６に対して電気メッキ５０および電気メッキ５６をそれぞれ実施することができる。本明細書に開示するように、各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂとしては、工程１１で設けたワイヤ２１に接合する各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面から反対側にある面を使用することができる。特に、膜３０および/または成形チェース３１を取り外した後に、メッキ面２７ｂおよびボンドリード２２ｂの側壁５５ならびにダイリード２２ａの側壁５６が露出する。
電気メッキ５０および電気メッキ５１では、同じか、あるいは異なる二種類の電気メッキ材を使用することができる。電気メッキ５０および電気メッキ５１については、同時に行ってもよく、あるいは２つの異なる工程に分けて実施してもよい。これら電気メッキ５０および５１については、図５に示すように、図１に示すプロセス１００の工程１４において電気メッキプロセスによって実施すればよい。電気メッキおよび/または電気メッキ５１では、スズまたはスズ合金などの一つかそれ以上の金属層を各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂだけでなく（即ち電気メッキ５０）、ボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６（即ち電気メッキ５１）にメッキすることができ、メッキ面２７ｂおよび側壁５５、５６を酸化から保護することができる。さらに、これら電気メッキ５０および/または５１によってはんだ濡れ性表面を得ることができる。電気メッキプロセスに電気メッキ５０および/または電気メッキ５１を適用すると、メッキ面２７ｂ（例えば底面など）および/または側壁５５および５６を覆う導電性メッキ材を成膜することができ、はんだが各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂに接着するだけでなく、ボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６に接着する。電気メッキ５０のメッキ材および/または電気メッキ５１のメッキ材は、露出したメッキ面２７ｂおよび側壁５５、５６に成膜することができる。工程１４の電気プロセス時、リードフレーム２５をメッキ浴に浸漬し、電解メッキ装置（図示省略）の陰極にリードフレーム２５を電気的に結合することができる。電解メッキ装置の陽極については、メッキ浴に浸漬されているメッキ材に結合することができる。リードフレームに電流を印加すると、各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂだけでなく、ボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６にメッキ材が成膜するため、例えば、各リードセット２２の複数のダイリード２２ａおよびボンドリード２２ｂのメッキ面２７ｂだけでなく、ボンドリード２２ｂの側壁５５およびダイリード２２ａの側壁５６もメッキ材でメッキされることになる。電気メッキ５０のメッキ材としては任意のメッキ材、例えばスズ、金、パラジウムや銀から選択することができる。
図１に示すプロセス１００の工程１５では、図６に示すように、成形封入部３２の上部主面３２ａに接続膜６０を成膜することができる。図示のように、接続膜６０は複数のリードセット２２の上全体に成膜することができる。接続膜６０としては、成形封入部３２の上部主面３２ａに付着する任意の適用可能な膜を使用することができる。この接続膜６０については、任意の適用可能な接着剤を使用して、成形封入部６２の上部主面に接着することができる。
図１に示すプロセス１００の工程１６では、図７Ａ～図７Ｃに示すように、単体化プロセスを実施することができる。図７Ａ～図７Ｃに示すように、工程１６後に、リードフレーム２５を個々の半導体ダイパッケージ８０に単体化すればよい。工程１６での単体化プロセスについては、鋸刃を備えた鋸、あるいはレーザーカッター、プラズマカッター、ウォータージェットカッター、あるいは当業者にとっては公知なその他の適用可能な切断装置および／または技術などの切断装置および／または技術を使用して実施することができる。さらに説明するように、工程１６での単体化プロセスでは、一つかそれ以上のカット部７１（例えば７１ａおよび/または７１ｂなど）を形成することができる。カット部７１ａはＸ方向（例えば図７Ａおよび図７Ｃに示すパッケージアセンブリ２００の左側から右側の方向）に延在し、成形封入部３２の底部主面３２ｂを起点とし、底部主面から成形封入部３２の上部主面３２ａに向かって上向きに延在する。本発明の一実施態様では、図７Ａに示すように、カット部７１ａはリードコネクター２８を介して切り進む。以下に説明するように、リードコネクター２８が２つの隣接リードを接続し、リードフレーム（例えばリードフレーム２５など）それ自体の一部を構成するか、あるいは一つかそれ以上の他の素材から構成することができる。カット部７１ｂは隣接リードセット２２間に形成することができ、Ｙ方向に延在するもので、このカット部については、取り外された成形チェース延入部３１ａのピーク面３１ｂに対応する成形封入部３２の底面を起点とするヴィア２３を介して作られ、成形封入部３２の上部主面３２ａを介して延在し、一つかそれ以上のチャネル部７０を形成することができる。これらチャネル部７０それぞれは、チャネル７０の一部それぞれの各側において電気メッキ５１を行った側壁５５および５６を備えていればよい。工程１６での単体化プロセス終了後に、接続膜６０によってのみ接続された個々の半導体ダイパッケージ８０にパッケージアセンブリ２００を単体化すればよい。実施態様によれば、ヴィア２３に対応しないチャネル７０部の部分はヴィア２３よりも小さい（例えば、チャネル部７０の壁部の幅は側壁５５、５６間の距離よりも小さい）。
図７Ｂは、図１に示すプロセス１００の工程時１６における図７Ａのパッケージアセンブリ２００を示す横断面図である。図７Ｂは、一連の平行カット部７１ｂをＹ方向に形成し、複数のチャネル部７０を設けるプロセスを示す図である。特に、Ｙ方向における一連の平行なカット部７１ｂはヴィア２３を起点とし、成形封入部２２を介して延在する。図７Ｂは、接続膜６０内に部分的に延入するチャネル部７０を示す図である。一方、本発明の一実施態様によれば、これらチャネル部７０は接続膜６０まで形成することができるが、当該チャネル部が接続膜６０の一部に延入することはない。図７Ｂに示すように、接続膜６０の少なくとも一部は複数のリードセット２２の全体にわたって成形封入部３２の主ピーク面３２ａ上で連続的である。
図７Ｃに示すように、工程１６における単体化プロセスでは、成形封入部３２の底部主面３２ｂに第１方向（例えばＸ方向など）にそって切れ目を入れて一連の第１平行カット部７１ａを形成する。この一連の第１平行カット部は接続膜６０あるいは接続膜６０の一部に達する深さまで延在することができる。特に、一連の第１平行カット部７１ａはリードコネクター２８および/または電気的に未接続の隣接リードセット２２（例えばパッケージアセンブリ２００を上から見た場合には図７Ａに示すように、あるいは下から見た場合には図７Ｃに示すように、相互に上下に設けられるリードなど）にのみ切り進み、リードセット２２には切り進まない。工程１６での単体化プロセスでは、さらに、第１方向に対して実質的に直角をなす第２方向（例えばＹ方向など）にそって一連の第２平行カット部７１ｂを形成する。これら一連の第２平行カット部７１ｂはヴィア２３を起点とし、具体的には、取り外した成形チェース延入部３１ａのピーク面３１ｂに対応する成形封入部３２の底面を起点とし、接続膜６０あるいは接続膜６０の一部に達する深さまで成形封入部３２の上部主面３２ａを介して延在し、チャネル部７０を形成することができる。
これら一連の第１平行カット部７１ａおよび第２平行カット部７１ｂについては、接続膜６０を貫通しない深さに切り進んでいればよく、このため半導体ダイパッケージ８０が工程１６における単体化プロセス時に単体のパッケージアセンブリ２００として残る。特に、接続膜６０に関しては、この接続膜６０がチャネル部７０によって分離されるパッケージアセンブリ２００の複数の半導体ダイパッケージ８０を維持でき、接続膜６０によって接続された単一ユニットの一部として存在できる特性（例えば強度、剛性、弾性など）を備えることができる。例えば、接続膜６０を使用することにより、パッケージアセンブリ２００の複数の半導体ダイパッケージ８０および複数のチャネル部５０のＸ方向幅が、工程１６での単体化前のパッケージアセンブリ２００の幅（例えば、図６に示すように、工程１６前のパッケージアセンブリ２００の幅）に実質的に等しい。接続膜６０の素材としては、導電性かまたは非導電性の任意の適用可能な素材を使用することが可能である。
あるいは、本発明の一実施態様では、工程１６において、パッケージアセンブリ２００の上面２０１を接続テープ６０でテーピングする代わりに、パッケージアセンブリ２００の底面２０２に接続テープ６０をテーピングしてもよい（図示省略）。例えば、工程１６での単体化プロセスにおいて、接続テープ６０を底面２０２にテーピングした状態で成形封入部３２の上部主面３２ａから一つかそれ以上のカット部７１（例えば７１ａおよび７１ｂなど）を形成すればよい。この実施態様では、カット部７１ａをＸ方向に延在させることができる。これらカット部７１ａは成形封入部３２の上部主面３２ａを起点とし、成形封入部３２の底部主面３２ｂまで切り下げることができる。一つの実施態様では、カット部７１ａもまた（例えばリードコネクター２８がリードフレーム２５の一部の場合には）リードフレーム２５に一部に設けることができる。カット部７１ｂについては、隣接リードセット２２間に設けることができる。これらカット部７１ｂはＹ方向に延在し、ヴィア２３を介して成形封入部３２の上部主面３２ａを起点とし、取り外された成形チェース延入部３１ａのピーク面３１ｂに対応する成形封入部３２の底面まで延在し、一つかそれ以上のチャネル部７０を形成する。これらチャネル部７０それぞれについては、チャネル部７０の一部の両側において、電気メッキ５１を適用した側壁５５および５６を備えていればよい。実施態様では、ヴィア２３に対応しないチャネル部７０の部分はヴィア２３よりも小さい（例えば、チャネル部７０の壁部の幅は側壁５５、５６間の距離よりも小さい）。
図１に示すプロセス１００の工程１７で、図８に示すように接続膜６０を取り外す。図示のように、工程１７で接続膜を取り外した後、パッケージアセンブリ２００の複数の半導体ダイパッケージ８０のみが残る。複数の半導体ダイパッケージそれぞれはダイリード２２ａおよびボンドリード２２ｂを有するリードセット２２、各リードセット２２の各ダイリード２２ａに接合したダイ２０、および各リードセット２２の対応するボンドリード２２ｂにダイ２０を電気的に接続するワイヤ２１を備える。さらに、複数の半導体ダイパッケージ８０それぞれはダイリード２２ａおよびボンドリード２２ｂのメッキ面２７上に電気メッキ材（例えば電気メッキ材５０）だけでなく、各リードセット２２のリード側壁５５および５６（例えば電気メッキ材５１）を備える。電気メッキ材（例えば５０および/または５１など）によって所定の半導体ダイパッケージをプリント回路基板（ＰＣＢ）に取り付けることができる。
以上リードセット内のリード（例えばリードセット２２内のダイリード２２ａおよびボンドリード２２ｂなど）の具体的な個数および構成について図示しおよび/または開示してきたが、本発明の技術は任意の構成のリードおよび/またはダイを備えたアセンブリパッケージに適用可能である。さらに、当業者ならば、同じかあるいは同様な技術もＱＦＮパッケージに濡れ性フランクを備えたＤＦＮパッケージと同様に濡れ性フランクを設けることができるはずである。
図９Ａおよび図９Ｂに第１電気メッキ材５０を２つの対応するリード（図示省略）の底部に設け、かつ第２電気メッキ材５１をＤＦＮパッケージ２５０のリード側壁（図示省略）に設けた、濡れ性フランクを備えたＤＦＮパッケージ２５０を示す。本明細書に開示するように、図１のプロセス１００に従って第１メッキ材５０および第２メッキ材５１をメッキすることができる。さらに、図９Ａに示すように、タイバー領域３５も（例えば第２電気メッキ材５１などで）メッキすることができる。本明細書に記載するように、タイバー領域３５があるため、電気メッキ時（例えば、第１電気メッキ５０および/または第２電気メッキ５１時）電流を印加できる電気接続を行うことが容易になる。
図９Ｃおよび図９Ｄに、第１電気メッキ材５０を対応するリード（図示省略）の底部にメッキし、かつ第２電気メッキ材５１をＱＦＮパッケージ２６０のリード側壁（図示省略）にメッキしたＱＦＮパッケージ２６０を示す。第１メッキ材５０および第２メッキ材５１については、本明細書に記載するように、図１のプロセスに従ってメッキすることができる。
特に、本明細書に開示する図１のプロセス１００は、（半田）濡れ性フランクを有する半導体ダイパッケージを形成するメッキプロセスである。このプロセスでは、単体化前に、成形チェース延入部をもつ成形チェースを使用して成形封入部の適用時ヴィアを分離し、次に成形チェースの取り外し後にリードの側壁およびメッキ面を露出させてメッキを行う。単体化前にメッキを行うため、メッキプロセスを簡略化でき、かつメッキ後の単体化を簡略化できる。
なお、以上の説明は例示のみを目的とし、制限を意図するものではない。以上の実施態様については、発明の趣旨および範囲から逸脱せずに一部変更などを加えることができる。以上本発明を説明してきたが、当業者にとっては、本明細書に開示した技術思想および原理を変更することなく、多くの物理的変更（ごく一部のみを発明の詳細な説明に開示している）を加えることができる。また、好ましい実施態様のごく一部を利用した数多くの実施態様も本明細書に開示した技術思想および原理を変更することなく実施可能である。従って、本発明実施態様および適宜加える構成変更などは、あらゆる点において、例示および/または説明を目的とし、制限を意図するものではなく、本発明の範囲は本明細書の記載ではなく、特許請求の範囲によって規定されるもので、特許請求の範囲と等価な意味および範囲内にある実施態様に対する変更等も本発明に包摂されるものである。
１１ 工程
１２ 工程
１３ 工程
１４ 工程
１５ 工程
１６ 工程
２０ ダイ
２１ ワイヤ
２２ リードセット
２２ａ 第１リード（ダイリード）
２２ｂ 第２リード（ボンドリード）
２３ ヴィア
２５ リードフレーム
２７ａ ダイ表面
２７ｂ メッキ面
２８ リードコネクター
３０ 膜
３１ 成形チェース
３１ａ 成形チェース延入部
３１ｂ ピーク面
３２ 成形封入部
３２ａ 上部主面
３２ｂ 底部主面
３５ タイバー領域
５０ 電気メッキ
５１ 電気メッキ
５５ 側壁
５６ 側壁
６０ 接続膜
６２ 成形封入部
７０ チャネル部
７１ カット部
７１ａ 第１平行カット部
７１ｂ 第２平行カット部
８０ 半導体ダイパッケージ
１００ プロセス
２００ パッケージアセンブリ
２０１ 上面
２０２ 底面
２５０ ＤＦＮパッケージ
２６０ ＱＦＮパッケージ

Claims (20)

  1. それぞれがダイ表面およびメッキ面を有するダイリードおよびボンドリードを有する複数のリードセット、第１方向における隣接リードセット間のヴィア、および各ダイリードの前記ダイ表面に配設した集積回路ダイを有するリードフレームを設け、
    前記複数のリードセットに接触し、前記第１方向における各隣接リードセット間の前記ヴィアに延入し、かつピーク面を有する成形チェース延入部を有する成形チェースを前記ダイリードおよび前記ボンドリードそれぞれのメッキ面に設け、
    成形封入部の一部が前記チェース延入部それぞれのピーク面に接触するように、成形封入部内にリードフレームアセンブリを部分的に埋設し、
    前記成形チェースを取り外して、それぞれが各リードセットのダイリードの第１側壁および各リードセットのボンドリードの第２リード側壁を有するヴィアを露出し、そして
    前記ダイリードおよび前記ボンドリードそれぞれのメッキ面を電気メッキし、かつ前記第１リード側壁および第２リード側壁を電気メッキすることを特徴とするリード濡れ性表面の製造方法。
  2. さらに、
    前記成形封入部の上部主面に接続膜を成膜し、
    前記リードフレームアセンブリを個々の半導体ダイパッケージに単体化し、この単体化の際に、
    前記第１方向に対して実質的に垂直な第２方向にそって、前記ヴィアから前記成形封入部の前記上部主面を介して前記接続膜または前記接続膜の一部に達する深さまで一連の第１平行カット部を形成し、
    前記接続膜に対して反対側にある前記成形封入部の表面を介して前記第１方向にそって前記接続膜または前記接続膜の一部に達する深さまで一連の第２平行カット部を形成し、そして
    前記接続膜を取り外す請求項１に記載の方法。
  3. さらに、
    前記成形封入部の底部主面に接続膜を成膜し、
    前記リードフレームアセンブリを個々の半導体ダイパッケージに単体化し、この単体化の際に、
    前記第１方向に対して実質的に垂直な第２方向にそって、前記成形封入部の前記上部主面から前記ヴィアまで一連の第１平行カット部を形成し、
    前記成形封入部の前記上部主面から第１方向にそって前記接続膜または前記接続膜の一部に至る深さまで一連の第２平行カット部を形成し、そして
    前記接続膜を取り外す請求項１に記載の方法。
  4. 前記成形チェース延入部それぞれのピーク面が各リードセット内の前記ダイリードおよびボンドリードのダイ表面に対して平行になるように、前記成形チェース延入部が前記ダイリードおよびボンドリードのメッキ面に対して平行な第１平面から前記成形チェース延入部それぞれのピーク面まで延在する請求項１に記載の方法。
  5. 前記成形チェースの一部が、前記複数のリードセットの全体にわたって連続的である請求項１に記載の方法。
  6. 各リードセット内の前記ダイリードおよびボンドリードをワイヤによって電気的に接続する請求項１に記載の方法。
  7. 前記電気メッキのメッキ材がスズ素材およびスズ合金素材のうちの少なくとも一種である請求項１に記載の方法。
  8. 前記メッキにおいて、
    各リードセットの前記ダイリードおよびボンドリードのメッキ面に、前記第１リード側壁に、そして前記第２リード側壁にメッキ材溶液を設け、
    前記リードフレームに、そして前記メッキ材溶液に電源を電気的に結合し、そして
    この電源を介して前記リードフレームに電流を印加する請求項１に記載の方法。
  9. 前記成形チェース延入部を凸状膨出部として形成する請求項１に記載の方法。
  10. リソグラフィー、エッチングおよびアニーリングのうちの一つかそれ以上を使用して、前記成形チェース延入部を形成する請求項１に記載の方法。
  11. それぞれがダイ表面およびメッキ面を有するダイリードおよびボンドリードを有する複数のリードセット、第１方向における隣接リードセット間のヴィア、および各ダイリードの前記ダイ表面に配設した集積回路ダイを有するリードフレームと、
    前記ダイリードおよびボンドリードそれぞれのメッキ面にそって位置する成形チェースであって、前記複数のリードセットに接触し、前記第１方向における各隣接リードセット間の前記ヴィアに延入し、かつピーク面を有する成形チェース延入部と、
    前記成形チェース延入部それぞれのピーク面に接触する部分を有する成形封入部と、
    を有することを特徴とするデバイス。
  12. 前記成形チェース延入部のピーク面が各リードセット内の前記ダイリードおよびボンドリードのダイ表面に対して平行になるように、前記成形チェース延入部が前記ダイリードおよびボンドリードのメッキ面に対して平行な第１平面から前記成形チェース延入部それぞれのピーク面まで延在する請求項１１に記載のデバイス。
  13. 前記成形チェース延入部のそれぞれのピーク面が第１平面と、各リードセット内の前記ダイリードおよびボンドリードの前記ダイ表面に対して平行な第２平面との間に位置するように、前記成形チェース延入部が前記ダイリードおよびボンドリードの前記メッキ面に対して平行な第１平面から各成形チェース延入部のピーク面まで延在する請求項１１に記載のデバイス。
  14. さらに、前記成形チェースと、前記ダイリードおよびボンドリードそれぞれのメッキ面との間に膜を有する請求項１１に記載のデバイス。
  15. 前記膜が各成形チェース延入部のピーク面と前記成形封入部との一部との間にもある請求項１２に記載のデバイス。
  16. 前記成形チェースの一部が複数のリードセットの全体にわたって連続的である請求項１１に記載のデバイス。
  17. 各リードセット内の前記ダイリードおよびボンドリードをワイヤによって電気的に接続する請求項１１に記載のデバイス。
  18. 前記成形チェース延入部を凸状膨出部として形成する請求項１１に記載のデバイス。
  19. 前記成形封入部が非電導性である請求項１１に記載のデバイス。
  20. 前記成形封入部が、各リードセットの前記ダイリードおよびボンドリードとの間のスペースを占有する請求項１１に記載のデバイス。
JP2021512447A 2019-12-24 2020-02-07 選択的成形を伴うメッキ用パッケージ化方法 Pending JP2023509241A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201911348978.6A CN113035722A (zh) 2019-12-24 2019-12-24 具有选择性模制的用于镀覆的封装工艺
CN201911348978.6 2019-12-24
PCT/US2020/017135 WO2021133420A1 (en) 2019-12-24 2020-02-07 Packaging process for plating with selective molding

Publications (1)

Publication Number Publication Date
JP2023509241A true JP2023509241A (ja) 2023-03-08

Family

ID=76451869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021512447A Pending JP2023509241A (ja) 2019-12-24 2020-02-07 選択的成形を伴うメッキ用パッケージ化方法

Country Status (8)

Country Link
US (2) US11393699B2 (ja)
EP (1) EP3861568A4 (ja)
JP (1) JP2023509241A (ja)
KR (1) KR20220121173A (ja)
CN (1) CN113035722A (ja)
IL (1) IL280216B2 (ja)
TW (1) TW202126134A (ja)
WO (1) WO2021133420A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7384918B2 (ja) * 2019-03-08 2023-11-21 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CA3233003A1 (en) 2021-10-14 2023-04-20 Byoung Gu Lee Lithium secondary battery

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5801432A (en) 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
EP1213756A3 (en) 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6498099B1 (en) 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US6238952B1 (en) 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP2001326295A (ja) 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
US6400004B1 (en) 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package
TW488042B (en) 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
KR100857161B1 (ko) 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP4034073B2 (ja) 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TW498443B (en) 2001-06-21 2002-08-11 Advanced Semiconductor Eng Singulation method for manufacturing multiple lead-free semiconductor packages
US20030006055A1 (en) 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
US6989295B1 (en) 2002-01-09 2006-01-24 Bridge Semiconductor Corporation Method of making a semiconductor package device that includes an insulative housing with first and second housing portions
US6891276B1 (en) 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
AU2003242873A1 (en) 2002-06-06 2003-12-22 Koninklijke Philips Electronics N.V. Quad flat non-leaded package comprising a semiconductor device
US6872599B1 (en) 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
TWI235440B (en) * 2004-03-31 2005-07-01 Advanced Semiconductor Eng Method for making leadless semiconductor package
US7087461B2 (en) 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
US7645635B2 (en) 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
US20080285251A1 (en) 2005-04-07 2008-11-20 Jiangsu Changiang Electronics Technology Co., Ltd. Packaging Substrate with Flat Bumps for Electronic Devices and Method of Manufacturing the Same
US7087462B1 (en) 2005-06-07 2006-08-08 Advanced Semiconductor Engineering, Inc. Method for forming leadless semiconductor packages
WO2006134534A1 (en) 2005-06-15 2006-12-21 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
WO2007005263A2 (en) 2005-06-30 2007-01-11 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
TW200737479A (en) 2005-11-03 2007-10-01 Koninkl Philips Electronics Nv Surface treatments for contact pads used in semiconductor chip packages and methods of providing such surface treatments
US8437141B2 (en) 2005-11-28 2013-05-07 Nxp B.V. Device comprising a substrate including an electronic contact, and transponder
CN101317186B (zh) 2005-11-28 2010-09-08 Nxp股份有限公司 应答机及其制造方法
US7943431B2 (en) 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
US7816186B2 (en) 2006-03-14 2010-10-19 Unisem (Mauritius) Holdings Limited Method for making QFN package with power and ground rings
US8436460B1 (en) 2007-05-04 2013-05-07 Cypress Semiconductor Corporation Multiple die paddle leadframe and semiconductor device package
US7576415B2 (en) 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
WO2009072052A1 (en) 2007-12-06 2009-06-11 Nxp B.V. Semiconductor device and wafer with a test structure and method for assessing adhesion of under-bump metallization
DE202008005708U1 (de) 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US9206794B2 (en) 2008-04-28 2015-12-08 Nxp, B.V. Microfluidic pump with metal electrode having variable oxidation state
WO2009144672A1 (en) 2008-05-30 2009-12-03 Nxp B.V. Sensor for determining humidity
US20100044850A1 (en) 2008-08-21 2010-02-25 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
WO2010032192A1 (en) 2008-09-16 2010-03-25 Nxp B.V. Electric component with under-bump metallization and integrated confinement structure
US8071427B2 (en) 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
EP2337068A1 (en) 2009-12-18 2011-06-22 Nxp B.V. Pre-soldered leadless package
EP2361000A1 (en) 2010-02-11 2011-08-24 Nxp B.V. Leadless chip package mounting method and carrier
US8329509B2 (en) 2010-04-01 2012-12-11 Freescale Semiconductor, Inc. Packaging process to create wettable lead flank during board assembly
EP2400534A1 (en) 2010-06-22 2011-12-28 Nxp B.V. Packaged semiconductor device having improved locking properties
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8017447B1 (en) 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
US8642461B2 (en) * 2010-08-09 2014-02-04 Maxim Integrated Products, Inc. Side wettable plating for semiconductor chip package
CN103155136B (zh) 2010-09-29 2015-03-04 Nxp股份有限公司 Ic封装件的分离
US8076181B1 (en) 2010-10-22 2011-12-13 Linear Technology Corporation Lead plating technique for singulated IC packages
TWI397964B (zh) * 2011-01-19 2013-06-01 Unisem Mauritius Holdings Ltd 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
US8969136B2 (en) 2011-03-25 2015-03-03 Stats Chippac Ltd. Integrated circuit packaging system for electromagnetic interference shielding and method of manufacture thereof
CN102789994B (zh) 2011-05-18 2016-08-10 飞思卡尔半导体公司 侧面可浸润半导体器件
TWI458113B (zh) * 2012-05-04 2014-10-21 Taiwan Ic Packaging Corp Proximity sensor and its manufacturing method
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
EP2677540A1 (en) 2012-06-19 2013-12-25 Nxp B.V. Electronic device and method of manufacturing the same
EP2677306B1 (en) 2012-06-19 2017-11-29 Nxp B.V. Integrated circuit with ion sensitive sensor and manufacturing method
EP2677307B1 (en) 2012-06-21 2016-05-11 Nxp B.V. Integrated circuit with sensors and manufacturing method
EP2693465A1 (en) 2012-07-31 2014-02-05 Nxp B.V. Electronic device and method of manufacturing such device
US8884413B2 (en) 2012-08-31 2014-11-11 Freescale Semiconductor, Inc. Leadframes, air-cavity packages, and electronic devices with offset vent holes, and methods of their manufacture
US9070669B2 (en) 2012-11-09 2015-06-30 Freescale Semiconductor, Inc. Wettable lead ends on a flat-pack no-lead microelectronic package
US8535982B1 (en) * 2012-11-29 2013-09-17 Freescale Semiconductor, Inc. Providing an automatic optical inspection feature for solder joints on semiconductor packages
US20140357022A1 (en) * 2013-06-04 2014-12-04 Cambridge Silicon Radio Limited A qfn with wettable flank
US9287200B2 (en) 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
US9012268B2 (en) 2013-06-28 2015-04-21 Stmicroelectronics, Inc. Leadless packages and method of manufacturing same
US9538659B2 (en) 2013-08-21 2017-01-03 Nxp Usa, Inc. Solder wettable flanges and devices and systems incorporating solder wettable flanges
US9379071B2 (en) 2014-04-17 2016-06-28 Nxp B.V. Single inline no-lead semiconductor package
US9472528B2 (en) 2014-06-05 2016-10-18 Freescale Semiconductor, Inc. Integrated electronic package and method of fabrication
US9281284B2 (en) 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
US20160005679A1 (en) 2014-07-02 2016-01-07 Nxp B.V. Exposed die quad flat no-leads (qfn) package
EP2980845B1 (en) 2014-08-01 2019-11-27 Nexperia B.V. A leadless semiconductor package and method
KR102092448B1 (ko) 2014-09-15 2020-03-23 인텔 코포레이션 고밀도 쓰루-몰드 상호접속부를 형성하는 방법
US9257393B1 (en) 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9425130B2 (en) 2014-10-29 2016-08-23 Nxp B.V. Package with multiple I/O side-solderable terminals
US20160148876A1 (en) 2014-11-20 2016-05-26 Microchip Technology Incorporated Flat no-leads package with improved contact pins
US9673150B2 (en) 2014-12-16 2017-06-06 Nxp Usa, Inc. EMI/RFI shielding for semiconductor device packages
CN105895611B (zh) 2014-12-17 2019-07-12 恩智浦美国有限公司 具有可湿性侧面的无引线方形扁平半导体封装
US11348806B2 (en) * 2014-12-23 2022-05-31 Texas Instruments Incorporated Making a flat no-lead package with exposed electroplated side lead surfaces
US10020380B2 (en) 2015-01-23 2018-07-10 Alpha And Omega Semiconductor Incorporated Power device with high aspect ratio trench contacts and submicron pitches between trenches
EP3051592A1 (en) 2015-01-27 2016-08-03 Nxp B.V. Semiconductor device
US9966326B2 (en) 2015-03-16 2018-05-08 Unisem (M) Berhad Lead frames with wettable flanks
US9704823B2 (en) 2015-03-21 2017-07-11 Nxp B.V. Reduction of defects in wafer level chip scale package (WLCSP) devices
US9461009B1 (en) 2015-05-27 2016-10-04 Freescale Semiconductor, Inc. Method and apparatus for assembling a semiconductor package
US9391007B1 (en) 2015-06-22 2016-07-12 Nxp B.V. Built-up lead frame QFN and DFN packages and method of making thereof
US9640463B2 (en) 2015-06-22 2017-05-02 Nexperia B.V. Built-up lead frame package and method of making thereof
GB2543514B (en) 2015-10-20 2020-04-01 Ecorenew Dmcc A Method for Preserving a Mark on a Metallic Workpiece
US10930581B2 (en) 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
US10256168B2 (en) 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor
EP3261115A1 (en) 2016-06-23 2017-12-27 Nxp B.V. Chip scale semiconductor package and method of manufacturing the same
US10083866B2 (en) 2016-07-27 2018-09-25 Texas Instruments Incorporated Sawn leadless package having wettable flank leads
US10410941B2 (en) 2016-09-08 2019-09-10 Nexperia B.V. Wafer level semiconductor device with wettable flanks
US20180102287A1 (en) 2016-10-06 2018-04-12 Nexperia B.V. Leadframe-less surface mount semiconductor device
US9974174B1 (en) 2016-10-26 2018-05-15 Nxp Usa, Inc. Package to board interconnect structure with built-in reference plane structure
US9847283B1 (en) 2016-11-06 2017-12-19 Nexperia B.V. Semiconductor device with wettable corner leads
US9935079B1 (en) 2016-12-08 2018-04-03 Nxp Usa, Inc. Laser sintered interconnections between die
US10079198B1 (en) * 2017-05-31 2018-09-18 Stmicroelectronics, Inc. QFN pre-molded leadframe having a solder wettable sidewall on each lead
CN113614893A (zh) 2019-03-08 2021-11-05 硅尼克斯公司 具有侧壁镀层的半导体封装
JP7384918B2 (ja) 2019-03-08 2023-11-21 シリコニックス インコーポレイテッド 側壁メッキ層を有する半導体パッケージ
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺

Also Published As

Publication number Publication date
IL280216B2 (en) 2023-09-01
EP3861568A1 (en) 2021-08-11
CN113035722A (zh) 2021-06-25
US11764075B2 (en) 2023-09-19
US20210375641A1 (en) 2021-12-02
US11393699B2 (en) 2022-07-19
WO2021133420A1 (en) 2021-07-01
EP3861568A4 (en) 2022-06-29
TW202126134A (zh) 2021-07-01
IL280216B1 (en) 2023-05-01
KR20220121173A (ko) 2022-08-31
US20220319869A1 (en) 2022-10-06
IL280216A (en) 2021-06-30

Similar Documents

Publication Publication Date Title
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
US9275972B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
US10199311B2 (en) Leadless semiconductor packages, leadframes therefor, and methods of making
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
US11764075B2 (en) Package assembly for plating with selective molding
JP2005529493A (ja) 半導体デバイスを有するノンリードクワッドフラットパッケージ
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
JP7473560B2 (ja) 側壁メッキ層を有する半導体パッケージ
JP7384918B2 (ja) 側壁メッキ層を有する半導体パッケージ
US20030006501A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2019160882A (ja) 半導体装置およびその製造方法
US9472532B2 (en) Leadframe area array packaging technology
TWI833739B (zh) 半導體封裝及製造其之方法
US20220084980A1 (en) Packaged semiconductor device having improved reliability and inspectionability and manufacturing method thereof
JP3938525B2 (ja) 半導体装置の製造方法
CN115458415A (zh) 半导体器件的制造方法及相应的半导体器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240416