TWI397964B - 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 - Google Patents

部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 Download PDF

Info

Publication number
TWI397964B
TWI397964B TW100105312A TW100105312A TWI397964B TW I397964 B TWI397964 B TW I397964B TW 100105312 A TW100105312 A TW 100105312A TW 100105312 A TW100105312 A TW 100105312A TW I397964 B TWI397964 B TW I397964B
Authority
TW
Taiwan
Prior art keywords
wafer
lead
lead frame
leadframe
package
Prior art date
Application number
TW100105312A
Other languages
English (en)
Other versions
TW201232673A (en
Inventor
Antonio Romarico S San
Michael H Mckerreghan
Anang Subagio
Allan C Toriaga
Original Assignee
Unisem Mauritius Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/009,362 external-priority patent/US8236612B2/en
Application filed by Unisem Mauritius Holdings Ltd filed Critical Unisem Mauritius Holdings Ltd
Publication of TW201232673A publication Critical patent/TW201232673A/zh
Application granted granted Critical
Publication of TWI397964B publication Critical patent/TWI397964B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
本發明一般而言係關於電子封裝，且更特定而言，係關於一部分圖案化之引線框架及製作與使用其之方法。該部分圖案化之引線框架比習用引線框架牢固且穩定。該部分圖案化之引線框架之堅固會改良製造引線框架封裝之製程並增強最終產品之總可靠性。引線框架亦為裝置整合及增加之功能性提供一高度靈活性。
本申請案係於2010年9月3日提出申請之美國專利申請案序列號12/875,248之一部分接續申請案，美國專利申請案序列號12/875,248係於2007年10月24日提出申請之申請案序列號11/877,732(現在的美國7,790,500)之一接續案，美國7,790,500係於2006年10月27日提出申請之申請案序列號11/553,664(現在的美國7,799,611)之一部分接續案，美國7,799,611係於2005年8月4日提出申請之申請案序列號11/197,944(現在的美國7,622,332)之一接續案，美國7,622,332係於2004年8月10日提出申請之申請案序列號10/916,093(現在的美國7,129,116)之一接續案，美國7,129,116係於2002年4月29日提出申請之申請案序列號10/134,882(現在的美國6,812,552)之一接續案，此等全部申請案以全文引用之方式併入本文中。
在製作使用引線框架之電子封裝中，存在若干製程步驟，其使引線框架經歷機械及熱應力。目前引線框架之較細小幾何形狀以及半導體晶片上的電路之不斷增加之整合性已產生將更大應力置於引線框架上之處理。精細組態之引線框架通常類似於極精緻的刺繡或模板狀金屬結構，其傾向於輕易彎曲、斷裂、毀形及變形。(參見圖1a及1b)。此類習用引線框架係在行業中用以建立各種晶片封裝，包含線接合及覆晶(FC)封裝。(參見圖2a至2d以及圖3a至3b)。
習用引線框架一般缺乏結構剛性。引線框架的指狀部分可相當脆弱且難以固持在適當位置。此導致組裝製程中的處理缺陷、損壞及扭曲以及複雜線接合情形。因此，必須最佳化接合參數以補償接合製程期間的引線框架跳動。未能最佳化接合參數以補償引線框架之機械不穩定性可產生較差的接合黏著性，並因此產生較差品質及較差可靠性之接合。
一典型引線框架之較大金屬板部分自一中心部分延伸，該中心部分稱為晶片接收區域，且亦稱為晶片墊。晶片通常係在背側向下之情形下附接至該接收區域，並且前側面向上而定位，其中端子係以周邊形式定位於晶片之周長上，或以一陣列形式定位於晶片之表面上方。該接收區域通常具有約5 mm×5 mm之尺寸，並且自晶片墊區域向外延伸之引線具有約10 mm長×1 mm寬×0.2 mm厚之典型尺寸。通常藉由一真空夾頭及機械夾具來固持引線框架。必須針對不同大小及形狀的引線框架來改裝夾頭及夾具。本發明緩解此問題。
先前技術尚未顯示可承受目前半導體封裝製程中遇到的應力以及可採用成本效益方式加以製造之任何引線框架。本發明藉由以下方式達成此目的：提供一部分圖案化之引線框架，其不僅改良引線框架本身之可製造性，而且改良自其形成之電子封裝之整體性及可靠性。本發明亦解決習用引線框架不能提供之對增加之裝置複雜度之一持續需求，諸如高I/O計數、多晶片設計、系統級封裝(system in package)以及選路靈活性。
電腦晶片之大小亦持續縮小。對於具有特定尺寸之一引線框架而言，使用具有不斷更小之大小之晶片致使晶片端子與電著陸點之間之線接合變得更長。對更長線之需要可在處理期間造成線搖晃且很有可能使某些類型之晶片尺寸封裝有線短路之傾向。
增加線長度亦影響單元成本。通常，使用金製線將電腦晶片連接至著陸點。在過去的五年裏金的價格已幾乎翻至三倍，且隨著晶片大小減小，金線量增加，從而對晶片封裝製造商造成了重大的價格壓力。雖然經塗佈線係金製線之一替代性方案，但其要昂貴2至3倍。
有時可調整引線在引線框架上之佈置，但修改引線佈置之能力相依於引線框架之組態且取決於製造商之生產能力。一固定的引線位置很有可能在接合線時需要專門的迴路技術，從而減緩了接合製程而未完全消除線短路之可能性。
一些電腦封裝需要無線電頻率屏蔽(RF屏蔽)以在操作時防止電磁場干擾封裝之正常運行。層壓式裝置通常具有此RF屏蔽，但其係一極昂貴的特徵。對一濕敏性裝置可曝露至室溫條件之時間量有行業公認之電子學標準(「濕敏位準」)。許多層壓製品額定為MSL 3。在MSL 3，須在自一濕氣障蔽袋移除之後的168個小時內安裝並回焊組件。
通常使用鋸切來單個化引線框架以形成個別晶片尺寸封裝且部分切割成引線框架以曝露預期金屬層以供連接至特定特徵，諸如EMI(電磁干擾)屏蔽塗層。然而，多次使用一鋸可影響生產率及生產良率。由於曝露之金屬表面通常厚5至18 μm，因此對鋸切製程之一高位準控制對於確保恰當之刀片高度係重要的。
引線框架係由具有一頂部表面及一底部表面之一膜組成。該膜之一第一區係自該頂部表面部分圖案化但並非完全透過該膜至該底部表面。未自該頂部表面圖案化之該膜之一第二區形成用以支撐一積體電路(IC)晶片之一晶片接收區域，以及用以提供至該IC晶片的電連接之複數個引線觸點。該第一區在該膜中形成溝渠並建立一網式結構，其與未自該頂部表面部分圖案化之該第二區互連。本發明亦係關於製造部分圖案化之引線框架之一方法及利用該等引線框架製作之電子封裝。本發明之引線框架因其網狀或網式結構而具有經改良之結構剛性。
根據本發明，一金屬膜(引線框架欲自其形成)之頂部表面係首先使用標準光微影技術或類似技術而圖案化以確定將對應於一晶片接收區域及引線之區域之外形。在下一步驟中，在具有該外形之區域外面的該膜之第一區中自該膜之頂部表面部分透過下伏膜之厚度來執行蝕刻，以在該膜中建立一引線框架圖案。在部分圖案化之後，未自該頂部表面圖案化之剩餘區域形成一第二區，其將用作沿該頂部表面之一晶片接收區域及引線。該第一區在該膜之頂部表面下面形成一凹入網式區。該第一區之網式結構將引線部分彼此連接並與該晶片接收區域連接。因此，部分圖案化膜看起來類似於網式腳並保持其剛性及強度，因此其可承受後續製程步驟之力。特定而言，部分圖案化之引線框架可承受在線接合及囊封製程期間所遇到的力。在某些實施例中，可自該第二區之相同部分形成該晶片接收區域及電引線(舉例而言，在電引線支撐積體晶片以及提供至其的電連接之情形下)。
本發明亦提供使用部分圖案化之引線框架製造複數個電子封裝之一獨特方法。該方法涉及具有一頂部表面及一底部表面之一膜。在該第一區中，該膜係自該頂部表面但並非完全透過該膜至該底部表面而部分圖案化。該膜上未自該頂部表面部分圖案化之剩餘第二區形成複數個部分圖案化之引線框架。該等引線框架中之每一者因此具有用以支撐一積體電路(IC)晶片之一晶片接收區域以及用以提供至該IC晶片之電連接之複數個電引線。
該膜之該第一區形成一網式結構，其將每一引線框架之該等晶片接收區域與電引線互連。該第一區亦在該膜之街道形部分中將複數個引線框架彼此連接。
提供複數個晶片，每一晶片具有複數個電端子以附接至一對應的引線框架。每一晶片係附接至一對應引線框架上之晶片接收區域且一電連接形成於每一個晶片之至少一個端子與引線框架之電引線中之一者之間。然後，在引線框架及該膜之街道形部分上方施加一囊封材料以完全覆蓋該膜之頂部。一旦烘乾該囊封材料，則在該第一區中自該膜之底部表面執行一背面圖案化製程以移除網式結構以及該膜之街道形部分。然後單個化安置於該膜之街道形部分上方之該囊封材料以形成個別封裝。
在一較佳實施例中，該方法包含在一區塊/視窗圖案之形式的矩陣中將引線框架形成至該膜中，且涉及生產晶片尺寸封裝。
若干個優點係由本發明之部分圖案化之引線框架引起。引線框架之扁平及實心的未經蝕刻底部表面在線接合製程期間用作一極佳的散熱片。此提供均勻的熱轉移以達成較佳且較一致的接合品質。另外，該實心結構為一通用真空夾頭提供一連續表面以固持引線框架，從而在後續製程步驟期間使晶片附接製程更穩定且使引線更牢固。消除難以夾緊引線框架之外部邊緣以在不需要轉換之情形下允許進行一陣列矩陣引線框架設計及處理。由於部分圖案化之引線框架之底部側係一扁平連續表面，因此一通用真空夾頭可用以固持許多不同大小的框架。此移除每次在封裝製程中運用不同尺寸之一引線框架時必須改裝真空夾頭之複雜性。而且，不進一步需要夾緊。使用一通用真空夾頭且消除夾緊使得在第二區上能夠構造雙或三列交錯引線以達成較高引線數。
本發明係關於不僅適應線接合晶片而且適應焊料凸塊覆晶之部分圖案化之引線框架。另外，本發明教示以下方法：使用部分圖案化之引線框架來製作使用線接合之經蝕刻引線框架封裝(ELP)、具有覆晶之ELP(ELPF)、以及具有著陸點柵格陣列(LGA)墊之ELP或ELPF以形成經蝕刻著陸點柵格陣列(ELGA)封裝，如本發明之實施例中進一步闡述。
覆晶(FC)技術係朝一晶片上之電端子至下一級封裝，即至一陶瓷或塑膠基板，或至稍後連結至該基板之一晶片微載體之完全自動化連結之又一個步驟。僅稍大於該晶片本身之該微載體現在稱為晶片尺寸封裝(CSP)。FC技術自膠帶自動化接合(TAB)發展而來，該接合依次使其原點處於線接合(WB)中。然而在WB及TAB中，將晶片定位於其背表面上且與定位於其頂部表面上之周長周圍之端子電連接，在FC技術中，倒轉晶片之定向。將晶片面向下而放置且將晶片之背側向上定向。此覆晶定向具有一重大優點，此乃因其將電功能集中在晶片之下側上，從而使頂側保持自由以用於進行一高度有效率的熱轉移設計。
在FC製程中，用晶片之表面上方之不同類型之凸塊來密閉晶片端子或接合墊，其中可在一區域陣列、周邊圖案或其他圖案中展開該等圖案。可用以下方式將晶片附接至下一級：a)FC附接至一引線框架；b)FC附接至稱作一插入物之層/基板，以對一引線框架上之連接間距進行重新選路；c)FC附接至一引線框架上之一預附接插入物；或d)使用包含晶片回焊方法之習用技術將FC附接至一印刷電路板。
使用習用技術之晶片附接在製作QFN(四方扁平無引線)封裝及其衍生物(諸如VFQPF-N)中施加至QFN引線框架時變得尤其困難。此乃因習用引線框架一般缺乏結構剛性。引線框架之指狀部分可相當脆弱且難以固持在一個精確位置中。此導致組裝製程中的處理缺陷、損壞及扭曲以及複雜的晶片接合情形。PC連結製程需要將凸塊焊料頭與懸掛物及引線框架之脆弱引線端精確對準。此外，濕潤的焊料端須在透過焊料回焊製程放置之後保持其位置。因此，必須最佳化回焊參數以補償晶片連結期間的引線框架跳動，其在未得到適當完成之情形下可造成較差連結部，並因此造成最終產品之較差品質及較差可靠性。
通常在實務上藉由以下方式來形成習用模板狀引線框架：圖案化一金屬條帶或金屬膜上之一光阻劑，並透過圖案而蝕刻以形成自晶片接收區域向外延伸之指狀引線。亦習慣於使用指狀物之間的「連杆」以使手指在各個製程步驟期間保持隔開，如圖3a及3b所顯示。本發明藉由替代一模板狀引線框架而形成一網狀部分圖案化之引線框架來緩解引線框架缺乏結構剛性之問題。
根據本發明之一方法，自欲變為一引線框架之膜之一個側執行形成一半導體封裝之所有主要製程步驟。另一側(即底部側)在一表面(諸如一真空夾頭之表面)上保持扁平且未接觸。此包含囊封及密封該封裝之部分形成之前側之步驟。一旦完成囊封，則對底部表面進行背面蝕刻以選擇性地移除將引線彼此連接且與該晶片接收區域連接之網式部分。在使該晶片與該晶片接收區域處一晶片墊進行背面接合且藉助線接合而進行與晶片端子之電連接之ELP情形下，透過蝕刻來切斷所有的中間網式部分以使晶片墊及處於線接合端之引線觸點現在係藉由圍繞該晶片、該等線以及線接合觸點區域之前表面之模製材料而彼此隔離。然而，在ELPF封裝之情形下，僅透過蝕刻切斷將引線彼此連接之網式部分，此乃因與晶片焊料頭凸塊連接之引線本身提供與下一級封裝之電連接。
透過網式部分中之鋸厚度或街道形而移除嵌入之金屬具有若干優點，其包含消除在整個引線框架結構中傳播之鋸力，並因此防止金屬-塑膠介面處之分層。而且，透過背面蝕刻進行的電隔離達成任何鋸切或單個化或者因彼事件在任何進一步的處理步驟之前的條帶測試。在背面圖案化之後，然後可透過沈浸錫浸漬或無電鍍鎳鍍覆藉助任一數目個可焊材料以閃光方式完成底部表面上的剩餘及曝露金屬部分。ELGA封裝使用ELPF封裝之PC，然而將LGA墊用於與下一級封裝之連接。
為在製造期間防止模製材料與封裝之其他組件之間的任一分離，本發明亦教示如何在部分經蝕刻之引線框架之凹入網式部分之曝露的垂直壁上(諸如在引線之側壁上)形成鎖定特徵，該等鎖定特徵將與模製材料(諸如一樹脂)接觸。作為一替代性方案，亦教示在晶片墊及引線觸點之邊緣上形成「唇狀物」以便捕獲每一唇狀物下面之模製材料，從而使模製材料難以自配合表面分離。
從前文將明白部分經蝕刻之引線框架提供結構與附帶剛性及強度之聯合以恰當地承受在製作電子封裝中之各個製造製程之應力及應變。由於此等獨特機械特性，因此一部分經蝕刻之引線框架封裝亦可承受線至封裝底部之超聲波接合之嚴密以與下一級封裝連接，此迄今尚不可能採用習用塑膠封裝來達成。
本發明之一個態樣提供用於形成電子封裝之一方法。該方法包括形成具有選擇性地預鍍覆之頂部及底部表面之部分經蝕刻之引線框架之區塊。該等引線框架包括網式部分且由街道形部分而彼此分離。
一第一晶片集附接至引線框架上之晶片墊區域。為方便起見，支撐一積體晶片(IC)或一IC晶片所黏附至的一引線框架之區域將稱為一晶片墊區域或一晶片接收區域，無論此區域係用於線接合晶片、覆晶還是此項技術中已知的任何其他類型之晶片。可使用一黏合劑、樹脂或與兩種成分相容的其他材料將此等第一晶片集與晶片接收區域進行背面接合。舉例而言，可使用環氧樹脂、非導電環氧、膠帶或焊料膏來完成該背面接合。其他適合材料在此項技術中習知。
然後將一第二晶片集晶粒堆疊至對應的第一晶片集之頂部上。在將第二晶片集晶粒堆疊至第一晶片集之頂部上之後，可將一個或多個另外晶片集晶粒堆疊至第二晶片集之頂部上，從而提供由疊加於彼此頂部之二個、三個或更多個晶片組成之封裝。在本發明之某些實施例中，並非來自第一晶片集之所有晶片均可具有晶粒堆疊於其上的晶片。在此等實施例中，引線框架將具有一個或多個單個(未堆疊)晶片及一個或多個晶粒堆疊晶片集。
在第一晶片中之每一者之端子與對應引線框架之電引線部分之間形成電連接。電引線部分係與晶片墊區域電分離。亦形成至第二或額外晶片集的電連接。在已將晶片晶粒堆疊於引線框架上之後，可同時形成電連接。另一選擇為，第一晶片集可附接於引線框架並與其電連接，且隨後第二或額外晶片集可晶粒堆疊至第一晶片集之頂部並與引線框架電連接。
在將晶片晶粒堆疊至引線框架上並與引線框架電連接之後，然後藉由在引線框架及分離引線框架之街道形部分上方施加一囊封材料來囊封引線框架。在囊封之後，對引線框架之底部表面進行背面圖案化以移除網式部分以及街道形部分。可藉由任一方便的方法(諸如藉由蝕刻)來執行背面圖案化。
若將一預鍍覆材料施加於引線框架之底部(例如用作一光阻劑)，則可在背面圖案化之後移除此預鍍覆材料。
可以在背面圖案化之後於引線框架之底部上形成隔離圖案。可藉助一材料來鍍覆或塗佈此等隔離圖案以保護其表面。適合材料之實例包含無電鍍Ni/沈浸Au、沈浸Ag、沈浸Sn、一有機表面保護劑(OSP)及其他可焊材料。此完成或鍍覆步驟促進提供額外穩定性至晶片封裝之背表面且可允許至電腦板、插座或放置晶片封裝之其他位置的經改良之連接性。
單個化安置於街道形部分上方之囊封材料以形成個別晶片尺寸封裝以用於半導體行業中之各個應用。可使用可用以分離個別晶片封裝之任何方便構件來完成單個化。在一個實施例中，可藉由使用一鋸或磨耗性噴水來切開囊封物而執行單個化。
本發明之另一態樣提供包括一晶片墊區域及引線且具有變更之一引線框架。變更可視為定位在引線框架之結構特徵上之元件，其在與不具有變更之引線框架相比時提供一增加的表面積。變更促進在單個化之前施加於引線框架上方之一囊封材料之保持力。變更可以係任一形式，諸如引線框架之電引線上之切口。
第二晶片集中之每一者可具有與對應的第一晶片相同之大小或一不同之大小。另外，附接於引線框架之第一晶片集並不需要全部相同，且因此此等第一晶片集可包含較大及較小的晶片。通常，最大晶片將附接於晶片墊區域而不斷更小的晶片將晶粒堆疊於此晶片之頂部上。在替代性實施例中，最大晶片將不附接於該晶片墊區域而將在晶粒堆疊晶片之中間或頂部上。經晶粒堆疊之晶片亦可全部係同一大小。
可使用此項技術中習知之任何方便構件將第二及額外晶片集堆疊並接合至對應第一晶片以使晶片彼此接合。舉例而言，可使用一非導電環氧樹脂或一絕緣材料(諸如一膠帶)來堆疊晶片以防止晶片之間或中間的干擾或電移動。在另一實施例中，可使用一膠帶、導電黏合劑或一導電環氧樹脂將第二晶片集黏附至對應第一晶片。
使用習知技術將第一晶片集電連接至引線框架。舉例而言，可使用線接合技術或使用覆晶技術將該等晶片連接至引線框架。
可在將第二晶片集晶粒堆疊至第一晶片上之前將第一晶片集電連接至引線框架。另一選擇為，可在將第二或額外晶片集晶粒堆疊至對應第一晶片集上之後將第一晶片集電連接至引線框架。可藉由將該晶片上的端子連接至延伸至晶片區域之電引線之端部分來完成形成電連接之步驟。可使用任何方便或適當技術形成該等電連接。舉例而言，若晶片係線接合晶片，則可使用諸如熱聲波接合之線接合技術來形成連接。將通常使用覆晶技術將覆晶電連接至引線框架。線接合與覆晶技術之組合係亦在本發明之範疇內。當將覆晶直接附接至引線框架時，對應引線可經鍍覆或未經鍍覆。
第二晶片集接收電力以執行計算或其他功能。此第二晶片集可電連接至對應第一晶片、引線框架或兩者。在各個晶片與引線框架之間形成之該等連接將取決於手邊的具體情形及所形成之特定電子封裝。
本發明中所使用之晶片類型將亦取決於特定情況。舉例而言，晶片可以係線接合晶片、覆晶或適用於電子晶片封裝之任何其他種類之晶片。在一個實施例中，第一晶片集包括覆晶或線接合晶片或兩者，且第二及任何後續晶片集包括線接合晶片。該等晶片中之任一者亦可包括一半導體裝置。
根據本發明藉由晶粒堆疊晶片形成之電子封裝將在囊封及單個化之後具有一特定高度。為減小電子封裝之高度，晶片墊區域可凹入以減小所獲得之封裝之高度。亦即，可藉助一降低的內部來形成引線框架區域上之晶片墊以便允許晶片擬合於此區域內且從而提供具有一降低高度之晶片。
根據所揭示方法而形成之電子封裝係牢固且穩定的。為在應力條件及製造期間提供封裝之進一步的可靠性，可使用變更來增加囊封物之保持力。變更可沿晶片墊之周邊、引線或兩者而定位。
底部引線框架之選擇性預鍍覆可用以界定引線框架之底部特徵。此選擇性預鍍覆可在引線框架之頂部及底部表面兩者上提供一類似圖案。可使用任何方便材料來完成選擇性預鍍覆。在一個實施例中，可使用一NiPdAu或銀合金來預鍍覆引線框架。
在囊封之後，晶粒堆疊晶片將藉由一固體囊封物所圍繞以防止晶片與引線框架之間的電連接移動或弱化。可藉由一囊封物來覆蓋整個堆疊晶片集。另一選擇為，最高晶片之一部分(諸如一背面或頂部表面)可在囊封之後保持曝露。舉例而言，最高晶片之表面可透過囊封物而曝露且晶片之剩餘部分嵌入於囊封物中。以此方式，可減少囊封物量而不引人注目地影響最終封裝之穩定性。另外，若最高晶片之頂部或背表面包含識別資訊，則可形成封裝以便此資訊並非藉由囊封物所覆蓋且可輕易地由使用者觀察。
如先前所陳述，晶片及晶粒堆疊晶片電附接至引線框架以提供電力至晶片。除了諸如覆晶或線接合晶片之晶片以外，其他元件亦可連接至引線框架。此等額外元件可以係為封裝提供增加支撐或穩定性之結構元件。額外元件亦可係電元件，其支撐晶片或晶片封裝之功能。此等額外元件之實例係無源組件、隔離墊、電源環、接地環及選路。晶片封裝中之此等及其他結構元件或電元件之任何組態係在本發明之範疇內。
囊封材料可係任何種類之物質，其可施加至晶粒堆疊晶片且凝固以形成一耐久固體。在一個實施例中，囊封物可係圍繞晶片並硬化以產生晶片之一液體樹脂。一囊封物之一實例係一環氧樹脂。該囊封物通常將係一非導電物質以防止囊封之材料內之電信號從一個晶片跨越至另一晶片。
當額外元件包括電元件時，此等元件可直接或間接電連接至引線框架。此等額外元件亦可電連接至封裝中之一個或多個晶片，且此等實施例將取決於正形成之具體晶片尺寸封裝。
可使用此項技術中習知之生產技術來形成引線框架。舉例而言，可使用化學蝕刻、衝壓或壓印技術來形成引線框架。
可用一材料(諸如一導電材料)之一膜來塗佈或部分塗佈引線框架。與沒有此一膜之一引線框架相比，該膜可在引線框架與附接至該引線框架之晶片之間提供一增加的電通量。在一個實施例中，該膜係由銅或一銅合金形成。雖然該膜將必須足夠厚以具有機械穩定性，但通常該膜之厚度並不重要。在一個實施例中，該膜之厚度係大於或等於約0.05 mm。
本發明之另一態樣提供包括一晶片墊區域及引線之一引線框架。引線框架具有變更，其提供覆蓋引線框架之一囊封材料之一增加的保持力。晶片將通常係附接於晶片墊區域且與引線電連接。
變更可經結構設計及組態以為一囊封物之保持力提供一增加的表面積。變更可採取提供囊封物之一增加的保持力之任何類型之形式。舉例而言，變更可採用定位在引線框架或引線框架之一部分上之一空腔、低降或切口之形狀。變更亦可出現在上面形成至晶片之電連接的引線上。
變更可在引線框架之任何部分上。舉例而言，變更可在晶片墊區域之周邊或引線或兩者上。變更亦可以採用晶片墊區域之周邊、引線或兩者之一粗糙化的形式。
除提供用於囊封物之經改良之保持力的變更以外，可粗糙化引線框架之表面以提供增加之表面積。經粗糙化之表面將促進囊封物至引線框架之表面的黏著。
可視需要使用一夾子來替代線接合以增加至晶片之電力流並從而改良晶片之效能。
在本發明之另一實施例中，提供形成具有超聲波接合線之電子封裝之一方法。形成部分經蝕刻之引線框架之一區塊，其中包括網式部分且藉由街道形部分加以彼此分離之引線框架具有一連續底部表面。將晶片附接至引線框架上之晶片接收區域。在每一個晶片之端子與對應引線框架之電引線部分之間形成電連接。線係超聲波接合至引線框架之底部表面。藉由在引線框架(包含分離引線框架之街道形部分)上方施加一囊封材料來囊封引線框架。其次執行底部表面之背面圖案化以移除網式部分以及街道形部分。然後在街道形部分上方單個化經囊封之引線框架以形成在底部表面上具有超聲波接合線之個別晶片尺寸封裝。
本發明之一個實施例提供形成晶片尺寸封裝之一方法。該方法包括形成部分經蝕刻之引線框架之一區塊，該等引線框架包括網式部分、一晶片安裝區域、複數個電引線部分以及街道形部分。將一積體電路晶片附接至該膜之第一區之晶片安裝區域。然後在晶片上之一個或多個端子與引線框架上之一個或多個電引線部分之間形成電連接。然後藉由將一囊封材料施加於引線框架及街道形部分上方來囊封引線框架。然後背面蝕刻引線框架之底部表面以移除網式部分、街道形部分以及晶片安裝區域，藉以移除下伏於積體電路晶片之引線框架之所有或一實質部分。然後單個化安置於引線框架之街道形部分上方之囊封材料以形成個別晶片尺寸封裝。任何類型之任何數目個晶片均可黏附至部分圖案化引線框架。
可用一預鍍覆材料來選擇性地預鍍覆引線框架，或可在囊封之前用其頂部側、底部側或兩者上之一遮蔽材料來遮蔽該等引線框架。若該等引線框架經遮蔽，則可為用以連接至一印刷電路板(PCB)之預期著陸點而在一焊料遮罩上提供開口。
可使用任何方便或習用物質來選擇性地預鍍覆引線框架。此類物質之實例包含試鍍型Ni/Pd/Au、沈浸Ag、Sn/Pb、無鉛焊料、沈浸錫無電鍍鎳、銀(Ag)以及試鍍型Au(金)。
亦可使用任何方便或習用遮蔽物質(諸如一可印刷油墨、一模板油墨、一環氧樹脂油墨)或一有機物質來選擇性地遮蔽引線框架。
可在任何適合的時間(諸如在背面圖案化之後)自引線框架之底部移除預鍍覆材料或遮蔽材料。
引線框架可係由此項技術中習知之任何適合的物質形成。舉例而言，引線框架可包括銅或一銅合金或另一金屬或金屬合金之一膜。
如先前所陳述，將一積體電路晶片附接至引線框架之晶片安裝區域。可使用在此項技術中習知之一黏合劑或其他觸液或固定劑物質來附接晶片。舉例而言，該黏合劑可係一樹脂、一環氧樹脂、一焊料膏或一膠帶。
可使用習用製程(例如藉由化學蝕刻、衝壓或壓印)來形成引線框架。
可使用適合的電連接手段(諸如藉由線接合)將晶片電連接至引線框架。
在一另外實施例中，本發明方法准許在晶片安裝區域處晶粒堆疊多個晶片。舉例而言，該方法可包含晶粒堆疊一個或多個第二晶片至黏附至引線框架的積體電路晶片之頂部上。此等第二晶片可電連接至引線框架或至黏附至引線框架之積體電路晶片或兩者。此等連接方法之組合係可能的。第二晶片亦可彼此電連接。本發明之另一態樣提供用以製造一電子封裝之一部分圖案化之引線框架。
部分圖案化之引線框架可由具有一頂部表面及一底部表面之一膜組成。該膜可具有一頂部表面，其具有(a)自該頂部表面但並非完全透過該膜至該底部表面之部分圖案化之一第一區，及(b)未自該頂部表面部分圖案化之一第二區。該第二區可形成用以支撐一積體電路(IC)晶片之一晶片墊區域，及用以提供至該IC晶片的電連接之複數個電引線。該晶片墊區域與複數個電引線可經由該第一區進行連接，但並非透過該頂部表面進行連接。該膜之底部表面亦可自該底部表面但並非完全透過該膜至該頂部表面而部分圖案化。
可採用任一特定方式來圖案化引線框架之頂部及底部表面。舉例而言，可在一互補圖案中圖案化頂部及底部表面，以使兩個表面在引線框架之兩側上具有大致相同之特徵。
可用影線、通道或兩者來圖案化引線框架之底部表面。此類影線或通道有利地准許側通風口及側通風，因此在回焊期間不存在捕獲空氣。
本發明之另一態樣之一另外實施例提供用以形成晶片尺寸封裝之一方法。該方法包括提供一部分圖案化之引線框架，其具有(a)自底部表面但並非完全透過該引線框架至底部表面而部分圖案化之一第一區，及(b)未自頂部表面部分圖案化之一第二區。該第二區形成(a)用以支撐一積體電路(IC)晶片之一晶片墊區域，及(b)用以提供至該IC晶片的電連接之複數個電引線。該晶片墊區域與複數個電引線可經由該第一區進行連接，但並非透過該頂部表面進行連接。
然後將一積體電路晶片附接至引線框架之第一區之晶片墊區域。然後在晶片上之一個或多個端子與v線框架上之一個或多個電引線部分之間形成電連接。然後藉由將一囊封材料施加於引線框架及街道形部分上方來囊封該引線框架。然後對引線框架之底部表面進行背面圖案化以移除網式部分以及街道形部分。亦移除晶片墊區域之底部表面之一小部分以形成透過晶片墊區域之一個或多個通道。此等通道有利地准許側通風口及側通風，因此在回焊期間不存在捕獲空氣。然後單個化安置於引線框架之街道形部分上方之囊封材料，以形成準備後續使用之個別晶片尺寸封裝。
晶片墊區域之通道橫跨整個晶片墊區域之長度而延伸，或其可橫跨晶片墊區域之一部分而延伸。此等通道可採用影線或其他類似結構之形式。
本發明之另一態樣提供用以製造一電子封裝之一部分圖案化之引線框架。引線框架包括具有一頂部表面及一底部表面之一膜。該膜係自該頂部表面但並非完全透過該膜至該底部表面而部分圖案化。該膜亦係自該底部表面但並非完全透過該膜至該頂部表面而部分圖案化。該頂部表面上之圖案化比該底部表面上之圖案化深。所得的引線框架之圖案化在其頂部上比在其底部上深。雙側蝕刻准許最終將移除之引線框架之部分具有一減小的厚度且從而使所得的電子封裝之處理及製造流線化。
本發明之另一態樣提供具有帶有通道之一底部表面之一晶片尺寸封裝。該晶片尺寸封裝包括一個或多個囊封的電腦晶片，且該等通道用作通氣口以減小或消除回焊期間之捕獲空氣。
本發明之特徵提供優於現存技術之重大優點。本發明提供諸如系統級封裝之特徵，且提供隨著減小之封裝大小之增加之電效能、熱效能及I/O。本發明之靈活性允許創新型ELP型封裝以適應不斷複雜之要求。
雖然上文所論述之本發明之實施例提供具有重大效用及優於先前技術之改良之晶片尺寸封裝，但額外特徵可在特定例項中提供優點。
舉例而言，本發明之另一態樣之一實施例提供使用引入引線形成電子封裝之一方法。該等引入引線允許電著陸點更靠近晶片附接區域或甚至在晶片下面而放置，且允許更簡單的電連接。
該等引入引線通常比普通電著陸點具有一更大表面積，且因此在線接合或覆晶附接方面允許更大靈活性。該等引入引線亦允許使用更少的用於線接合之線。由於線通常係昂貴的金製線，因此減小此線之量提供重大的成本節約，即使用於引線或跡線之金屬量稍微增加。
該方法包括形成具有選擇性地經預鍍覆之頂部及底部平面之部分經蝕刻之引線框架之一區塊，該等引線框架包括網式部分、晶片附接區域及之形式為引入引線之電著陸點部分。該等電引線部分與該等晶片附接區域電分離，且該等引線框架藉由街道形部分而彼此分離。可結合認為有必要或期望用於引線框架或所得的晶片尺寸封裝之適當功能之焊料抗蝕劑、油墨或任何其他材料來使用該等引入引線。
將一晶片附接至一引線框架之一對應晶片附接區域，且在該晶片之一個或多個端子與該對應引線框架之一個或多個電引線部分之間形成一個或多個電連接。然後藉由將一囊封材料施加於引線框架及街道形部分上方來囊封引線框架從而分離該等引線框架。將晶片附接至該晶片附接區域之步驟可視需要包括將該晶片放置於將在缺少一晶片墊之情形下支撐該晶片之主動引線(或而是將在最終晶片尺寸封裝中係主動之引線)之頂部上，及使用一非導電黏合劑(諸如一非導電環氧樹脂)或一晶粒附接膜黏合劑來黏附該晶片。在此實施例中，將在該等主動引線與該積體電路晶片之間形成電連接。
然後將該等引線框架之底部表面背面圖案化以移除網式部分及街道形部分，且藉由切割安置於街道形部分上方之囊封材料來單個化該等引線框架以形成個別晶片尺寸封裝。
引線框架之晶片附接區域(亦稱作一晶片接收區域或一晶片安裝區域)可具有用以接收一電腦晶片之任一特定結構。舉例而言，該晶片附接區域可係該引線框架之一晶片墊區域或一無墊部分。
可將本發明之實施例中之引入引線配置成在一各別晶片附接區域周圍或附近之任一方便的配置。舉例而言，引入引線可配置成一晶片周圍之一單個列，或其可配置成引線框架之各別晶片附接區域周圍之多個列。
該等電引線亦可係不同類型之引線之任一組合。舉例而言，該等引線可全部係引入引線，或該等引線可係引入引線與電著陸點之一組合。
可使用任一方法或實用方法來執行該背面圖案化步驟。舉例而言，可使用部分蝕刻或溢流式蝕刻(flood etching)來進行背面圖案化。類似地，可使用任何方便手段(諸如藉由區塊模製或個別單元模製)來進行囊封步驟。
引線框架之晶片附接可具有任一方便的結構。舉例而言，晶片附接區域可係實心(諸如一實心晶片墊區域)，或該晶片附接區域(或引線框架之任一部分)可包括一個或多個熱通孔(一印刷電路板設計中之不同導體層之間的一垂直電連接)。
在單個化之後，可將一可焊材料(諸如焊料球或焊料面層)黏附至單個化之前或之後的晶片尺寸封裝之一個或多個電著陸點。該可焊材料促進晶片尺寸封裝連接至電路板或其他種類之電子軟體。可焊材料可具有任一新穎或習用組分，諸如錫、銅、銀、鉍、銦、鋅及/或銻。
附接至引線框架之IC晶片可具有任一適合或習用結構。不同種類之晶片亦可接合至同一引線框架上之不同晶片附接區域。舉例而言，可使用線接合晶片及覆晶，且某些引線框架可支撐多個種類之晶片以及晶粒堆疊。可使用任一適合的構件將該等晶片附接至晶片附接區域。適合的技術之實例包含使用一導電環氧樹脂、非導電環氧樹脂或晶粒附接膜黏合劑。
類似地，可使用任一適合種類之技術來完成電連接。舉例而言，可使用線接合技術、覆晶技術或兩者之一組合來形成電連接。可藉由將該晶片上之端子連接至自引線框架延伸之電引線部分之端部分來完成形成電連接之步驟，且該等引線部分可經鍍覆或未經鍍覆。用以將晶片電連接至引線框架之具體技術將取決於製造時之特定組態及本發明之實施例。
本發明方法可進一步包括在背面圖案化之後將一非導電塗層施加至引線框架之底部表面。此非導電塗層可用以保護引線框架免受機械磨蝕或磨損之影響，且因此可增加所得的晶片尺寸封裝之耐久性。該塗層係意欲在PCB安裝期間保護主動引入引線免受短路之影響。電著陸點或墊之預期位置將保持開放且未經覆蓋以提供必要的電連接。
在本發明之另外實施例中，本發明方法可進一步包括在單個化之前或之後將一電磁干擾(EMI)屏蔽施加至晶片尺寸封裝。該電磁干擾屏蔽消除或至少顯著減小可發生在電氣設備中之不期望輻射電磁能之耦合。製備先前技術晶片尺寸封裝通常需要部分切割引線框架基板或層壓以曝露所希望之金屬層以用於將EMI屏蔽連接至一接地。由於有機基板之金屬跡線之厚度通常為5至18 μm，因此製程控制很重要。相比而言，本發明之ELP平臺特別適用於施加一EMI屏蔽，此乃因由於使用較厚框架其比其他種類之引線框架具有更寬泛的製程控制。另外，本發明ELP平臺亦具有在囊封期間使用袋式模製之選擇權以避免部分切割成引線框架。在此實施例中，袋式模製製程不囊封整個引線框架，而是保持該引線框架之金屬之一部分曝露且可供連接至用於接地之EMI屏蔽。
可使用任一方便製程來施加該電磁干擾屏蔽，諸如藉由無電鍍覆、電解鍍覆、噴塗、浸漬、噴濺沈積或一網版印刷製程。
已參考黏附至一引線框架之一晶片附接區域之一單晶片論述了本發明。在本發明之此態樣之另外實施例中，該方法可包括在囊封引線框架之前晶粒堆疊複數個晶片。舉例而言，一個晶片可黏附至一晶片附接區域，且一第二晶片可黏附至該第一晶片之頂部。可堆疊任一數目個晶片以形成本發明之晶片尺寸封裝。每一晶片將電連接至引線框架、該堆疊中之另一晶片或兩者。可使用線接合技術、覆晶技術或兩者以及此項技術中之任何其他技術來連接該等晶片，且此等配置將取決於製造期間的特定實施例及組態，且可將任何此等實施例組合至一單個引線框架上。
現在將參照圖闡述本發明，其中相同數字指代相同元件。圖4至15b及圖16至24b顯示形成具有可與近晶片尺寸封裝(CSP)之引線數相媲美之引線數之一部分經圖案化引線框架封裝之不同實施例。本發明之方法改良製造線的自動化及自其製作封裝之品質及可靠性。此係藉由執行製造製程步驟之一主要部分而完成，其中一部分經圖案化之金屬膜形成至一個側上之一網狀引線框架中。與習用沖穿模板狀引線框架相反，本發明中所使用之引線框架在一個側上部分圖案化而在另一側上係實心及扁平的。此結構藉由機械及熱方式兩者加以改良，並且在晶片附接、線接合以及囊封製程期間表現得無扭曲或變形。可遮蔽或以其他方式標記底部表面以描繪將最終藉由背面蝕刻而移除之區。在完成晶片附接及線接合製程步驟並將晶片及線接合黏附且密封地囊封於一模製材料中之後，在未藉由底部表面之選擇性預鍍覆層所遮蔽之區域中透過該膜而部分蝕刻該底部表面，以使引線觸點與晶片墊隔離且彼此隔離。隨後，單個化所得的經囊封封裝而不必將其切割成任何額外金屬。
更具體而言，圖4至15b顯示用於一線接合晶片之一部分經圖案化之引線框架的形成及使用其以用於形成一ELP型電子封裝之一方法。另一方面，圖16至22顯示用於一覆晶之一部分經圖案化之引線框架的形成及使用其以用於形成一ELPF型電子封裝之一方法。亦結合圖24a及24b闡述使用瞬時的部分經圖案化之引線框架形成一ELGA型電子封裝之一方法。
圖4係一膜(較佳地係一金屬薄片，且較佳地係銅)之一剖視圖，該膜係不僅形成於一引線框架中，而且亦在確保形成引線框架之製程步驟期間用作一穩定載體。金屬條帶之厚度係等於或大於約0.05 mm。在另一實施例中，該厚度的範圍可係在約0.05至0.5 mm之間。
形成一引線框架通常涉及切穿金屬條帶，像切割一模板一樣，並然後藉助極細小指狀引線進行操作。為將此一精緻結構固持在適當位置，可使用一真空夾頭。然而，習用真空夾頭通常並非經調適用以為此等精緻裝置提供吸力而且必須通常在周邊上對引線框架施加壓力。必須從各類型及大小的引線框架改裝用於此目的之任何索具。然而，本發明緩解此改裝步驟。由於部分經圖案化之引線框架之底部表面為實心且連續的，因此一習用真空夾頭可在處理期間輕易地將引線框架固持在適當位置。此外，可在製造引線框架中普遍使用可適應各種工業用引線框架之一種大小的金屬條帶。可藉助欲形成之引線框架上之甚小應力及應變來完成晶片附接及線接合之後續製程步驟。可輕易製造具有甚細小幾何形狀的引線框架，此乃因藉由網狀結構將引線固持在一起並且該等引線框架至直最終步驟才彼此分離。
可以若干方式完成在引線框架上形成各種圖案。一種方法可係將圖案衝壓/壓印至金屬中。其他方法可包含化學或電化學研磨及放電加工(EDM)。另一方面，較佳地使用光微影圖案化，其係半導體製造的主要方式。在本發明中，在光微影圖案化之前在前(或頂部)側及背(或底部)側兩者上預鍍覆圖4中所顯示之金屬條帶(100)。可藉助達成接合以及可焊性之一材料來分別預鍍覆前表面及背表面中之任一者或兩者。在一個實施例中，藉助一可接合材料(諸如試鍍型Ni/Pd/Au或Ag)來預鍍覆前表面。在另一實施例中，藉助一可焊材料(諸如Sn/Pb、無鉛焊料、沈浸錫無電鍍鎳或試鍍型Au)來預鍍覆背表面。在另一實施例中，藉助與頂部側相同的材料預鍍覆背表面，該材料然後可在背面圖案化期間充當一抗蝕劑。稍後可在最終完成之前剝離此抗蝕劑類鍍覆層。在期望之情形下可在一稍後步驟中執行預鍍覆。
在下一步驟中，光微影圖案化預鍍覆之前側(110)以形成對應於晶片墊區域周圍之晶片墊(115)及電觸點(113)之區域。一電觸點(113)之特徵可為一引線之端部分，其係透過形成網狀結構之中間凹入部分之第一區連接至晶片墊區域(115)。當自背面蝕刻金屬膜(100)時，在一稍後時間移除此等中間凹入網狀部分，以便端部分與晶片墊部分將彼此隔離。包括一晶片墊(115)及周圍觸點(113)之區域有時稱作晶片位置。可在以鏈輪方式至一卷軸之一連續銅薄片輥上形成複數個晶片位置以輕易地使包括一個或多個晶片位置之引線框架之形成自動化。圖5圖解說明兩個晶片位置，其將形成至兩個對應引線框架中，該等引線框架又將係自其將形成之兩個封裝之部分。
針對圖5中所圖解說明之兩個晶片位置所顯示之圖案然後藉由蝕刻轉印至膜條帶(100)中。如圖6中所顯示，本發明之一主要特徵係僅部分透過該金屬之厚度執行蝕刻，其在本文中稱作部分圖案化。在該膜之一第一區中執行部分圖案化以形成一網式結構(130)，其連接每一引線框架之引線觸點(113)之晶片墊(115)。該第一區亦在該膜之街道形部分(136)中將引線框架彼此連接。
如圖6a至6c中所顯示，可在一區塊/視窗膜(138)中形成一矩陣或此等引線框架(例如，16×16)。圖6b及6c顯示該第一區包含網式結構(139)，其連接每一引線框架之晶片墊與引線觸點。該第一區亦在該膜之街道形部分(136)中將複數個引線框架彼此連接。
在一個實施例中，部分圖案化可自該膜之厚度的25%至90%發生變化。然而，部分圖案化可實際上為該膜之厚度的任一百分比，且可藉由考量影響可製造性參數之各種因素來確定部分圖案化之量，該等參數包含撓性、剛性以及熱厚度(或導熱率)。可基於給定晶片大小以及線接合或其他連接媒介(其可用於一給定封裝中或下一級封裝中之封裝之間之層級間或層級內連接)所需之小型化的程度來確定引線觸點區域(113)及晶片墊區域(115)之橫向尺寸。尤其應注意，由於指狀引線之網狀結構，對引線框架之細小特徵及尺寸穩定性的製造性關注現在不那麼重要。
如圖7中所顯示，其次使用任何方便構件(諸如環氧樹脂(150))將晶片(140)附接至晶片墊區域。根據本發明，顯示附接之晶片與晶片墊之間之連結部包括環氧樹脂或焊料。可用導電粒子填充環氧樹脂(150)以增強晶片之冷卻。在替代性方案中，亦可使用焊料膏(150')來替代環氧樹脂(150)以提供晶片與晶片墊之間的一較牢固接合，以及至周圍環境的一更有效冷卻路徑兩者。環氧樹脂得以固化，且如圖8中所顯示，在晶片附接之後，使用熟知的線接合技術將線(160)接合至端子(145)及對應引線觸點(113)，如圖8中所顯示。由於根據本發明而形成之引線框架具有(諸如)藉由一真空夾頭(未顯示)而牢固地座落並固持於一扁平表面上之一實心、連續背側，因此引線之網狀結構並不在線接合期間顫動或跳動。此造成極佳接合，這改良最終產品之可靠性。即使背側為實心且連續的，其仍可具有關於何處將出現背面蝕刻的指示器。舉例而言，背側可具有破裂或其他指示器，其可係該膜之表面之部分，或可用一預鍍覆材料(120)遮蔽該背側以描繪將被背面蝕刻之預期區。舉例而言，可在區域(113)下面遮蔽預鍍覆材料(120)以指示引線框架之對應部分將在稍後的蝕刻期間保留且將移除區域(130)及(136)下面之區域。
在圖9中，在連接晶片及對應觸點之後，然後(例如)藉由一樹脂將金屬膜之前側上之所有組件密封地囊封於一模製材料中。在該膜及所有曝露表面上方形成囊封物(170)，該等曝露表面包含引線框架及其相關聯之線(160)、晶片(140)及觸點(113)以及網式結構(130)及街道形部分(136)。當提起所得的經模製封裝時，乾淨的背側現在可用於進一步處理。藉助此所揭示之方法消除至封裝之下側上之覆蓋區的模製閃光通常所遇到之問題。先前可已藉助將促進後續處理或蝕刻之一物質來鍍覆該乾淨的背側。
如圖10中所顯示，引線觸點(113)及晶片墊(115)兩者現在可輕易地彼此隔離以藉由透過封裝之背側蝕刻第一區之網式結構(135)來形成其自己的島狀物。在此刻，亦背面蝕刻街道形部分(136)。使用諸如一可印刷油墨或一有機材料之一物質的預鍍覆(120)可用作一遮罩或抗蝕劑以形成期望之底部特徵(123、125)。在其他實施例中，可使用一有機材料替代金屬或可焊材料來作為蝕刻遮罩。可在背面蝕刻之前於任一方便步驟中將有機材料印刷或施加至引線框架上。
背面蝕刻會繼續，直至達到模製材料。用於背面蝕刻金屬的蝕刻方法可不同於用於前側的蝕刻方法。用於背側的蝕刻時間可端視於自前側執行的部分蝕刻之程度而不同於用於前側的蝕刻時間，。因此，部分蝕刻引線框架之初始形成可經定製以適合對最終封裝之自動化、品質、可靠性及功能性之製造要求。在用作一化學抗蝕劑之底部上之預鍍覆層(120)可經剝離以曝露金屬條帶(100)。
為保護材料且易於安裝至印刷電路板，可將可焊材料(諸如無電鍍Ni/沈浸Au、沈浸Sn或其他此等材料)鍍覆至金屬條帶(100)。可保留或剝離掉任何預鍍覆層，此係視為適合於特定情況。
作為一最終步驟，單個化引線框架之間的街道形部分(136)上方之囊封物(170)以形成兩個個別封裝，如圖11中所顯示。此係以若干種方式完成，包含鋸切、噴水切割、雷射切割或其組合，或尤其適用於切割塑膠之其他技術。換言之，不存在需切穿之其他金屬且因此不存在分層以及與切割組合的塑膠及金屬相關聯的其他問題。將此與習用封裝比較，在習用封裝中必須在單個化封裝之同時切割街道形之間的橋接金屬。許多次當同時切割金屬及塑膠兩者時，金屬晶片中之某些可使線及觸點短路，從而造成鋸條上不合需要及不可預測的磨損。如圖6a中所顯示，亦可應用此方法以自一引線框架矩陣生產大量封裝。
圖12a中顯示透過一單個化ELP之囊封物所俯視之一俯視剖視圖。圖12b顯示晶片與觸點中之一者之間的封裝之一拐角之一放大視圖，該等觸點包括原始金屬條帶(100)、經預鍍覆以形成可接合層(113)之一頂部表面、及經預鍍覆以形成可焊層(123)之一底部表面之一部分。在圖12b中，一「唇狀物」係顯示在晶片之觸點及拐角兩者上。觸點(113)及晶片(140)係顯示為在其自己的島狀物上彼此隔離，但僅透過已進行線接合之線(160)而彼此連接。
封裝之下側上的可焊預鍍覆表面(120)在未經剝離之情形下現在可用於若干個目的。首先，至晶片墊(140)之背面(125)的直接外部存取提供用於冷卻之額外熱路徑。其次，接近晶片大小封裝(CSP)之覆蓋區內的觸點(123)使以下成為可能：在下一級封裝中安裝緊密隔開的封裝，並因此增加同一區域之效能。
本發明之另一態樣提供用以減少模製材料與其應黏著至的表面之間的分層之可能性的一構件。此係藉由半蝕刻晶片墊及接觸區域周圍的邊緣以形成一搭接物或一「唇狀物」(諸如圖12b中之編號(105)所指代)而完成。亦可能形成圖12c中所顯示之不規則形狀的空腔(107)以增強與模製材料接觸之表面之聯鎖機制。圖13a至13f中亦顯示各個其他空腔之放大視圖，且此等表面增強之形成可輕易地併入自前側的部分蝕刻中。此對於自背側進行蝕刻而言將沒有必要，此乃因模製材料僅囊封自前側部分形成之表面。
圖14將本發明之方法概述為以自前側部分蝕刻一引線框架(200)至一金屬條帶中開始，並以採用形成期望晶片墊及周圍觸點之此一方式背面圖案蝕刻(250)同一金屬條帶結束。晶片附接(210)、環氧樹脂固化(220)、線接合(230)及囊封(240)之中間步驟係全部在一機械及熱穩定引線框架上完成，此乃因引線仍透過金屬膜中之一部分經蝕刻之網狀或網式結構上的中間凹入部分之第一區而連接。注意到以下亦很重要，僅在已將封裝之所有組件固定在一囊封物中之後才透過背面圖案蝕刻(250)來移除中間凹入部分之第一區，而且使周邊觸點以及晶片墊彼此分離以進行適當隔離。在最終步驟之前，可執行剝離預鍍覆層(120)及施加可焊材料。因此，不需要在單個化(260)成單一接近晶片大小封裝期間切穿任何金屬。
本發明之方法可用以形成各種封裝，諸如用於一電子封裝之一陣列類型之一引線框架。一陣列型封裝(400)之一俯視圖係在圖15b中顯示為鄰近於圖15a中所顯示之標準周邊型封裝(300)。儘管編號(305)指代晶片端子之一周邊配置，但編號(405)指代可經組態成直列或交錯式端子之一陣列型配置。使用如藉由參考編號(310)及(410)所指示之所揭示之部分圖案化發明來形成兩種封裝。在陣列型ELP中，顯示內部引線(440)及外部引線(445)。兩種封裝係囊封於模製材料(320)或(420)中。藉由(330)及(430)指示背面圖案蝕刻以使觸點與晶片隔離。編號(450)繪示一接地環特徵，其係蝕刻至與模具相同之位準。編號(460)指ELP之仰視圖上之陣列型輸入/輸出組態。
圖式16至24b中所顯示之第二實施例揭示形成一部分圖案化之VFQFP-N型引線框架之一方法，其係尤其適合於批量生產FC電子封裝。經製作以適應覆晶之引線框架將在下文中稱作FCL以將其與習用引線框架區分。此乃因，不像習用引線框架，FCL更堅固且更適應於自動化製造線，如下文所闡述。
與習用通用沖穿型模板狀引線框架相比，FCL亦為網狀結構。一網狀FCL之前側具有凹入區段(包含部分圖案化引線)，而背側係實心及扁平的。此提供機械剛性以在製造製程期間表現得無扭曲或變形。在完成晶片附接及封裝之密封之後，蝕刻背側以將引線觸點彼此隔離。可藉由無電鍍或沈浸製程來完成移除預鍍覆層或藉助其他可焊材料重新鍍覆。隨後，單個化所得的經囊封封裝而不必將其切割成任何額外金屬。因此，應明白可輕易地製造具有甚細小幾何形狀(諸如具有VFQFP-N封裝)之FCL，此乃因引線係藉由網狀或網式結構固持在一起而直至最終的單個化步驟才完全彼此分離。
像已經揭示的第一實施例之部分圖案化之引線框架一樣，第二實施例之FCL亦係由一金屬薄片(較佳地係如圖4中所顯示之銅膜)形成，其中預鍍覆前表面及背表面兩者，或如前文所陳述，可將鍍覆延緩至一稍後步驟。(應注意，由於用於兩項實施例之製程步驟係類似的，因此參考編號已酌情保持為相同，表示具有撇號的第二實施例之彼等參考編號除外。同一參考編號(100)已針對用於兩項實施例之金屬膜而保持一致)。然後，以光微影方式圖案化經預鍍覆之前側(110')以形成晶片接收區域(115')、圍繞晶片接收區域之引線部分(113')及其他中間區域(117')。在下文所揭示之一後續製程步驟中，將引線之一個端部分連接至一PC之端子，而將另一端部分連接至下一級封裝。包括一晶片接收區域及周圍引線之區域有時稱作一晶片位置，類似於具有線接合晶片之晶片位置。可在以鏈輪方式連續至一卷軸之一連續銅薄片輥上形成包括複數個晶片位置之複數個引線框架以輕易地使包括一個或多個晶片位置之引線框架之形成自動化。圖16圖解說明兩個晶片位置，其將形成至兩個對應的引線框架中，該等引線框架又將係自其將形成之兩個封裝之部分。
然後藉由透過蝕刻之部分圖案化而將針對圖16中所圖解說明之兩個晶片位置而顯示之圖案轉移至金屬膜(100)中。圖17中所顯示之部分圖案化可最多為金屬條帶之厚度的一半、四分之一，或者就此而言任何比率，且可藉由考量影響包含撓性、剛性及熱厚度(或導熱率)之製造性參數的各種因素來確定部分蝕刻量。可基於包含晶片大小之給定晶片位置及引線(其可用於一給定封裝中或下一級封裝中之封裝之間之層級間或層級內連接)所需之小型化之程度來確定引線觸點區域(113')及晶片區域(115')之橫向尺寸。尤其應注意，由於指狀引線之網式結構，對引線框架之細小特徵及尺寸穩定性的製造性關注現在不那麼重要。
然後翻轉覆晶(FC)(130')使得晶片之前側上之端子(135')位於如圖18中所顯示之引線之一個端部分上。在一稍後步驟中，引線之相對端將形成至電觸點中，以供連接至下一級封裝(諸如一卡或一板)。然而，首先，透過如該技術中所實踐之一晶片連結爐發送圖18中所顯示之網狀引線框架結構上所組裝之晶片。對焊料球進行回焊以使回焊受BLM限制，從而形成焊料柱。由於根據本發明所形成之引線框架具有穩固座落並固持在一扁平表面上之一實心、連續背側，因此引線之網狀結構並不在晶片連結爐周圍顫動或跳動，從而產生極佳的晶片連結。因此，所揭示之方法改良最終產品之可靠性，即VFQFP-N型封裝之可靠性。
在晶片連結之後，然後晶片連同原始金屬膜之前側上的部分圖案化之引線(例如)藉由一樹脂密封地囊封於一模製材料中，如圖19中所顯示。囊封物(140')形成於包含引線(113')之表面的所有曝露表面周圍、焊料球(135')周圍、晶片下面、沿凹入晶片接收區域(115')之垂直壁以及凹入區域(117')之垂直壁，牢固地固持至一扁平表面上之金屬條帶(100)之未經蝕刻、實心及扁平背側除外。當提起所得的經模製封裝時，乾淨的背側現在可用於進一步處理。在此實施例中亦消除至封裝之下側上之覆蓋區的模製閃光之通常所遇到的問題。
現在可藉由在製程開始時，透過與自前側部分地蝕刻之圖案對準之封裝之背側進行圖案化而使引1線(113')輕易地彼此隔離。背面蝕刻會繼續，直至達到模製材料。此係顯示在圖20中，其中移除引線框架之網狀部分(即區域(111')及(119'))以使晶片區域(115')彼此斷開，且使引線(113')彼此斷開。用於背面圖案化金屬之蝕刻方法可或可不與用於自前側進行部分蝕刻之方法相同。而且，自背側之蝕刻時間可端視於自前側所執行之部分蝕刻之程度而不同於用於前側之蝕刻時間。因此，部分蝕刻引線框架之初始形成可經定製以適合對最終封裝之自動化、品質、可靠性及功能性之製造要求。在用作一化學抗蝕劑之底部上之預鍍覆層(120)可經剝離以曝露金屬條帶(100)。為保護材料且便於安裝至印刷電路板，可將可焊材料(諸如無電鍍Ni/沈浸Au、沈浸Sn或其他材料)鍍覆至金屬條帶(100)。
作為一最終步驟，其次將具有用於圖解說明本發明之目的之兩個經囊封晶片位置之圖20的封裝係單個化成單一接近晶片大小封裝(CSP)，其比VFQFP-N型封裝多，如圖21中所顯示。一單個化式部分圖案化之引線框架封裝之一俯視圖係顯示在圖22a中，其中顯示引線(113')彼此隔離且連接至晶片(130')之下側上之焊料球(135')。圖22b顯示晶片與連接至可提供於一卡或一板(150')上之一外部觸點(145')的引線中之一者之間的封裝之一拐角之一放大視圖。預鍍覆表面(120')已經製備以連結至下一級觸點，如同一圖中所顯示。可保留或移除預鍍覆層或遮罩層，此視為此時的適當或所需方式。亦可在該製程中酌情針對個別情況在其他時間移除預鍍覆層或遮罩層。而且，將引線(113')之下側(114')曝露至周圍環境，因而提供增強的冷卻。在某些情形中，可將一塗層施加至下側(114)以減小板安裝期間可能短路之機會，尤其對於細小間距應用而言。
可使用與以前所揭示之技術相同之技術來防止囊封物與FCL之表面的分層，即，藉由併入網式引線框架之凹入區域(115')及(117')之垂直壁上之圖13a至13f的不規則形狀之空腔。此等表面增強之形成可輕易地併入至自前側之部分蝕刻中。此對於自背側進行蝕刻而言將沒有必要，此乃因模製材料僅囊封自前側而部分形成之表面。
圖23將本實施例之方法概述為以自前側部分圖案化引線框架(200')至一金屬條帶中開始，並以形成期望晶片接收區域及周圍引線之此一方式背面圖案化(240')同一金屬條帶結束。FC放置(210')、FC晶片連結(220')及囊封(230')之中間步驟係全部在機械及熱穩定FCL中完成，此乃因引線仍透過金屬膜中的經部分蝕刻網狀結構而連接。注意到以下亦很重要，僅在已將封裝之所有組件固定在囊封物中之後才透過背面圖案蝕刻(240')來選擇性地移除引線之網部分，而且使引線彼此分離以進行適當隔離。因此，不需要在單個化(250')成單個接近晶片大小封裝期間切穿任何金屬。
本發明之方法可用以形成各種封裝，諸如一陣列類型之部分圖案化引線框架，其中焊料凸塊之一區域陣列可同時晶片連結至上方使晶片翻轉之引線框架，類似於本文所揭示之具有一周邊焊料凸塊集之方法。而且，可同時形成部分圖案化之引線框架本身之一陣列，且然後亦同時連結FC，後跟將該陣列單個化成多個分離的VFQFP-N型封裝。而且，每一所得的CSP可因此在用於連結至下一級封裝上的陣列類型之封裝下面具有焊料凸塊、墊或其他電連接以形成具有著陸點柵格陣列之一經蝕刻之引線框架封裝，或圖24a及24b中所顯示之ELGA型封裝。圖24a中顯示一剖視圖，其中在引線(145')上方形成晶片墊(135')。在背面圖案化之後，引線(145')係彼此電隔離以連結至下一級封裝。可透過沈浸錫浸漬或無電鍍鎳鍍覆藉助任一數目個可焊材料閃光完成(145')之曝露的底部表面。ELGA封裝之底部表面(111')係顯示在圖24b中，其中一陣列圖案用於電連接件(145')。
焊料凸塊之形式可係一金屬柱凸塊(諸如一銅柱凸塊)，其中每一凸塊係由具有約75微米高度的一Cu軸組成，該軸具有焊料(或無Pb)蓋以造成約100微米之一總高度。當使用Cu柱凸塊時，「焊料凸塊」將係「焊料蓋」。使用Cu柱在晶片表面UBM與板接觸點之間給出大於50微米之一凸出物，且使塑膠囊封物能自由地流動且覆蓋覆晶下面的裂縫。
由於形成ELP、ELPF或ELGA封裝中之任一者的部分蝕刻方法在各個製造步驟期間提供強固性，因此其他形式的電子封裝亦可行。一種此類形式包括本發明之引線框架封裝之線接合至下一級封裝。超聲波接合技術由於引線本身之脆弱性而無法用於習用引線框架上，除非將其附接至一實心基底以提供穩定性及強度。相比而言，部分經蝕刻之引線框架由於其網式結構而係穩定的。部分圖案化之引線框架之未經蝕刻及經預鍍覆底部表面(120')提供實心接合區域或柱狀物，以有效地將超聲波能量應用於接合在ELP或ELPF之區塊或條帶上的鋁線楔形物。根據本發明之另一態樣，因此鋁線(121)係以超聲波方式附接至部分經蝕刻之引線框架之一區塊或條帶之底部表面，如圖25a中所顯示。線直徑範圍係在約0.001英吋至0.020英吋之間，後者直徑代表帶狀物而非線。然後對該等條帶進行囊封、背面圖案化及單個化以形成個別接近CSP。需要超聲波接合，此乃因其避免曝露至藉由球柵格陣列型封裝所經歷之球接合溫度，並因此獲得經改良之可靠性。亦可應用銅線球接合，如圖25b中所顯示。將理解圖25a及25b中所顯示之CSP可係ELP及ELPF中之任一者。
本發明在用於電子封裝之製造製程中促進若干個額外優點。舉例而言，在背面蝕刻之後且在單個化之前，在封裝係仍配置於封裝之一區塊中之同時，該區塊將內在地準備用於條帶測試。與將封裝處理為個別單元相比，此提供一重大優點。在將封裝配置於一區塊中之同時對其進行條帶測試會改良測試之可靠性。
本發明亦使一製造商能夠生產具有兩列或三列交錯引線之封裝，該等引線可使一給定封裝之I/O能力倍增。引線框架之扁平連續底部表面使得能夠使用通用組裝設備，其不需要針對每一應用而改裝，且其對於自動化係完全靈活的。舉例而言，2×2到12×12個封裝區塊之間的處理不需要任一機械變化。另外，本發明輕易地促進構造具有用於每一腳之一「凸出物」之封裝(例如在腳之表面處的模製體之底部之間的2密耳處)。當晶片封裝欲連接至下一級封裝(諸如一板)時，該凸出物提供額外優點。
圖26a及26b圖解說明本發明之一態樣之一實施例，其中兩個晶片(505、510)晶粒堆疊於一引線框架(500)之一晶片墊(515)上。下晶片(505)(即黏附至晶片墊接收區域(515)之晶片)電連接至晶片墊區域(515)周圍之內部電引線集(520)。上晶片(510)(即黏附至下晶片(505)之頂部之晶片)電連接至晶片墊區域(515)周圍之最外部引線集(525)。藉助保護晶片及線免受損壞之一囊封物(530)來囊封晶片。雖然圖26a及26b中之晶片(505、510)係符合本發明之線接合晶片，但該等晶片中之一者或多者亦可係覆晶。下晶粒堆疊晶片(505)在大小方面係大於上晶片(510)。雖然在某些實施例之說明中下晶片及上晶片並未彼此電連接，但此等晶片可(例如)藉由自一個晶片至另一晶片的線而電連接。可藉由將各個晶片之端子連接至自引線框架延伸之電引線之端部分來完成形成電連接之步驟。
圖27a至27c圖解說明本發明之一實施例，其中晶片墊區域(550)係凹入的以允許經改良之晶粒堆疊及封裝高度之減小。在圖27a至27c中，三個晶片(555、560、565)經晶粒堆疊以形成一晶片封裝。如可在圖27a中看出，已移除晶片墊區域(550)之內部以便僅存在一正方形外環。將一晶片(555)放入於此晶片墊區域中並將其附接至該晶片墊區域。雖然圖27a至27c中顯示符合本發明之三個晶粒堆疊式晶片(555、560、565)，但可存在任一數目個晶粒堆疊式晶片。在圖27a中，凹入的晶片墊區域(550)之內部係顯示為引線框架之頂部表面。即，僅該晶片墊區域之外正方形環(575)已沈積於引線框架之頂部上，且該晶片墊區域的整個內部(550)並未沈積或自引線框架得以移除。在本發明之替代性實施例中，將一薄材料層沈積於該晶片墊區域之內部，或移除晶片墊內部區域之一部分。在此等實施例中，該晶片墊區域之內部將高於引線框架背面，但仍低於該晶片墊區域之外部分，從而為一晶片之附接提供凹入的晶片墊區域。
雖然在圖27a至27c中，最大晶片(555)定位於晶粒堆疊之底部上，而最小晶片(565)定位於頂部上，但可定位該等晶片以使最大晶片在頂部上而最小晶片在底部上。最高晶片(565)係顯示為連接至中間晶片(560)及引線框架(570)上之電引線(580、585)。中間晶片(560)係顯示為連接至最高晶片(565)及引線框架上之電引線。覆蓋晶粒堆疊式晶片(555、560、565)之囊封物(590)防止晶片封裝之線在操作或安裝期間遭到損壞。使用一黏合劑(諸如一導電或一非導電環氧樹脂)或使用一絕緣材料將各個晶片附接至引線框架(550)或將其彼此附接。
圖28a及28b係具體化本發明之若干個態樣之引線框架之透視圖。圖28a顯示在將晶片附接至引線框架之前具有四個晶片墊區域(605、610、615、620)之一引線框架(600)。圖28b顯示在已將晶片(625、630、635、640)附接至晶片墊區域(605、610、615、620)並將其電連接至引線框架之後的同一引線框架(600)。
圖28a將引線框架(600)顯示為具有用於線接合晶片之三個晶片墊區域(610、615、620)以及用於一覆晶之一個晶片墊區域(605)。用於線接合晶片之三個晶片墊區域中之兩者(615、620)並非係凹入的而剩餘晶片墊區域(610)係凹入的。此等晶片墊區域(610、615、620)包括形式為晶片墊區域之外周長上形狀為一「T」之鎖定區域之變更(645)。此等鎖定特徵為欲黏著之一囊封物(650)提供額外的表面積，且提供用以保留囊封物而無囊封物之橫向移動之構件。
在圖28b中，並非凹入的晶片墊區域(615、620)各自支撐經由至引線框架的電引線所連接之一單晶片(635、640)。藉由一層電引線形成用於覆晶(625)之晶片墊區域(605)，且將一覆晶(625)放置於此等引線之頂部上以形成電連接。與線接合晶片(630、635、640)相比，覆晶(625)從而節省引線框架(600)上之空間。雖然為澄清起見僅將單晶片顯示為附接至引線框架上的兩個非凹入晶片墊區域(615、620)，但在本發明之其他實施例中，可在此等線接合晶片或覆晶之頂部上放置一個或多個晶片。
在圖28b中，引線框架上的凹入晶片墊區域(610)支撐複數個晶粒堆疊式線接合晶片(統稱為630)。此等晶片係使用一黏合劑(諸如一導電或非導電黏合劑，例如環氧樹脂)或使用一絕緣層附接至晶片墊區域(610)。凹入晶片墊區域(610)之外周邊包括形式為形狀為一「T」的鎖定區域之變更(645)。
圖28a及28b中之引線框架(600)亦具有定位於覆晶晶片墊區域(605)與凹入晶片墊區域(610)之間的電引線(通常為655)，其還可用於除電腦晶片以外的其他元件。舉例而言，此等電引線可係諸如半導體元件、無源組件、電阻器及電容器或其他非晶片組件[通常顯示為(660)]之元件，其用以補充晶片封裝中的晶片之功能。在圖28b中，電容器或電阻器附接至此等電引線。可以將晶片逐一地晶粒堆疊於晶片墊區域上且然後在晶粒堆疊且電連接下一晶片之前將其電連接至引線框架。另一選擇為，可晶粒堆疊所有晶片且然後可將整個晶粒堆疊晶片集電連接至引線框架。在另一實施例中，可與晶片墊區域分離地晶粒堆疊該等晶片，且然後整個晶粒堆疊晶片集可附接並電連接至引線框架。雖然其將方便將晶片及無源組件附接至引線框架，且然後後跟線接合(或形成電連接之其他方法)，但可以任一次序形成晶粒堆疊及電連接。
圖29a至29c顯示可應用於晶片墊區域之各種類型之變更的實施例。在圖29a中，變更(705)在晶片墊區域(720)之外部邊緣上採取一「T」形狀切口之形式。在圖29b中，變更(710)之形式為沿晶片墊區域(725)之外周長定位之空腔或穿孔。圖29c圖解說明形式為沿晶片墊區域(730)之外周長之切口的變更(715)。此等變更給經囊封之晶片封裝提供增加的強度及一經改良之穩定性。
雖然圖29a至29c中的變更或鎖定特徵(705、710、715)係定位於各別晶片墊區域(720、725、730)之周邊上，但該等變更亦可放置於晶片墊區域之其他部分上。舉例而言，該等變更可在將並非藉由一晶片覆蓋之晶片墊區域之內部部分上且因此可用一囊封物加以填充。
在圖29a至29c中，已將該等變更顯示為係定位於晶片墊區域上。在本發明之額外實施例(諸如圖30a至32f中所圖解說明之彼等實施例)中，該等變更可定位於定位在引線框架上之電引線上，且該等晶片可電連接至該引線框架。該等變更亦可同時放置於晶片墊區域及引線上。圖30a至31b顯示具有變更之電引線之若干個實施例之俯視圖及側視圖。圖30a至30d圖解說明各種類型之引線(735、740、745、750)及此等引線中之某些之剖面。圖30b顯示一變更可具有定位於引線(740)之一內表面(755)中之一可接合材料。圖31a及31b顯示引線(760、765)之表面(770、775)可經粗糙化以達成一囊封物之經改良之保持力。
圖32a至32f圖解說明圖30a至31b之實施例之透視圖並例證具有變更之電引線之若干個實施例。圖32a圖解說明具有一晶片墊區域(805)之一引線框架(800)。該圖之畫圓圈部分(810)圖解說明具有變更之電引線(815)。圖32b至32f例證此等類型之引線。圖32b至32d顯示引線(820、825、830)之實施例，其通常類似於圖30a、30c及30d中所圖解說明之彼等實施例。圖32e圖解說明一引線(835)，其通常類似於圖30b中所顯示之引線。圖32f圖解說明一引線(840)，其具有形式為沿該引線之周邊之水平切口的表面粗糙化，從而給予該引線一階梯式外觀。一化學或另一類型之製程可用以獲得圖32f中所顯示之表面粗糙化。可結合引線及晶片墊變更來應用此表面粗糙化。
圖33a至33b圖解說明本發明之一另外實施例之一態樣的剖視圖，其中使用一夾子(925)來替代線接合以給晶片尺寸封裝(935)提供電力並從而改良其功率容量。圖33a圖解說明使用線接合晶片(905及910)之此實施例，且圖33b圖解說明用於覆晶(顯示為一單晶片907)之實施例。該夾子提供與線接合相比大致更大量之電力且因此允許所得的晶片封裝(935)之一經改良之可靠性。該夾子亦協助自該等晶片散熱。當使用該夾子時，最高晶片[例如圖33a中的(910)]將含有用以將電信號發射至印刷電路板之引線。在圖33a中，線接合晶片(905及910)係放置於晶片墊區域(900)上且經由線(920)電連接至引線(915)。雖然電連接之數目及類型將取決於具體實施例，但複數個線(920)係用以將晶片(910)連接至複數列電引線(915)。在圖33b中，一覆晶(907)係放置於自一引線框架突出之電引線(諸如915)上。雖然實際上可存在形成晶片尺寸封裝(935)之覆晶與線接合晶片之任何組合，但為便於圖解說明起見，圖33b中僅圖解說明一單覆晶(907)。
最上部晶片(907及910)之頂部表面係藉由一夾子(925)電連接引線框架(900)上的一個或多個電引線(917)。在已將晶片附接至引線框架之後，將夾子(925)接合至晶片之頂部。可使用任何方便構件來將夾子接合至晶片。在圖33a至33b中所圖解說明之實例中，一導電膏或焊料(930)係用以將夾子(925)黏附至晶片(907及910)。夾子(925)可係由任何導電物質(諸如一金屬或一金屬合金)製造。適當的導電物質之實例包含銅及銀。端視於具體實施例，個別夾子可黏附至特定晶片，或可使用一成群方法使一整個導電條帶或面板黏附至複數個晶片。在此後者實施例中，單個化之動作切穿導電條帶或面板以有效地獲得個別晶片封裝。隨後藉由一囊封物覆蓋堆疊式晶片且在單個化之後產生根據本發明之晶片尺寸封裝(935)。曝露的晶粒墊係通常用以提供一晶片尺寸封裝與一印刷電路板(PCB)之間的一熱及電分離。然而，在某些例項中，曝露的晶粒墊或晶片墊區域對一晶片或晶片尺寸封裝之適當功能有害。舉例而言，某些印刷電路板設計在晶片尺寸封裝下面具有主動電路，且此等電路在封裝具有一曝露的晶片墊之情形下可出現故障。雖然在此等情形下使用一QFN(四方扁平無引線)封裝可呈現一可行性解決方案，但經設計以使用QFN封裝之引線框架具有數個相關聯之組裝困難。舉例而言，難以或不可能使用現有技術生產用於無墊引線框架之QFN封裝，該等技術即，(a)藉助膠帶，其中引線框架通常以map(模製陣列製程)格式，或(b)不藉助膠帶，其中引線框架係以矩陣格式。
為克服此等困難，使用者將(a)使引線框架自底部得以半蝕刻以便可在模製期間嵌入該墊，或(b)使晶粒墊顛倒。然而，對於膠帶式map引線框架而言，存在執行線接合的問題，此乃因膠帶將防止加熱器區塊(用於在將一半導體線接合至引線框架之前對引線框架進行預加熱)與該墊接觸。在線接合之後所執行之膠帶方法對生產良率具有負面影響。對於矩陣引線框架而言，可藉助一底座來設計加熱器區塊以在線接合期間支撐晶片墊區域。然而，此引線框架設計具有一較低生產力，並因此將影響每小時單位生產量並增加生產成本。
在此等情況下，一無墊ELP可提供經改良之功能性及減小的故障機會。無墊ELP可維持一高密度設計且提供一更強固的組裝製程。無墊ELP實施例具有一通常類似於ELP晶片墊實施例之構造，但底部上沒有蝕刻保護。因此，無墊ELP實施例並不需要對製造線進行重大改變。無墊引線框架具有無一底部蝕刻遮罩或鍍覆層之一半蝕刻晶粒接收區域。晶粒接收區域能夠比其他引線框架裝納一更大晶粒大小，並可解決需要將晶粒完全隔離之裝置。由於晶粒接收區域係凹入的，因此所得的晶片尺寸封裝將具有一極低的輪廓，從而最小化其安裝所需要的高度。晶粒附接材料(或黏合劑)因此將係非導電性的以防止電短路，並將通常具有與模製化合物相同的顏色以提供一均勻外觀。另外，晶粒附接材料或黏合劑應在背面蝕刻期間穩定以防止損壞晶片尺寸封裝。晶粒附接材料可係此項技術中習知之任何物質，諸如一可固化環氧樹脂或一膠帶(諸如聚醯亞胺黏著膠帶)。
圖34a至34f圖解說明一部分圖案化之引線框架之一實施例，其中缺少一晶片墊區域或一晶片接收區域，且將晶片直接黏附至將形成引線框架之經蝕刻膜之底部。在晶粒附接、囊封及背面圖案化之後，使晶片之底部曝露於晶片尺寸封裝中。如圖34a中所顯示，部分經蝕刻之膜並沒有用以接收一半導體晶片之一隆起的晶片墊區域。圖34a顯示已在前側上經部分蝕刻之一金屬膜(1000)。可藉助將促進稍後處理(諸如線接合)之一物質在一個或兩側上預鍍覆該膜(1000)。舉例而言，可採用一可線接合物質(諸如NiPdAu或銀(Ag)，諸如沈浸Ag)來預鍍覆該膜之頂部，且該膜之底部可係裸露的或藉助相同或另一可線接合物質加以預鍍覆。在其他實施例中，一有機材料可用作蝕刻遮罩。
在其前表面上蝕刻該膜(1000)以製備電引線部分(1005)，一積體電路晶片稍後將附接至該等電引線部分。該膜具有使引線框架之部分分離的街道形區域(1035)，且將透過此等街道形區(1035)單個化經囊封之引線框架以獲得個別晶片尺寸封裝。將晶片安裝區域(1010)蝕刻至該膜之前表面中。此等晶片安裝區域(1010)之高度比引線低。換言之，該膜(1000)係在引線(1005)之區域中蝕刻最少並將在引線框架之其他部分中蝕刻最多。
在已製備並適合地蝕刻該膜(1000)之後，將一半導體或積體電路晶片(1020)晶粒附接至該膜，如圖34b中所圖解說明。可使用任何方便物質、晶粒附接材料或黏合劑(1015)(其通常將係非導電的以避免電信號之傳播)來附接該晶片(1020)。
在一個實施例中，可使用一非導電環氧樹脂(1015)來附接晶片(1020)。該黏合劑可應用為一流體或黏性液體，其然後硬化或形成內部交聯以形成一牢固、耐久接合。該黏合劑或晶粒附接材料(1015)將係可見的並曝露在所得的晶片尺寸封裝(1040)之底部上且因此將需要具有長期熱及機械穩定性。在其他實施例中，該黏合劑可形式為一膠帶(諸如聚醯亞胺黏著膠帶)的。該膠帶通常由兩側上用一黏著物質(諸如一熱塑性聚合物)塗佈之一基底膜組成，且該膠帶可係黏的或不黏的。在另外的實施例中，該黏合劑係一固體塑膠物質，其在適當位置固化或凝固以提供晶片與引線框架之間的牢固附接。各種種類之黏合劑、膠帶及其他晶粒附接材料係習知的且可商用。
在一個實施例中，黏合劑(1015)及周圍囊封物(1030)皆為黑色，從而向完成的晶片尺寸封裝(1040)呈現一均勻著色。在其他實施例中，該黏合劑及囊封物係不同顏色。在另外的實施例中，一製造商可希望為該黏合劑及囊封物選擇具體互補或對比顏色(例如)以提供一特定商業包裝。雖然該黏合劑(1015)之厚度將必須足夠厚以具有機械穩定性並承受引線框架之背面蝕刻，但該厚度並不重要。該黏合劑(1015)通常將覆蓋積體電路晶片(1020)之整個底部表面以避免在後續的背面蝕刻或背面圖案化步驟期間以化學或機械方式損壞晶片。
一旦已將晶片(1020)晶粒附接至膜(1000)，就(例如)使用引線線(1025)將該晶片連接至電引線(1005)，如圖34c中所圖解說明。使用一囊封物(1030)密封(圖34d)該晶片(1020)及線引線(1025)。如上文所論述，囊封物(1030)可係此項技術中習知之任何物質。行業中所使用之通用囊封物之一非限制性清單包含矽石微粒填充式環氧樹脂及液體環氧樹脂。通常將該囊封物作為一液體或黏性液體施加至安裝於引線框架上或黏附至該引線框架之各種元件。固化該囊封物會產生一強硬、耐久塗層，其保護晶片尺寸封裝中之下伏元件免受損壞。
在已固化囊封物(1030)之後，然後背面蝕刻引線框架(1000)以隔離電引線(1005)，如圖34e中所圖解說明。在背面蝕刻期間大致或完全移除下伏於晶片(1020)之引線框架(1000)之部分(即，原始晶片安裝區域)直至晶片黏合劑(1015)。
然後沿街道形部分(1035)單個化引線框架以產生適合於後續應用(諸如附接至電腦電路板)之個別囊封之晶片尺寸封裝(1040)。一製造商可針對識別目的而選擇在完成的晶片尺寸封裝上印刷或網版印刷一商標、批號或其他種類之標記。
圖35及36a分別圖解說明經由圖34a至34f中所顯示之序列加以製備的晶片尺寸封裝(1040)之仰視圖及剖視圖。在圖35中，固化的黏合劑(1015)係顯示在晶片尺寸封裝(1040)之中心中作為較亮顏色的不規則正方形。以一較暗顏色顯示之囊封物(1030)圍繞固化的黏著性物質(1015)。囊封物(1030)覆蓋並包絡積體電路晶片(1020)、線(1025)、引線(1005)以及可黏附至引線框架或安裝於其上之任何其他組件。
圖36b圖解說明本發明之另一實施例，其中複數個積體電路晶片(1020、1050)係晶粒堆疊在一完成的無墊晶片尺寸封裝(1070)中。雖然圖26b及36b兩者皆顯示具有晶粒堆疊式晶片的本發明之實施例，但圖26b中之實施例具有一晶片墊(515)而圖36b中之實施例運用無墊技術。圖26b與36b之比較顯示，缺少晶片墊會減小所得的晶片尺寸封裝之高度，從而允許製備具有一較低輪廓之晶片尺寸封裝。
可使用所揭示之發明方法來製備圖36b中所圖解說明之實施例。簡而言之，首先，將下晶片(1020)放置於並沒有一晶片墊之一部分圖案化之引線框架(此圖中未圖解說明)上，且使用一晶粒附接材料(1015)(諸如一黏合劑或環氧樹脂)將晶片(1020)黏附至該引線框架。然後使用一黏著物質(1045)(諸如一導電或非導電環氧樹脂或一絕緣材料)將上晶片(1050)放置於下晶片(1020)之頂部上並使其黏附至該下晶片。使用線接合將晶片(1020、1050)電連接至引線框架。
可在將每一晶片放置於引線框架上之後按順序進行電連接(1025)。即，可將第一晶片(1020)放置於引線框架上並電連接至該引線框架，且然後可將第二晶片(1050)放置於第一晶片(1020)上並電連接至該引線框架。在其他實施例中，首先在適當位置中晶粒堆疊晶片(1020、1050)，且然後進行電連接(1025)。此等堆疊及電連接步驟之各種組合係可行的且在本發明之範疇內。
在晶片(1020、1050)晶粒堆疊並電連接(1025)至引線框架之後，然後用一囊封物(1030)來囊封引線框架以將晶片及電線永久地安裝至引線框架。然後背面圖案化、蝕刻並酌情完成引線框架之背面以隔離電引線(1005)。在此背面圖案化製程期間，完全移除晶粒堆疊式晶片下面的引線框架之部分，且僅引線(1005)自完成的晶片尺寸封裝「突出」。一般而言，在背面圖案化之後將保留之原始引線框架之部分僅係電引線(1005)。最後，在街道形區中單個化晶片尺寸封裝以產生用於後續應用之個別晶片尺寸封裝(1070)。
根據本發明之另一態樣，可在晶粒附接之前部分圖案化或部分蝕刻引線框架之頂部及底部兩者。如圖37a中所圖解說明，可在組裝晶片尺寸封裝之前在兩側上蝕刻引線框架(1100)。引線框架之兩側上的蝕刻可具有均勻深度。另一選擇為，蝕刻可係不均勻的且一個側可比另一側圖案化得深。舉例而言，頂部(例如區域1160)可比底部(例如區域1165)圖案化得深。
雙側蝕刻准許減小用於將最終被移除之引線框架之膜之部分的厚度。因此，蝕刻將進行得較快並從而增加生產速度且減小成本。部分圖案化可將該膜之經蝕刻部分的厚度減小任一方便的量。舉例而言，引線框架之部分圖案化片段可移除蝕刻區域中的原始膜厚度的25%至90%。
可用一抗蝕劑材料預圖案化引線框架材料。該抗蝕劑可係一金屬或一非金屬(諸如一有機抗蝕劑)，並可烤爐固化或UV固化。此預圖案化製程在此項技術中習知。
替代用一金屬預鍍覆引線框架，可用一可印刷油墨(諸如環氧油墨或一模板油墨)或一有機材料(諸如聚醯亞胺樹脂，其作為背面蝕刻之前的一蝕刻遮罩)來印刷引線框架。此技術有利地允許成本減小及流線製造。從材料觀點看，將可印刷油墨或一有機物質用作一蝕刻遮罩允許該製造商從許多製造商獲得引線框架來源，此乃因並非所有供應商均可在兩側上預鍍覆引線框架。在此一例項中，引線框架供應商將僅在頂部上蝕刻並鍍覆引線框架，從而使底部未完成。舉例而言，引線框架之底部可係裸金屬(諸如銅)。用一可印刷油墨或一有機物質遮蔽的成本通常比用一貴金屬(諸如鈀、金、鉑、銠、銀或釕或其合金，其為已用以預鍍覆引線框架之物質的實例)遮蔽的成本少。另外，在蝕刻之後移除油墨通常比移除貴金屬容易。
亦可在蝕刻之前預鍍覆引線框架。在引線框架之頂部及底部表面上，預鍍覆材料可相同或不同。適合的預鍍覆材料之實例包含可線接合材料(諸如試鍍型Ni/Pd/Au及銀(Ag))，及可焊材料(諸如Sn/Pb、無鉛焊料、沈浸錫無電鍍鎳或試鍍型Au(金))。在本發明之一實施例中，用一可接合材料預鍍覆前表面且用一可焊材料預鍍覆背表面。在另一實施例中，可用一可線接合材料預鍍覆前表面，且用一抗蝕劑預鍍覆且覆蓋背表面。在另外的實施例中，可將一有機材料印刷或施加至引線框架上以用作一光阻劑。
圖36a顯示一膜(1100)，其已被蝕刻以形成一晶片墊(1110)及複數個電引線(1105)。該膜之頂部已被蝕刻至比該膜之底部[如(1165)所例證]一更大程度[如(1160)所例證]。圖36b顯示經由線接合(1125)電連接至圖36a中所顯示之引線框架的一晶片(1120)。在圖36b中，已使用一黏合劑(1115)將一積體電路晶片(1120)黏附至引線框架(1100)，且已用環氧樹脂囊封物(1130)覆蓋晶片封裝。街道形區(1135)分離電連接及囊封之晶片(1120)。
在已將晶片(1120)黏附至引線框架之晶片墊(1110)並囊封之後，引線框架之背表面可經背面圖案化及蝕刻以隔離電引線(1105)與晶片墊(1110)，或以其他方式電分離引線框架之各個部分以建立期望特徵。由於已經部分蝕刻背表面，因此此背面蝕刻製程將更迅速地繼續並從而有利地改良每小時單位(UPH)生產力並降低成本。
先前引線框架之底部晶粒墊通常係平坦的。圖37b中圖解說明具有一平坦底部晶粒墊之一引線框架之一實例。然而，在某些例項中，此等平坦晶粒墊係傾向於當將晶片尺寸封裝安裝至印刷電路板時導致焊料空隙問題。在不受理論束縛之情形下，據信焊料空隙係主要由囊封溶劑之除氣引起的一現象。雖然焊料空隙會減小電觸點之效率並因此可引起第二級可靠性問題，但通常僅可藉由X射線顯微鏡或破壞性微切片來偵測焊料空隙。
根據本發明之另一態樣，一引線框架可具有一已劃影線之底部晶粒墊。圖38中顯示此一晶粒墊之一實施例。影線(1255)可形成橫跨晶粒墊(1210)之一通道並減小晶粒墊與印刷表面板之間的接觸表面積，從而有利地減少焊料空隙量。影線或通道(1255)充當通氣口以便在回焊期間不存在捕獲空氣。
藉由在引線框架之底部側上的墊下面製作小鍍覆遮罩陣列來獲得已劃影線之底部墊(1210)。在蝕刻期間，此鍍覆遮罩陣列將建立橫跨底部晶粒墊之半蝕刻通道。該遮罩將在蝕刻製程期間用作一抗蝕劑。
該蝕刻遮罩可係鎳/鈀/金合成物(NiPdAu)、銀(Ag)、銻(Sn)、鎳(Ni)或其混合物，或任何非金屬或有機材料或可施加或印刷至引線框架上之油墨。可酌情烤爐或UV固化該蝕刻遮罩。其他適合的遮罩及光阻劑物質已為熟習此項技術者所熟知。可如先前所論述來執行遮蔽及蝕刻之製程。
圖38顯示具有一已劃影線之底部晶粒墊(1210)之一晶片尺寸封裝(1240)，複數個積體電路晶片(1220、1250)係安裝至該墊。下晶片(1220)係經由一黏合劑(1215)黏附至已劃影線之晶粒墊，且上晶片(1250)係經由一黏合劑(1245)黏附至下晶片(1220)。晶片(1220、1250)係經由線接合(1225)電連接至電引線(1205)，雖然在其他具體實施例中，晶片(1220、1250)亦可彼此電連接。用可係環氧樹脂或另一物質之一囊封物(1230)來囊封該等晶片。
雖然圖38顯示包括兩個晶粒堆疊式積體電路晶片之一晶片尺寸封裝，但在本發明之其他實施例中，可存在一單晶片，而在另外的實施例中，可存在三個或多個晶粒堆疊式晶片。所有此等實施例係在本發明之範疇內。亦可存在黏附至引線框架上的各個晶片墊之不同數目個晶片。舉例而言，一引線框架之一個晶片墊可具有一單晶粒安裝晶片，而同一引線框架上的另一晶片墊可具有三個晶粒安裝晶片。因此，本發明可用以在一單個引線框架上製備數個不同及非相同晶片。
圖39a及39b圖解說明根據本發明之另一態樣之一晶片尺寸封裝(1340)之兩個實施例，其中電著陸點具有不同結構。圖39a圖解說明一晶片尺寸封裝(1340)，其中所有的電著陸點(1305)係正方形且配置成晶片(1320)周圍的兩個同心列以維持每一著陸點分開充足的距離。圖39b圖解說明一晶片尺寸封裝(1340)，其中電著陸點(1305)之形式為引入引線(1309)。線(1325)形成圖39a及39b中晶片(1320)與電著陸點(1305)之間的電連接。可在蝕刻期間製備引入引線，或可使用習用技術(諸如網版印刷)將該等引入引線施加至引線框架上。在替代性實施例中，引線框架上之著陸點中之任一者可具有任一形狀，諸如橢圓形、矩形或圓形。引線框架上任一處之此等替代性著陸點形狀係在本發明之範疇內。
圖39a中將晶片(1320)連接至電著陸點之線(1325)比圖39b中將晶片(1320)連接至引入引線之線(1325)長。雖然圖39a中之實施例提供優於先前技術引線框架之一明顯改良且高度有效，但有時有必要注意避免致使該等線觸碰或以其他方式變得太靠近。偶爾使用專門的迴路技術來使該等線保持分離。雖然此等技術有時可減緩線接合製程，但其係有用的。相比而言，在圖39b中，引入引線(1309)之端相當靠近IC晶片(1320)之周邊上之電端子且因此形成電連接所需之線量甚短。由於此等線(1325)照例係由金形成，因此用於線接合之線之較短長度准許所使用之金量減小且因此降低生產成本。
雖然將圖39a中之電著陸點(1309)圖解說明為符合本發明之引入引線，但該等著陸點中之某些可形式為引入引線而其他著陸點具有另一形式，諸如習用正方形引線。舉例而言，最靠近晶片之電著陸點可形式為正方形、圓形或橢圓形著陸點，而離該晶片較遠之電著陸點可具有引入引線。此等組合係在本發明之範疇內。
圖40a圖解說明根據本發明之另一態樣之一晶片尺寸封裝(1340)之一實施例之一剖視圖，其中IC晶片係具有在該晶片之周邊周圍配置之焊料點(1380)之一覆晶，且該晶片電連接至在該晶片下面延伸之引入引線(1309)。圖40b圖解說明一晶片尺寸封裝(1340)之另一實施例，其中晶片(1320)係具有在該晶片之底部上配置成一陣列之焊料點(1380)之一覆晶。該等焊料點電連接至在該晶片下面延伸之引入引線(1309)。如圖39及40中所圖解說明，可在線接合及覆晶實施例兩者中可藉助本發明有效使用引入引線。
圖41圖解說明使用引入引線及一無墊選項製備一ELP引線框架之一實施例。用於製備引線框架之技術通常將與上文針對習用著陸點先前所闡述之彼技術可媲美。在步驟1中，一金屬框架(1300)將係用於變換之起始材料。在步驟2中，部分蝕刻該金屬框架以得到具有網式部分(1305)及晶片附接區域(1310)之部分經蝕刻之引線框架之一區塊。金屬框架(1300)可係由任一方便材料製作，諸如銅或一銅合金。該部分蝕刻步驟圖解說明自引線框架(1300)之中心移除材料以便在區域(1310)周圍給出一無墊引線框架。即，晶片或晶粒(1320)之中心將不正位於所得的晶片尺寸封裝中之一晶粒墊上。
在步驟3中，在部分蝕刻之後，用一可線接合材料(諸如Ag、Ni/Au或NiPdAu)選擇性地鍍覆引線框架(1300)以形成電著陸點(1307)，該等電著陸點在所圖解說明之實施例中形式為引入引線。電引線部分(1307)與晶片附接區域電分離以防止非預期的電接觸，且引線框架藉由街道形部分(未圖解說明)彼此分離。
雖然在圖41中，在符合本發明地選擇性鍍覆(步驟3)之前完成部分蝕刻(步驟2)，但可以任一方便次序完成此等步驟，且可在部分蝕刻(步驟2)之前進行選擇性鍍覆(步驟3)。步驟序列將取決於眼前的具體實施例。引線框架之頂部(1360)通常將係具有選擇性鍍覆之表面，且底部鍍覆係可選性的。若鍍覆該引線框架之底部表面(1365)，則鍍層可用作一蝕刻抗蝕劑或用於板安裝。
在步驟4中，在鍍覆之後，使用一黏合劑(1315)將一晶片或晶粒(1320)附接至引線框架之晶片附接區域(1310)。然後使用線接合技術在晶片(1320)之端子與對應引線框架之電引線部分(1307)之間形成電連接(步驟5)。如前文所論述，引線部分(1307)之形式為引入引線。將晶片或晶粒附接至該晶片附接區域之步驟可視需要包括將該晶片放置於將在缺少一晶片墊之情形下支撐該晶片之主動引線(或而是將在最終晶片尺寸封裝中係主動之引線)之頂部上(在圖47b中進一步圖解說明)。在此一實施例中，可使用一非導電黏合劑(諸如一非導電環氧樹脂)或一晶粒附接膜黏合劑將該晶片黏附至該晶片附接區域。在此實施例中，將在該等主動引線與該積體電路晶片之間形成電連接。
在圖41中，晶片(1320)係一線接合晶片，雖然該晶片可替代性地係一覆晶。在此一例項中，將用此項技術中習知之一焊接步驟替代線接合步驟。
在步驟6中，在使用線接合(1325)將晶片(1320)電連接至引線框架之電引線部分之後，藉由將一囊封物(1330)施加於引線框架及使該等引線框架分離之街道形部分來囊封該引線框架。然後背面圖案化或背面蝕刻該引線框架之底部表面(1365)以移除網式部分以及街道形部分。在此蝕刻步驟中，可在蝕刻之前將一有機蝕刻抗蝕劑(1361)或另一適合的抗蝕劑施加至引線框架之底部之選擇性部分以便蝕刻製程可移除金屬框架之剩餘的不需要部分(步驟7中所顯示)。
在步驟8中，然後使用一鋸或其他適合的技術來單個化引線框架以形成個別晶片尺寸封裝(1340)(步驟8)。可視需要用一非導電塗層(1375)(諸如油墨或一焊料抗蝕劑材料)塗佈引線框架或晶片尺寸封裝之底部以保護該晶片尺寸封裝之底部在安裝至一印刷電路板或其他裝置時免於短路。亦可視需要將焊料球(1380)黏附至電著陸點以促進晶片尺寸封裝(1340)隨後附接至預期的有用位置。另外，可將一可焊材料視需要施加至電著陸點以促進後續電連接。雖然可在單個化之前或之後施加此等可選特徵中之任一者，但在單個化之前施加此等特徵通常將更方便。
圖42圖解說明將一EMI(電磁干擾)屏蔽施加至本發明之發明性ELP引線框架之一製備製程。在圖42中，電著陸點(1309)之形式為引入引線，且在單個化之前用一電磁干擾(EMI)屏蔽材料(1385)塗佈引線框架。圖41及42中之步驟1至6共同於兩個製程，以一金屬框架(1300)開始且通向步驟6中製備經囊封引線框架，且因此將不對此做進一步論述。
在圖42之步驟7中，在街道形區(1335)中部分切割經囊封引線框架以曝露金屬引線框架(1300)以用於EMI屏蔽(1385)之接地。然後將EMI屏蔽(1385)施加於經囊封引線框架及街道形區上方。可以此項技術中習知之任一方便事件來施加EMI屏蔽。舉例而言，可藉由此項技術中習知之無電鍍覆、電解鍍覆、浸漬、噴射、一網版印刷製程或任一其他適合的技術來施加屏蔽(1385)。可在後續的背面蝕刻製程之前視需要將一塗層抗蝕劑施加至EMI屏蔽(步驟9中所顯示)。該塗層抗蝕劑將防止蝕刻化學劑可能附接EMI屏蔽。
在步驟9中，背面圖案化或背面蝕刻引線框架之底部(1365)以移除網式部分及街道形部分。可使用一有機蝕刻抗蝕劑(1361)或另一適合的抗蝕劑來保護金屬框架(1300)之選擇性部分在蝕刻期間免被移除。通常將在製備最終封裝之前移除此抗蝕劑。在蝕刻製程期間形成電著陸點以提供至晶片的電連接。若將一塗層抗蝕劑施加至EMI屏蔽，則其將與在蝕刻時所使用之任一剩餘的抗蝕劑一起被移除。
在步驟10中，然後使用一鋸或其他適合的技術(未圖解說明)在街道形區中單個化引線框架以形成具有一EMI屏蔽(1385)之個別晶片尺寸封裝(1340)。類似於圖41之實施例，可視需要用一非導電塗層(1375)(諸如油墨或一焊料抗蝕劑材料)塗佈引線框架或晶片尺寸封裝之底部(1365)以保護晶片尺寸封裝之底部在安裝至一印刷電路板或其他裝置時免於短路。亦可視需要用一可焊材料視需要將焊料球(1380)或其他連接構件黏附至電著陸點以促進隨後該晶片尺寸封裝附接至預期的有用位置。引線框架可具有一晶粒墊，或可使用如圖42中所圖解說明之一無墊選項。
晶片尺寸封裝中之EMI屏蔽(1385)減小經囊封之晶片(1320)所見之周圍干擾或雜訊的量，從而改良該晶片之效能。所得的晶片尺寸封裝適用於電路及電子設備中之許多應用。
圖43a至43c圖解說明使用引線框架之一區塊模製選項製備EMI屏蔽式晶片尺寸封裝中之步驟。在此實施例中，使用一大模具在一單個區塊中用一囊封物(1330)覆蓋引線框架之整個陣列(圖43a)。在固化該囊封物之後，移除該模具，從而留下稍後被單個化之一單元陣列(1340)。然後在圖43b中在街道形區(1335)中切割囊封物(1330)下至金屬框架(1300)。有必要注意避免過分切割至金屬框架中及弱化引線框架。在引線框架中進行部分切割之後，如圖43c中所顯示施加EMI屏蔽(1385)，且隨後單個化該等引線框架以獲得個別晶片尺寸封裝(1340)。
圖43d至43e圖解說明使用一個別袋式模製選項製備EMI屏蔽式晶片尺寸封裝中之步驟。在圖43d之實施例中，引線框架之每一單元(1340)具有一囊封模具其自己的空腔，從而得到用一囊封物(1330)覆蓋之個別經模製單元。如圖43e中所顯示，然後將EMI屏蔽(1385)施加至該引線框架，且稍後在街道形區(1335)中單個化所得的引線框架。可使用鍍覆或其他技術來施加框架之電引線部分(1307)。
可使用具有袋之習用引線框架模具，雖然膠帶協助式模製可幫助防止模具閃光(過度囊封物附接至引線框架)。有利地，由於個別模具袋並不塗佈街道形區(1335)且因此並不需要藉由切割而曝露，因此用來屏蔽連接之引線已經曝露，如關於圖49進一步論述。使用袋式模製亦消除對部分鋸切引線框架以曝露金屬膜(1300)之需要，從而縮短循環時間且使該製程更具成本效益。對層壓製品之個別模製亦可行。
已參考在單個化之前將EMI屏蔽施加於經囊封引線框架上論述了圖43a至43e。圖44a至44c圖解說明一替代性實施例中之步驟，其中在施加屏蔽(1385)之前首先單個化單元(1340)。可如圖44a中所顯示首先將經囊封及經單個化(但並非EMI屏蔽式)單元(1340)放置於一鋸模(1390)上，或如圖44b中所圖解說明將其放置於一鋸帶或承載帶(1391)上，或放置於其他方便構件上以促進引線框架移動至鋸(1392)。在單個化之後，可在經單個化單元(1340)仍在模或帶上時經由噴塗、網版印刷或其他手段將EMI屏蔽材料(1385)施加至該等單元。在施加屏蔽材料之後，可個別地收拾完成的晶片尺寸封裝並將其放置於裝運托盤、管、包、罐或其他包裝箱中以供最後交貨給一客戶。
圖45a至45b圖解說明在部分蝕刻具有一EMI屏蔽(1365)之一引線框架之底部中之步驟。在圖45a中，先前已用一預鍍覆遮罩或蝕刻抗蝕劑(1361)覆蓋了引線框架之底部(1365)，且然後選擇性地蝕刻了該底部以形成期望的表面特徵。然後將一焊料抗蝕劑(1375)施加至引線框架之底部，後跟一可焊材料(1362)以形成電著陸點(圖45b)。焊料抗蝕劑(1375)可係習用或專門針對特定引線框架而製備，這取決於眼前的具體要求。可焊材料(1362)可包括銀(Ag)、錫(Sn)、錫-金合金(SnAu)、無電鍍鎳無電鍍鈀沉浸金(ENEPIG)或可黏附至引線框架之任一其他導電材料。可藉由浸漬、無電鍍、網版印刷或其他方便技術來施加可焊材料。可使用焊料膏或球滴(未顯示)來增加用於稍後的電附接之著陸點之大小。在完全製備EMI屏蔽式引線框架之後，可在街道形區(1335)中將其單個化以形成個別晶片尺寸封裝。
在圖45c中所圖解說明之一替代性實施例中，可溢流式蝕刻一EMI屏蔽式引線框架之未經遮蔽底部(1365)以曝露底部表面之特徵。在溢流式蝕刻步驟中，不施加一選擇性鍍層或遮罩。該溢流式蝕刻不造成任何突出的著陸點，雖然已蝕刻掉網狀特徵以使引線與墊隔離。在已蝕刻了底部之後，可將一焊料抗蝕劑施加至經模製區塊之相對平坦的底部部分，且可使用一可焊材料施加電特徵(1362)(圖45d)。通常將定位任何期望墊及可焊材料以便促進PCB安裝。可在街道形區(1335)中單個化所得的引線框架以得到具有一EMI屏蔽(1385)之ELP晶片尺寸封裝。
圖46a至46e圖解說明根據本發明而製造之晶片尺寸封裝(1340)之實例性實施例之俯視及X射線視圖，其中電著陸點(1305)具有引入引線(1309)且使用線接合連接至一晶片(1320)。X射線視圖顯示透過囊封物(1330)而觀察之晶片尺寸封裝(1340)之電路。
在圖46a中，外部引線(1305)集係在一晶片墊(1310)周圍而選路，而在圖46b中，內部及外部引線(1305)兩者皆經選路為引入引線(1309)。通常將用一焊料抗蝕劑或保護性油墨來覆蓋晶片尺寸封裝之底部以防止引線本身曝露。因此，在實際的晶片尺寸封裝中，僅著陸點(1305)將係可見的而選路不可見。
圖46c圖解說明一晶片尺寸封裝(1340)，其中具有一小的大小之晶片(1320)使用導電環氧樹脂而放置於一墊上。引線(1305)之外部列經選路，且引線(1305)之內部列未經選路且係以一正方形形狀。由於選路外部引線，所使用之線量小於在未曾選路任何引線之情形下原本所需之線量。
圖46d圖解說明一晶片尺寸封裝，其中具有一小的大小之晶片(1320)使用一導電環氧樹脂而放置於一墊上，且該晶片正牽引已被選路之內部及外部引線(1305)。用於圖46d中之線接合之金線量小於用於圖46c中之量。
圖46e圖解說明一晶片尺寸封裝，其中具有一大的大小之晶片(1320)放置於經路由引線(1309)本身上，且該晶片使用一非導電環氧樹脂或一晶粒附接膜而黏附至下面的晶粒墊。所需要之金線量小於在未曾選路任何電引線(1305)之情形下原本將所需之金線量。
圖47a至47d圖解說明使用根據本發明之有墊及無墊實施例而製造的晶片尺寸封裝(1340)之仰視圖，其中電著陸點(1305)之形式為引入引線(1309)。
圖47a顯示一晶片尺寸封裝(1340)，其中一單列經選路引線(1309)圍繞一晶粒墊(1310)。可使用一導電環氧樹脂將晶片附接至晶粒墊以達成電目的且達成較佳熱效能。
圖47b顯示根據一無墊選項具有一單列經選路引線(1309)之一晶片尺寸封裝(1340)。引線框架仍將在周圍區中具有一晶片附接區域(1310)。一IC晶片可放置於在缺少一晶片墊之情形下將支撐該晶片之主動引線之頂部上。可使用一非導電黏合劑(諸如一非導電環氧樹脂)或一晶粒附接膜黏合劑將該晶片黏附至引線框架，且可在引線與晶片之間形成電連接。
圖47c顯示一晶片尺寸封裝(1340)，其中晶粒墊(1310)之形式為部分金屬通孔，且引線(1305/1309)以兩列之形式圍繞該墊。內部引線列(1309)經選路，且外部列(1305)未經選路且不具有引入引線。在圖47d中，晶粒墊(1310)係實心且著陸點(1305/1309)在晶粒墊周圍配置成兩列。外部引線列(1305)未經選路，且內部引線列使用引入引線(1309)而被選路。
圖48a至48b圖解說明根據本發明之晶片尺寸封裝(1340)之實施例之剖視圖，其中晶粒墊係實心或含有部分金屬通孔，諸如熱通孔。
圖49a及49b分別圖解說明根據本發明之一經囊封ELP引線框架之俯視圖及剖視圖且顯示用於EMI屏蔽之電接地連接。
圖49a圖解說明一引線框架之四個經囊封晶片(1320)之一俯視X射線視圖，且晶片電連接至引入引線(1309)。雖然為便於圖解說明起見顯示四個晶片(1320)，但引線框架可係任一方便的大小且可具有任一數目個單元。該引線框架已被囊封(圖49b中之1330)且被一EMI屏蔽(圖49b中之1385)覆蓋，但還未被單個化以形成個別晶片尺寸封裝。EMI屏蔽式塗層(1385)與拐角電著陸點(1308)中之每一者電接觸。為了形成個別封裝，將沿代表引線框架之街道形區之虛線(1335)單個化引線框架。
圖49b顯示在單個化之後圖49a之單元中之每一者之一剖視圖。晶片(1320)已被囊封(1330)且被一EMI屏蔽(1385)塗 佈。圖49a與49b之間的箭頭顯示用作用以屏蔽連接之接地之電引線(1308)之對應物，且該等引線之形式為引入引線(1309)且在晶片(1320)下面延伸。可藉由使其他引線橫跨封裝線而延伸至街道形區中而使該等引線用於至接地的電磁屏蔽式層連接以便此等引線可連接至EMI屏蔽(1385)。該等封裝亦在引線上具有可焊材料(1362)以用於連接至一電路板或其他裝置，且具有封裝(1340)之底部上的一非導電塗層(1365)。
本發明之各種所闡述之實施例並非相互排斥且可視需要地進行組合以製備所揭示之引線框架之變型。舉例而言，圖37a中所圖解說明之不均勻蝕刻之引線框架的晶粒墊之底部可進行交叉影線並用以製備圖38中所圖解說明之具有底部通道之晶片尺寸封裝。類似地，可將圖42中所顯示之EMI屏蔽施加至圖27b之晶片尺寸封裝以獲得具有EMI屏蔽之多晶片封裝。其他變型係可行的且在本發明之範疇內。
儘管已參考特定具體實施例顯示並闡述了本發明，但熟習此項技術者將瞭解可在不背離本發明之精神及範疇之情形下進行各種形式及細節上的改變。
100．．．金屬條帶
105．．．搭接物或唇狀物
107．．．空腔
110．．．前側
111'．．．底部表面/網狀部分
113．．．電觸點
113'．．．引線部分
114'．．．下側
115．．．晶片墊
115'．．．晶片接收區域
117'．．．凹入區域
119'．．．網狀部分
120．．．預鍍覆層
120'．．．預鍍覆表面
121．．．鋁線
123．．．可焊層/底部特徵
125．．．底部特徵
130．．．網式結構
130'．．．覆晶
135．．．網式結構
135'．．．端子
136．．．街道形部分
138．．．區塊/視窗膜
139．．．網式結構
140．．．晶片
140'．．．囊封物
145．．．端子
145'．．．外部觸點
150．．．環氧樹脂
150'．．．焊料膏
160．．．線
170．．．囊封物
300．．．周邊型封裝
305．．．周邊配置
320．．．模製材料
330．．．背面圖案蝕刻
400．．．陣列型封裝
405．．．陣列型配置
410．．．部分圖案化發明
420．．．模製材料
430．．．背面圖案蝕刻
440．．．內部引線
445．．．外部引線
450．．．接地環特徵
460．．．陣列型輸入/輸出組態
500．．．引線框架
505．．．晶片
510．．．晶片
515．．．晶片墊
520．．．內部電引線集
525．．．最外部引線集
530．．．囊封物
550．．．晶片墊區域
555．．．晶片
560．．．晶片
565．．．晶片
570．．．引線框架
575．．．外正方形環
580．．．電引線
585．．．電引線
590．．．囊封物
600．．．引線框架
605．．．晶片墊區域
610．．．晶片墊區域
615．．．晶片墊區域
620．．．晶片墊區域
625．．．晶片
630．．．晶片
635．．．晶片
640．．．晶片
645．．．變更
650．．．囊封物
655．．．電引線
660．．．非晶片組件
705．．．變更
710．．．變更
715．．．變更
720．．．晶片墊區域
725．．．晶片墊區域
730．．．晶片墊區域
735．．．引線
740．．．引線
745．．．引線
750．．．引線
755．．．內表面
760．．．引線
765．．．引線
770．．．表面
775．．．表面
800．．．引線框架
805．．．晶片墊區域
810．．．畫圓圈部分
815．．．電引線
820．．．引線
825．．．引線
830．．．引線
835．．．引線
840．．．引線
900．．．晶片墊區域
905．．．線接合晶片
907．．．覆晶
910．．．線接合晶片
915．．．電引線
917．．．電引線
920．．．線
925．．．夾子
930．．．導電膏或焊料
935．．．晶片尺寸封裝
1000．．．金屬膜
1005．．．電引線部分
1010．．．晶片安裝區域
1015．．．晶粒附接材料或黏合劑
1020．．．晶片
1025．．．引線線
1030．．．囊封物
1035．．．街道形部分
1040．．．晶片尺寸封裝
1045．．．黏著物質
1050．．．上晶片
1070．．．晶片尺寸封裝
1100．．．引線框架
1105．．．電引線
1110．．．晶片墊
1115．．．黏合劑
1120．．．積體電路晶片
1125．．．線接合
1130．．．環氧樹脂囊封物
1135．．．街道形區
1205．．．電引線
1210．．．底部晶粒墊
1215．．．黏合劑
1220．．．下晶片
1225．．．線接合
1230．．．囊封物
1240．．．晶片尺寸封裝
1245．．．黏合劑
1250．．．晶片
1255．．．影線
1300．．．金屬框架
1305．．．電著陸點
1307．．．電著陸點
1308．．．拐角電著陸點
1309．．．引入引線
1310．．．晶片附接區域
1315．．．黏合劑
1320．．．晶片
1325．．．線接合
1330．．．囊封物
1335．．．街道形區
1340．．．晶片尺寸封裝
1360．．．頂部
1361．．．有機蝕刻抗蝕劑
1362．．．可焊材料
1365．．．底部
1375．．．非導電塗層
1380．．．焊料點
1385．．．電磁干擾(EMI)屏蔽材料
1390．．．鋸模
1391．．．鋸帶或承載帶
1392．．．鋸
圖1a係根據先前技術，具有引線及一晶片墊區域之一習用引線框架之一圖式。
圖1b係根據先前技術，顯示將一晶片附接至晶片墊且將該晶片上之端子線接合至引線之圖1a的習用引線框架之一圖式。
圖2a係根據先前技術，顯示藉助引線連接至下一級封裝之一線接合及引線式(具有引線)近晶片尺寸封裝(CSP)之一剖視圖。
圖2b係根據先前技術，顯示藉助焊料凸塊或球連接至下一級封裝之一線接合及無引線式(沒有任何引線)接近CSP之一剖視圖。
圖2c係根據先前技術，顯示藉助引線連接至下一級封裝之一覆晶及引線式接近CSP之一剖視圖。
圖2d係根據先前技術，顯示藉助焊料球連接至下一級封裝之一覆晶及無引線式接近CSP之一剖視圖。
圖3a係根據先前技術，顯示一背面接合晶片線接合連接至引線框架之引線的一模板狀引線框架之一俯視圖。
圖3b係根據先前技術，顯示透過一焊料回焊製程一覆晶連接至引線框架之引線的一模板狀引線框架之一俯視圖。
圖4係根據本發明，藉助一可接合材料在兩側上經預鍍覆之均勻厚度之一金屬膜之一剖視圖。
圖5係根據本發明之圖4的一金屬膜之一剖視圖，其中僅頂部表面上之預鍍覆層已經圖案化以對應於兩個晶片位置，其中每一位置包含一晶片墊及圍繞每一晶片墊之引線觸點。
圖6係根據本發明，已部分經圖案化之圖4的經鍍覆金屬膜之一剖視圖。
圖6a係顯示根據本發明之部分經圖案化之引線框架之一矩陣之一俯視圖。
圖6b及6c顯示圖6a中所顯示之矩陣中之引線框架之逐漸放大俯視圖。
圖7a係根據本發明之圖6的部分經圖案化之金屬膜之一剖視圖，其中已將一晶片附接至兩個晶片位置中之每一者上之晶片墊。
圖7b係根據本發明顯示包括環氧樹脂或焊料之附接的晶片與晶片墊之間的連結部之一放大視圖。
圖8係根據本發明之圖7a或7b的晶片附接金屬膜之一剖視圖，其中已將每一晶片上之端子線接合至如此形成於每一晶片位置上之引線框架之引線部分。
圖9係根據本發明之圖8的線接合引線框架之一剖視圖，其中已在一囊封物中密封包含晶片及線接合之金屬膜的頂部表面。
圖10係據本發明之圖9之經密封封裝之一剖視圖，已自背側蝕刻該封裝以移除該膜中之每一引線框架及街道形區之第一區。
圖11係兩個接近晶片大小的部分經圖案化之封裝之一剖視圖，其中已根據本發明在街道形區中單個化囊封物以形成兩個分離封裝。可藉助鋁線、銅線球接合技術或藉助任何其他方便的接合技術超聲波接合此等封裝。
圖12a係根據本發明顯示晶片、觸點以及將晶片端子連接至引線觸點之線之圖11的單個化封裝中之一者之一俯視圖，以及具有一線接合之觸點中之一者之一放大截面。
圖12b係根據本發明在晶片墊與觸點中之一者之間的區域之一剖視圖，其顯示使用與模製材料接觸之垂直表面上之一「唇狀物」以提供錨定並防止分層。
圖12c係根據本發明在晶片墊與觸點中之一者之間的區域之一剖視圖，其顯示使用與模製材料接觸之垂直表面上的之不同形狀之空腔以提供錨定並防止分層。
圖13a至13f係各種空腔之圖式，可根據本發明使用該等空腔以為圖12b及12c所顯示之垂直表面上之模製材料提供錨定構件。
圖14係根據本發明之一流程圖，其概述形成一部分經圖案化之封裝的各種製程步驟。
圖15a係根據本發明顯示具有一周邊I/O組態之一封裝之俯視、側視及仰視圖之一圖式。
圖15b係根據本發明顯示具有I/O墊之一陣列組態之一封裝之俯視、側視及仰視圖之圖式。
圖16係根據本發明之圖4的一金屬膜之一剖視圖，其中僅頂部表面上之預鍍覆已經圖案化以對應於兩個覆晶位置，其中每一位置包含一晶片附接區域及圍繞每一晶片附接區域之引線。
圖17係根據本發明，已部分經圖案化以形成一網狀引線框架(即，網式結構)之圖16的經鍍覆金屬膜之一剖視圖。
圖18係根據本發明，顯示覆晶(FC)連結之一晶片連結式引線框架(FCL)之一剖視圖。
圖19係根據本發明之圖18的FCL之一剖視圖，其中已在一囊封物中密封包含晶片之金屬膜之頂部表面。
圖20係根據本發明之圖19之經密封封裝之一剖視圖，已自背側蝕刻該封裝以選擇性地移除個別引線之間以及凹入的晶片附接區域之間的網式部分。
圖21係根據本發明已自圖20之封裝單個化之兩個接近晶片大小的部分經圖案化之封裝之一剖視圖。
圖22a係根據本發明之圖21的單個化封裝中之一者之一俯視圖，其顯示晶片以及將晶片端子連接至引線之端部分之引線，該等端部分又連接至下一級封裝。
圖22b係根據本發明在覆晶與顯示一引線之兩個端連接之下一級封裝的連接之間的區域之一放大剖視圖。
圖23係根據本發明之一流程圖，其概述形成支撐一覆晶之一部分經圖案化之封裝的各個製程步驟。
圖24a及24b顯示根據本發明已被單個化且然後具備用於連接至下一級封裝以形成一ELGA型封裝之著陸點柵格陣列連接器之兩個接近晶片大小的部分經圖案化之封裝之一剖視圖及一仰視圖。
圖25a及25b顯示本發明之另一可選實施例，其包括將本發明之引線框架封裝線接合至下一級封裝。此等圖圖解說明藉助鋁線(圖25a中所顯示)或藉助銅線球接合技術(圖25b中所顯示)超聲波接合圖24a及24b之封裝。可使用銅線球接合技術將覆晶封裝連接至引線框架。
圖26a及26b係本發明之一實施例之透視圖及剖視圖，其中晶粒堆疊複數個晶片以形成一半導體封裝。
圖27a至27c係本發明之一實施例之透視圖及剖視圖，其中晶片墊凹入以允許經改良之晶粒堆疊及封裝高度之一減小。
圖28a及28b顯示根據本發明之一實施例具有一凹入式晶片墊區域及晶粒堆疊晶片之引線框架之透視圖。
圖29a至29c顯示根據本發明之一態樣具有之形式為晶片墊鎖定特徵之變更的引線框架之透視圖。
圖30a至30d圖解說明根據本發明之一態樣之若干個實施例具有變更之若干種類型之電引線之俯視圖及側視圖。
圖31a至31b圖解說明根據本發明之另一實施例之電引線之俯視圖及側視圖，其中已粗糙化引線框架或引線之表面。
圖32a至32e圖解說明根據本發明之另一態樣提供於電引線上之若干種類型之變更之透視圖。圖32f圖解說明根據本發明之另一態樣之一實施例之一電引線之俯視圖及側視圖，其中已粗糙化引線框架之表面以提供一囊封物之經改良之黏著。可結合本發明中所呈現之變更來完成此表面粗糙化。
圖33a至33b圖解說明本發明之實施例之一態樣，其中使用一夾子來替代線接合以改良晶片之功率容量。
圖34a至34f圖解說明一部分經圖案化之引線框架之一實施例，其中不存在一晶片接收區域，且將晶片直接放置於引線框架上。在後續的晶粒附接、線接合、囊封以及背面圖案化與完成步驟之後，移除晶片下面之引線框架之部分。此完成步驟將曝露用以將晶片黏附至引線框架之非導電黏合劑(諸如一環氧材料或一膠帶)。
圖35圖解說明經由圖34a至34f所顯示之序列而製備之晶片尺寸封裝之一仰視圖。
圖36a提供圖34f中所顯示之晶片尺寸封裝之一剖視圖。
圖36b提供本發明之另一實施例之一剖視圖，其中該晶片尺寸封裝包括複數個晶粒堆疊之線接合晶片。
圖37a圖解說明一引線框架，其中在將任何晶片附接至引線框架之前已部分圖案化頂部及底部表面兩者。圖37b圖解說明圖37a之引線框架，一晶片已與該引線框架電連接，且在背面圖案化及單個化之前已囊封該引線框架。
圖38圖解說明包括複數個晶粒堆疊之線接合晶片之一晶片尺寸封裝，其中已給晶粒墊之底部劃影線以提供空氣通風。
圖39a圖解說明根據本發明之一態樣之一晶片尺寸封裝之一實施例之一俯視圖，其中電著陸點之形狀皆為正方形且在晶片周圍配置成兩個同心圓列，且線將該晶片連接至該等電著陸點。如稍後將論述，在替代性實施例中，該等著陸點可具有任何形狀，諸如(但不限於)橢圓形、矩形或圓形。
圖39b圖解說明圖39a之實施例之一變形之一俯視圖，其中電著陸點之形式為引入引線且在晶片周圍配置成兩列。線將該晶片連接至非常接近該晶片之引入引線之端子部分。
圖40a圖解說明根據本發明之另一態樣之一晶片尺寸封裝之一實施例之一剖視圖，其中該晶片係具有在該晶片之周邊周圍配置之焊料點之一覆晶，且該晶片電連接至在該晶片下面延伸之引線框架上之引入引線。
圖40b圖解說明圖40b中之實施例之一變形之一剖視圖，其中該晶片係具有配置成一陣列圖案之焊料點之一覆晶，且該晶片連接至在該晶片下面延伸之電引入著陸點。
圖41圖解說明用於使用一無墊引線框架選項製備根據本發明之一晶片尺寸封裝之步驟，且其中該引線框架上之電著陸點之形式為引入引線。
圖42圖解說明用於製備具有一電磁干擾(EMI)屏蔽材料之一晶片尺寸封裝之步驟，其中該引線框架上之電著陸點之形式為引入引線。
圖43a至43c圖解說明使用一區塊模製選項製備EMI屏蔽式晶片尺寸封裝之剖視圖，其中已將一單元陣列囊封於一單個區塊中。
圖43d至43e圖解說明使用一個別袋式模製選項製備EMI屏蔽式晶片尺寸封裝之剖視圖，其中將每一單元模製於一模具其自己的空腔中。
圖44a至44c圖解說明製備EMI屏蔽式晶片尺寸封裝之步驟之剖視圖，其中在施加屏蔽材料之前首先已單個化該等單元。
圖45a至45b圖解說明部分蝕刻一引線框架之底部以及後續的將一焊料抗蝕劑及電特徵施加至引線框架之底部之剖視圖。
圖45c至45d圖解說明溢流式蝕刻一引線框架之底部以及後續的將一焊料抗蝕劑及電特徵施加至引線框架之底部之剖視圖。
圖46a至46e圖解說明根據本發明而製造之晶片尺寸封裝之實施例之透視俯視及X射線視圖，其中電著陸點之形式為引入引線且使用線接合連接至一晶片。
圖47a至47d圖解說明根據本發明使用有墊及無墊實施例而製造之晶片尺寸封裝之透視俯視圖，其中電著陸點之形式為引入引線。
圖48a至48b圖解說明根據本發明之晶片尺寸封裝之實施例之剖視圖，其中晶粒墊係實心的或含有部分金屬通孔。
圖49a及49b分別圖解說明根據本發明之一經囊封ELP引線框架之俯視圖及剖視圖，且顯示用於所得的屏蔽EMI封裝之EMI屏蔽之電接地連接。
500．．．引線框架
505．．．晶片
510．．．晶片
515．．．晶片墊
520．．．內部電引線集
525．．．最外部引線集
530．．．囊封物

Claims (16)

  1. 一種形成電子封裝之方法，該方法包括以下步驟：形成具有經選擇性地預鍍覆之頂部及底部表面之部分經蝕刻引線框架之一區塊，該等引線框架包括網式部分、晶片附接區域及引入引線形式之電引線部分，其中該等電引線部分與該等晶片附接區域電分離，且該等引線框架藉由街道形部分彼此分離；將一晶片附接至一引線框架之一對應晶片附接區域；在該晶片之一個或多個端子與該對應引線框架之一個或多個電引線部分之間形成一個或多個電連接；藉由將一囊封材料施加於該等引線框架及將該等引線框架分離之該等街道形部分上方而囊封該等引線框架；背面圖案化該等引線框架之該底部表面以移除該等網式部分及該等街道形部分；及單個化安置於該等街道形部分上方之該囊封材料以形成個別晶片尺寸封裝。
  2. 如請求項1之方法，其中該晶片附接區域係該引線框架之一晶片墊區域或一無墊部分。
  3. 如請求項1之方法，其中該將該晶片附接至該晶片附接區域之步驟包括將該晶片放置於在缺少一晶片墊之情形下支撐該晶片之主動引線之頂部上，且使用一非導電黏合劑或一晶粒附接膜黏合劑黏附該晶片。
  4. 如請求項1之方法，其中該等引入引線在該等引線框架之各別晶片附接區域周圍配置成一單個列或多個列。
  5. 如請求項1之方法，其進一步包括非引入引線形式之電引線。
  6. 如請求項1之方法，其中使用部分蝕刻或溢流式蝕刻來進行該背面圖案化步驟。
  7. 如請求項1之方法，其中藉由區塊模製或個別單元模製來進行該囊封步驟。
  8. 如請求項1之方法，其中該晶片墊係實心的或包括一個或多個熱通孔。
  9. 如請求項1之方法，其進一步包括在單個化之前或之後將焊料球、焊料面層或可焊材料黏附至該等晶片尺寸封裝之一個或多個電著陸點。
  10. 如請求項1之方法，其中使用線接合技術、覆晶技術或兩者之一組合來完成該形成電連接之步驟。
  11. 如請求項1之方法，其中藉由將該晶片上之該等端子連接至自該引線框架延伸之該等電引線部分之端部分來完成形成電連接之該步驟。
  12. 如請求項1之方法，其中藉由一焊料遮罩塗佈引線部分、引線框架之該區塊之底部或兩者。
  13. 如請求項1之方法，其進一步包括在單個化之前或之後將一電磁干擾屏蔽施加至該等晶片尺寸封裝。
  14. 如請求項13之方法，其中藉由無電鍍覆、電解鍍覆、噴塗、浸漬、噴濺沈積或一網版印刷製程來施加該電磁干擾屏蔽。
  15. 如請求項1之方法，其中使用一導電環氧樹脂、非導電環氧樹脂或晶粒附接膜黏合劑來將該等晶片附接至該等晶片附接區域。
  16. 如請求項1之方法，其進一步包括在囊封該等引線框架之前將一個或多個第二晶片晶粒堆疊於一個或多個晶片之頂部上。
TW100105312A 2011-01-19 2011-02-17 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法 TWI397964B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/009,362 US8236612B2 (en) 2002-04-29 2011-01-19 Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Publications (2)

Publication Number Publication Date
TW201232673A TW201232673A (en) 2012-08-01
TWI397964B true TWI397964B (zh) 2013-06-01

Family

ID=45825394

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105312A TWI397964B (zh) 2011-01-19 2011-02-17 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法

Country Status (2)

Country Link
CN (1) CN102386106B (zh)
TW (1) TWI397964B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780094B (zh) * 2017-01-12 2022-10-11 美商艾馬克科技公司 具有電磁干擾屏蔽的半導體封裝及其製造方法
US11967567B2 (en) 2023-04-24 2024-04-23 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with EMI shield and fabricating method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366672B1 (ko) * 2012-11-20 2014-02-25 주식회사 프로텍 반도체 칩 다이 본딩 방법 및 반도체 칩 다이 본딩 장치
CN103021884A (zh) * 2012-12-10 2013-04-03 华天科技（西安）有限公司 一种基于薄型框架的扁平封装件制作工艺
CN103021885A (zh) * 2012-12-10 2013-04-03 华天科技（西安）有限公司 一种基于喷砂的扁平封装件制作工艺
CN103594448A (zh) * 2013-11-15 2014-02-19 杰群电子科技（东莞）有限公司 一种引线框架
CN104658929A (zh) * 2014-04-22 2015-05-27 柯全 倒装芯片的封装方法及装置
TWI606555B (zh) 2015-05-15 2017-11-21 尼克森微電子股份有限公司 晶片封裝結構及其製造方法
CN106340496B (zh) * 2015-05-15 2019-06-04 无锡超钰微电子有限公司 芯片封装结构及其制造方法
KR101674322B1 (ko) * 2015-11-18 2016-11-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP6770853B2 (ja) * 2016-08-31 2020-10-21 新光電気工業株式会社 リードフレーム及び電子部品装置とそれらの製造方法
WO2018087027A1 (en) * 2016-11-11 2018-05-17 Lumileds Holding B.V. Method of manufacturing a lead frame
TWI660466B (zh) * 2017-04-26 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
TW201916180A (zh) * 2017-09-29 2019-04-16 矽品精密工業股份有限公司 基板結構及其製法
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) * 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺
JP7292776B2 (ja) * 2020-01-30 2023-06-19 大口マテリアル株式会社 リードフレーム
JP7408885B2 (ja) * 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム
CN113823569A (zh) * 2020-06-18 2021-12-21 吴江华丰电子科技有限公司 一种制作电子装置的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017702A1 (en) * 1996-04-18 2002-02-14 Joseph Fjelstad Methods for manufacturing resistors using a sacrificial layer
JP2002076246A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017702A1 (en) * 1996-04-18 2002-02-14 Joseph Fjelstad Methods for manufacturing resistors using a sacrificial layer
JP2002076246A (ja) * 2000-09-04 2002-03-15 Sanyo Electric Co Ltd 回路装置の製造方法
US20080258278A1 (en) * 2002-04-29 2008-10-23 Mary Jean Ramos Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI780094B (zh) * 2017-01-12 2022-10-11 美商艾馬克科技公司 具有電磁干擾屏蔽的半導體封裝及其製造方法
US11637073B2 (en) 2017-01-12 2023-04-25 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with EMI shield and fabricating method thereof
US11967567B2 (en) 2023-04-24 2024-04-23 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package with EMI shield and fabricating method thereof

Also Published As

Publication number Publication date
CN102386106B (zh) 2015-07-29
TW201232673A (en) 2012-08-01
CN102386106A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
US8236612B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN207781575U (zh) 经封装的电子装置
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3155741B2 (ja) Ｃｓｐのｂｇａ構造を備えた半導体パッケージ
US6331453B1 (en) Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
US8652879B2 (en) Lead frame ball grid array with traces under die
US8546184B2 (en) Package substrate having die pad with outer raised portion and interior recessed portion
KR20060042872A (ko) 반도체장치의 실장 방법
US20030006501A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
US20080303134A1 (en) Semiconductor package and method for fabricating the same
CN111199924B (zh) 半导体封装结构及其制作方法
US20010001069A1 (en) Metal stud array packaging
JP2003347494A (ja) リードフレーム及びその製造方法
KR100349362B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100337457B1 (ko) 반도체패키지의 제조 방법
KR20000028366A (ko) 반도체패키지의 제조 방법
JPH0855932A (ja) Ｔｇａ型半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees