CN113823569A - 一种制作电子装置的方法 - Google Patents

一种制作电子装置的方法 Download PDF

Info

Publication number
CN113823569A
CN113823569A CN202010561802.5A CN202010561802A CN113823569A CN 113823569 A CN113823569 A CN 113823569A CN 202010561802 A CN202010561802 A CN 202010561802A CN 113823569 A CN113823569 A CN 113823569A
Authority
CN
China
Prior art keywords
area
metal segments
unconnected
leadframe structure
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010561802.5A
Other languages
English (en)
Inventor
冯子谨
范增远
杨航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wujiang Huafeng Electronic Technology Co ltd
Original Assignee
Wujiang Huafeng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wujiang Huafeng Electronic Technology Co ltd filed Critical Wujiang Huafeng Electronic Technology Co ltd
Priority to CN202010561802.5A priority Critical patent/CN113823569A/zh
Publication of CN113823569A publication Critical patent/CN113823569A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将一第一组件桥接所述多个不相连的金属片段中的至少两个不相连的金属片段。

Description

一种制作电子装置的方法
技术领域
本发明有关一种电子装置，尤其有关一种制作电子装置的方法。
背景技术
传统制作一电子装置的方法包括：提供一金属片101，如图1A所示；移除该金属片中的不要的部分以形成一导线架结构201，如图1B所示，其中导线架结构201具有多个金属片段202a,202b,203a,203b,204a,204b,205a,205b,206a,206b,207a,207b，如图1B所示，以设置多个组件。然而，这样做金属片101就需要较大的面积，例如81mm×17.60mm的面积以设置所述多个组件，然而该金属片中的很多部分会被移除的而使得成本增加。
因此，业界需要一更好的解决方案来解决上述问题。
发明内容
本发明的一目的是在减少金属片的面积来制作电子装置的导线架。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将一第一组件桥接所述多个不相连的金属片段中的至少两个不相连的金属片段，其中该第一组件电性连接所述至少两个不相连的金属片段。
在一实施例中，该第一组件为一第一线圈，其中该第一线圈电性连接所述两个不相连的金属片段。
在一实施例中，该第二面积与该第一面积的差值大于该第一面积的30％。
在一实施例中，该方法进一步包括将一第二组件桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第二组件电性连接所述另外两个不相连的金属片段。
在一实施例中，该第二组件为一第二线圈，其中该第二线圈电性连接所述另外两个不相连的金属片段。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个组件设置在该第二导线架结构上，其中每一个组件桥接并电性连接所述多个不相连的金属片段中的相对应的至少两个不相连的金属片段。
在一实施例中，所述多个组件包括有源元件与无源元件。
在一实施例中，该有源元件包括一集成电路。
在一实施例中，该有源元件包括一金属-氧化物-半导体场效应晶体管。
在一实施例中，该无源元件包括一线圈。
在一实施例中，该无源元件包括多个线圈。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个线圈设置在该第二导线架结构上，其中每一个线圈桥接并电性连接所述多个不相连的金属片段中的相对应的两个不相连的金属片段。
在一实施例中，所述多个线圈包括六个线圈。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将一第一组件桥接所述多个不相连的金属片段中的至少两个不相连的金属片段，其中该第一组件电性连接所述至少两个不相连的金属片段，其中所述多个不相连的金属片段没有被一基板支持。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个组件设置在该第二导线架结构上，其中每一个组件桥接并电性连接所述多个不相连的金属片段中的相对应的至少两个不相连的金属片段，其中所述多个不相连的金属片段没有被一基板支持。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个线圈设置在该第二导线架结构上，其中每一个线圈桥接并电性连接所述多个不相连的金属片段中的相对应的两个不相连的金属片段，其中所述多个不相连的金属片段没有被一基板支持。
为使本发明的上述和其他特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
附图说明
包括附图以提供对本发明的进一步理解且附图包含在本说明书中并构成本说明书的一部分。附图示出本发明的实施例并与说明书一起用于解释本发明的原理。
图1A是根据传统的制作一电子装置的一金属片的俯视图；
图1B是移除图1A的金属片中的不要的部分以形成一导线架结构的俯视图；
图2A根据本发明的一实施例的一种制作电子装置的方法的流程图；
图2B是根据本发明的一实施例的制作一电子装置的一金属片的俯视图；
图2C是移除图2B的金属片中的不要的部分以形成一第一导线架结构的俯视图；
图2D是将该第一导线架结构的多个不相连的金属片段重新配置其位置以形成一第二导线架结构。
附图标记说明：101-金属片；201-导线架结构；202a-金属片段；202b-金属片段；203a-金属片段；203b-金属片段；204a-金属片段；204b-金属片段；205a-金属片段；205b-金属片段；206a-金属片段；206b-金属片段；207a-金属片段；207b-金属片段；301a-金属片；301b-第一导线架结构；301c-第二导线架结构；401-第一组件；402-第二组件；403-第三组件；404-第四组件；405-第五组件；406-第六组件。
具体实施方式
图2A是根据本发明的一实施例的一种制作电子装置的方法的流程图，请同时参考图2B-2D，该方法包括：
步骤S201:提供一金属片301a，其占有一第一面积(85mm×9.65mm＝820.25mm2)，如图2B所示；
步骤S202:移除该金属片中的不要的部分以形成一第一导线架结构301b，如图2C所示，其中该第一导线架结构包括多个不相连的金属片段202a,202b,203a,203b,204a,204b,205a,205b,206a,206b,207a,207b，如图2C所示；
步骤S203:将所述多个不相连的金属片段的至少一部分202b,203b,204b,205b,206b,207b,重新配置其位置以形成一第二导线架结构301c，其中该第二导线架结构301c占有一第二面积(77.60mm×17.60mm＝1365.76mm2)，如图2D所示，该第二面积:1365.76mm2大于该第一面积:820.25mm2；以及
步骤S204:将一第一组件401桥接所述多个不相连的金属片段中的至少两个不相连的金属片段，其中该第一组件401电性连接所述至少两个不相连的金属片段，如图2D所示。
本实施例的图2B的金属片的面积(85mm×9.65mm＝820.25mm2)小于传统的图1A的金属片101的面积(81mm×17.60mm＝1425.6mm2)，所以本发明可以使用较小面积的金属片且能达到相同的最终导线架结构以节省成本。本发明图2D与传统的图1B中的最终导线架结构可占有相同的面积(77.60mm×17.60mm＝1365.76mm2)。也就是说，本发明可以使用较小面积(85mm×9.65mm＝820.25mm2，如图2B所示)的金属片来制作一电子装置，相对于传统的方法制作相同的电子装置所需要的较大面积(81mm×17.60mm＝1425.6mm2，如图1A所示)的金属片要小很多以节省成本。
在一实施例中，所述多个不相连的金属片段没有被一基板支持。
在一实施例中，该金属片301a由铜制成。
在一实施例中，该金属片301a由铜镀锡而制成。
在一实施例中，该第一组件401为一第一线圈，其中该第一线圈电性连接所述两个不相连的金属片段。
在一实施例中，该第一组件401为一集成电路(integrated circuit，IC)，其中该集成电路连接多个不相连的金属片段。
在一实施例中，该第一组件401为一金属-氧化物-半导体场效应晶体管(Metal-oxide-semiconductor field effect transistor，MOSFET)，其中该金属-氧化物-半导体场效应晶体管连接多个不相连的金属片段。
在一实施例中，该第二面积与该第一面积的差值大于该第一面积的30％。在一实施例中，该第二面积与该第一面积的差值大于该第一面积的40％。在一实施例中，该第二面积与该第一面积的差值大于该第一面积的50％。
在一实施例中，该方法进一步包括将一第二组件402桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第二组件402电性连接所述另外两个不相连的金属片段。
在一实施例中，该第二组件402为一第二线圈，其中该第二线圈电性连接两个不相连的金属片段。
在一实施例中，该方法进一步包括将一第三组件403桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第三组件403电性连接所述另外两个不相连的金属片段。
在一实施例中，该第三组件403为一第三线圈，其中该第三线圈电性连接两个不相连的金属片段。
在一实施例中，该方法进一步包括将一第四组件404桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第四组件404电性连接所述另外两个不相连的金属片段。
在一实施例中，该第四组件404为一第四线圈，其中该第四线圈电性连接两个不相连的金属片段。
在一实施例中，该方法进一步包括将一第五组件405桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第五组件405电性连接所述另外两个不相连的金属片段。
在一实施例中，该第五组件405为一第五线圈，其中该第五线圈电性连接两个不相连的金属片段。
在一实施例中，该方法进一步包括将一第六组件406桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第六组件406电性连接所述另外两个不相连的金属片段。
在一实施例中，该第六组件406为一第六线圈，其中该第六线圈电性连接两个不相连的金属片段。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个组件设置在该第二导线架结构上，其中每一个组件桥接并电性连接所述多个不相连的金属片段中的相对应的至少两个不相连的金属片段。
在一实施例中，所述多个不相连的金属片段没有被一基板支持。
在一实施例中，所述多个组件包括有源元件与无源元件
在一实施例中，所述无源元件包括多个线圈。
在一实施例中，所述有源元件包括集成电路。
在一实施例中，所述有源元件包括金属-氧化物-半导体场效应晶体管。
在一实施例中，所述有源元件包括集成电路和金属-氧化物-半导体场效应晶体管。
本发明的一实施例公开一种制作电子装置的方法，包括：提供一金属片，其占有一第一面积；移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及将多个线圈设置在该第二导线架结构上，其中每一个线圈桥接并电性连接所述多个不相连的金属片段中的相对应的两个不相连的金属片段。
在一实施例中，所述多个不相连的金属片段没有被一基板支持。
在一实施例中，所述多个线圈包括六个线圈。
请注意，本实施例的图2D的组件类别或数量与面积只是一示意图，组件类别或数量与面积可依实际需要来调整。本发明不受限于最终导线架结构的面积，本发明也不受限于组件的类别或数量。
尽管已经参考上述实施例描述本发明，但是对于本领域普通技术人员来说显而易见的是，在不脱离本发明的精神的情况下，可以对所描述的实施例进行修改。因此，本发明的范围将由权利要求限定，而不是由上面详细描述限定。

Claims (18)

1.一种制作电子装置的方法，其特征在于，包括：
提供一金属片，该金属片占有一第一面积；
移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；
将所述多个不相连的金属片段中的至少一部分重新配置其位置以形成一第二导线架结构，该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及
将一第一组件桥接所述多个不相连的金属片段中的至少两个不相连的金属片段，其中该第一组件电性连接所述至少两个不相连的金属片段。
2.根据权利要求1所述的方法，其特征在于，该第一组件为一第一线圈，其中该第一线圈电性连接所述两个不相连的金属片段。
3.根据权利要求1所述的方法，其特征在于，该第二面积与该第一面积的差值大于该第一面积的30％。
4.根据权利要求2所述的方法，其特征在于，该方法进一步包括：
将一第二组件桥接所述多个不相连的金属片段中的另外两个不相连的金属片段，其中该第二组件电性连接所述另外两个不相连的金属片段。
5.根据权利要求4所述的方法，其特征在于，该第二组件为一第二线圈，其中该第二线圈电性连接所述另外两个不相连的金属片段。
6.一种制作电子装置的方法，其特征在于，包括：
提供一金属片，其占有一第一面积；
移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；
将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；
以及将多个组件设置在该第二导线架结构上，其中每一个组件桥接并电性连接所述多个不相连的金属片段中的相对应的至少两个不相连的金属片段。
7.根据权利要求6所述的方法，其特征在于，所述多个组件包括有源元件与无源元件。
8.根据权利要求7所述的方法，其特征在于，所述有源元件包括一集成电路。
9.根据权利要求7所述的方法，其特征在于，该无源元件包括一线圈。
10.一种制作电子装置的方法，其特征在于，包括：
提供一金属片，其占有一第一面积；
移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；
将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及
将多个线圈设置在该第二导线架结构上，其中每一个线圈桥接并电性连接所述多个不相连的金属片段中的相对应的两个不相连的金属片段。
11.根据权利要求10所述的方法，其特征在于，所述多个线圈包括六个线圈。
12.一种制作电子装置的方法，其特征在于，包括：
提供一金属片，其占有一第一面积；
移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；
将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及
将一第一组件桥接所述多个不相连的金属片段中的至少两个不相连的金属片段，其中该第一组件电性连接所述至少两个不相连的金属片段，其中所述多个不相连的金属片段没有被一基板支持。
13.根据权利要求12所述的方法，其特征在于，该第一组件为一第一线圈，其中该第一线圈电性连接所述两个不相连的金属片段。
14.根据权利要求12所述的方法，其特征在于，该第二面积与该第一面积的差值大于该第一面积的30％。
15.一种制作电子装置的方法，其特征在于，包括：
提供一金属片，其占有一第一面积；
移除该金属片中的不要的部分以形成一第一导线架结构，其中该第一导线架结构包括多个不相连的金属片段；
将所述多个不相连的金属片段的至少一部分重新配置其位置以形成一第二导线架结构，其中该第二导线架结构占有一第二面积，该第二面积大于该第一面积；以及
将多个组件设置在该第二导线架结构上，其特征在于，每一个组件桥接并电性连接所述多个不相连的金属片段中的相对应的至少两个不相连的金属片段，其中所述多个不相连的金属片段没有被一基板支持。
16.根据权利要求15所述的方法，其特征在于，所述多个组件包括一有源元件与一无源元件。
17.根据权利要求15所述的方法，其特征在于，所述多个组件包括六个线圈。
18.根据权利要求15所述的方法，其特征在于，该第二面积与该第一面积的差值大于该第一面积的30％。
CN202010561802.5A 2020-06-18 2020-06-18 一种制作电子装置的方法 Pending CN113823569A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010561802.5A CN113823569A (zh) 2020-06-18 2020-06-18 一种制作电子装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010561802.5A CN113823569A (zh) 2020-06-18 2020-06-18 一种制作电子装置的方法

Publications (1)

Publication Number Publication Date
CN113823569A true CN113823569A (zh) 2021-12-21

Family

ID=78924389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010561802.5A Pending CN113823569A (zh) 2020-06-18 2020-06-18 一种制作电子装置的方法

Country Status (1)

Country Link
CN (1) CN113823569A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469953A (en) * 1966-11-09 1969-09-30 Advalloy Inc Lead frame assembly for semiconductor devices
JPH05109957A (ja) * 1991-08-21 1993-04-30 Fuji Electric Co Ltd 樹脂封止型半導体装置の製造方法およびリードフレーム
US20020149091A1 (en) * 2001-04-16 2002-10-17 Palmteer William James Leadframe-based chip scale package
JP2003124074A (ja) * 2001-10-10 2003-04-25 Sanyo Electric Co Ltd 面実装電子部品
CN101213663A (zh) * 2005-06-30 2008-07-02 费查尔德半导体有限公司 半导体管芯封装及其制作方法
JP2009289966A (ja) * 2008-05-29 2009-12-10 Denso Corp 半導体装置及びその製造方法
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN102487019A (zh) * 2010-12-02 2012-06-06 三星半导体(中国)研究开发有限公司 制造芯片封装件的方法
JP2014199869A (ja) * 2013-03-29 2014-10-23 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体及びその製造方法、並びにトランスファ成型用金型
US9107333B1 (en) * 2014-02-25 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Molded leadframe for PCB-to-PCB connection

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469953A (en) * 1966-11-09 1969-09-30 Advalloy Inc Lead frame assembly for semiconductor devices
JPH05109957A (ja) * 1991-08-21 1993-04-30 Fuji Electric Co Ltd 樹脂封止型半導体装置の製造方法およびリードフレーム
US20020149091A1 (en) * 2001-04-16 2002-10-17 Palmteer William James Leadframe-based chip scale package
JP2003124074A (ja) * 2001-10-10 2003-04-25 Sanyo Electric Co Ltd 面実装電子部品
CN101213663A (zh) * 2005-06-30 2008-07-02 费查尔德半导体有限公司 半导体管芯封装及其制作方法
JP2009289966A (ja) * 2008-05-29 2009-12-10 Denso Corp 半導体装置及びその製造方法
CN102386106A (zh) * 2010-09-03 2012-03-21 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN102487019A (zh) * 2010-12-02 2012-06-06 三星半导体(中国)研究开发有限公司 制造芯片封装件的方法
JP2014199869A (ja) * 2013-03-29 2014-10-23 株式会社カネカ 発光素子実装用リードフレーム、発光素子実装用樹脂成型体及びその製造方法、並びにトランスファ成型用金型
US9107333B1 (en) * 2014-02-25 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Molded leadframe for PCB-to-PCB connection

Similar Documents

Publication Publication Date Title
US10937843B2 (en) Display panel and display apparatus
CN111724742A (zh) 显示面板及其制备方法、显示装置
JP2007299900A (ja) 半導体装置と半導体装置の絶縁破壊防止方法
US9185808B2 (en) Printed circuit board compensation processing method, device, and PCB
CN107342284A (zh) 显示基板及显示装置
JP4552524B2 (ja) 複合型電子部品
CN113823569A (zh) 一种制作电子装置的方法
JP2011014719A (ja) 半導体装置
US20100085725A1 (en) Electrostatic discharge protection structure
TW201841144A (zh) 一種積體電路、手機和顯示器
US20160262264A1 (en) Connection substrate and display device having the same
JP2008294219A (ja) 半導体装置及びその製造方法
US20160055957A1 (en) Common mode filter and manufacturing method thereof
US20160055964A1 (en) Common mode filter and manufacturing method thereof
US20140240949A1 (en) Substrate strip
CN103140024A (zh) 柔性电路板及包括该柔性电路板的显示装置，柔性电路板的制造方法
WO2021031125A1 (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
CN107801291B (zh) 静电放电保护装置及静电放电的保护方法
US7276668B2 (en) Circuit board with mounting pads for reducing parasitic effect
US10854362B2 (en) Guide-connected contactor and portable electronic device comprising same
KR101301192B1 (ko) 집적 회로들에 ｉ／ｏ 클러스터들을 형성하기 위한 방법 및 장치
US7667330B2 (en) Semiconductor device for preventing inflow of high current from an input/output pad and a circuit for preventing inflow of high current thereof
JP5184578B2 (ja) プリント配線基板
JP5845792B2 (ja) 電子部品
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination