KR20100088336A - 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이 - Google Patents

더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이 Download PDF

Info

Publication number
KR20100088336A
KR20100088336A KR1020090007494A KR20090007494A KR20100088336A KR 20100088336 A KR20100088336 A KR 20100088336A KR 1020090007494 A KR1020090007494 A KR 1020090007494A KR 20090007494 A KR20090007494 A KR 20090007494A KR 20100088336 A KR20100088336 A KR 20100088336A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
dummy
dummy pattern
pattern
Prior art date
Application number
KR1020090007494A
Other languages
English (en)
Inventor
정승원
안진용
김진호
이석규
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090007494A priority Critical patent/KR20100088336A/ko
Publication of KR20100088336A publication Critical patent/KR20100088336A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이에 관한 것으로서, 보다 상세하게는 더미영역에 형성된 더미패턴을 포함하기 때문에 인쇄회로기판의 제조공정 상에서 인쇄회로기판 패널 어레이의 휨 발생이 감소하고, 싱귤레이션 공정시 크랙 발생이 현저히 감소하는 인쇄회로기판 및 이를 포함하는 인쇄회로기판 패널 어레이에 관한 것이다.
싱귤레이션, 펀칭, 소잉, 더미, 더미패턴, 타공

Description

더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이{A PRINTED CIRCUIT BOARD COMPRISING A DUMMY-PATTERN AND A PANEL ARRAY COMPRISING THE PRINTED CIRCUIT BOARD}
본 발명은 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이에 관한 것으로서, 보다 상세하게는 더미영역에 형성된 더미패턴을 포함하기 때문에 인쇄회로기판의 제조공정 상에서 인쇄회로기판 패널 어레이의 휨 발생이 감소하고, 싱귤레이션 공정시 크랙 발생이 현저히 감소하는 인쇄회로기판 및 이를 포함하는 인쇄회로기판 패널 어레이에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 페놀수지 절연판 또는 에폭시 수지 절연판 등 절연재에 형성된 배선 패턴을 통하여 실장된 부품들을 상호 전기적으로 연결하고 전원 등을 공급하는 동시에 부품들을 기계적으로 고정시켜주는 역할을 수행하는 것으로서, 인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층 인쇄회로기판;Multi Layered Board)가 있다.
이러한 인쇄회로기판(PCB; Printed Circuit Board)에 배선패턴을 형성하는 방법으로는 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등이 이용되고 있다.
전자기기의 고성능화 소형화됨에 따라 인쇄회로기판에 실장되는 반도체칩 단자 수는 현저하게 증가되고 있으며 이에 따라, 신호 전달 속도를 향상시키기 위하여 패키지기판으로 사용되는 인쇄회로기판의 코어를 제거하거나, 코어두께를 얇게 형성하고 있다. 코어두께가 얇아지면 루프 인덕턴스(Loop inductance) 값이 작아지기 때문에 신호 전달 속도가 크게 향상된다.
그러나 코어를 포함하지 않거나 코어두께가 얇아지면 전기적 특성은 향상되는 반면, 기판의 두께가 점점 얇아지면서 기존의 후판의 코어를 사용했 때보다 많은 휨문제가 발생하게 되어 제품의 제조공정 진행이 어렵고, 또한 리드타임(lead time)도 길어지는 문제가 발생한다.
도 1은 종래 기술에 따라 코어기판(15)을 포함하는 인쇄회로기판(10)의 패널 어레이 일부의 단면도가 도시되고, 도 2는 종래 기술에 따른 코어리스 인쇄회로기판(20)의 패널 어레이 일부의 단면도가 도시된다.
일반적으로 인쇄회로기판은 패널상태에서 싱귤레이션 패스(30)를 제거하는 싱귤레이션 공정을 통해 개별제품으로 제조되는데, 이러한 싱귤레이션 공정에는 대표적으로 소잉 공정과 펀칭공정이 있다. 싱귤레이션 공정은 패널상태의 기판에 기계적인 충격을 가하여 각각의 인쇄회로기판을 분리하기 때문에 인쇄회로기판의 강성이 약한 경우 손상을 입을 수 있다.
구체적으로, 종래의 소잉 공정은 기존의 코어기판을 포함하는 인쇄회로기판(10)과 같이 두께가 1.0 mm를 초과하는 제품에서는 문제가 없었으나, 도 2에 도시된 코어리스 기판(20)과 같이 두께가 0.4mm 이하의 제품에 적용할 경우 기계적인 스트레스(mechanical stress)가 과도하게 부하되어 싱귤레이션 전 대비 제품에 휨(warpage)이 약 130% 증가한다.
또한, 기존의 펀칭 공정은 일반적으로 1.0 mm를 초과하는 두께를 지닌 반도체용 다층 회로 기판에 적용시 큰 문제점이 발생하지 않지만, 이를 1.0 mm 이하의 두께를 갖는 코어리스 기판(20)에 적용하는 경우에는 절단부에 크랙을 발생하는 문제를 유발한다.
코어리스 기판(20)의 경우 유리섬유가 함침된 코어기판(15)을 사용하지 않기 때문에 최종 제품의 강성이 두께 1.0mm 이상의 제품에 비하여 매우 떨어지며, 특히 유리섬유가 없음으로 인하여 싱귤레이션 패스(30)에는 복합 에폭시만이 존재하기 때문에 취성이 매우 약하여 펀칭 공정시 크랙 불량이 쉽게 발생하는 치명적인 문제점이 부각된다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 인쇄회로기판의 제조공정에서 발생하는 휨을 방지하고, 싱귤레이션 공정에서 유발하는 크랙 발생을 감소시킬 수 있는 인쇄회로기판, 및 이를 포함하는 패널 어레이의 구조를 제안한다.
본 발명에 따른 더미패턴을 갖는 인쇄회로기판 패널 어레이는, 상하로 배열된 복수의 회로층 및 상기 회로층 사이에 개재된 절연층을 포함하는 회로부, 및 상기 절연층이 상기 회로부 외측으로 연장되어 형성된 주변부를 포함하는 복수의 인쇄회로기판; 및 상기 인쇄회로기판의 외측에 형성된 더미영역;을 포함하고, 상기 더미영역에 형성된 더미패턴을 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 더미패턴은 상기 더미영역으로부터 상기 주변부로 연장된 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 인쇄회로기판은 복수의 절연층을 포함하고, 상기 더미패턴은 상기 절연층 사이에 개재된 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 더미패턴은 상기 더미영역의 외층에 형성된 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 더미패턴은 구리패턴인 것에 있다.
본 발명에 따른 더미패턴을 갖는 인쇄회로기판은, 상하로 배열된 복수의 회로층 및 상기 회로층 사이에 개재된 복수의 절연층을 포함하는 회로부; 및 상기 복수의 절연층 사이에 개재된 더미패턴을 포함하며, 상기 복수의 절연층이 상기 회로층 외측으로 연장되어 형성된 주변부;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 더미패턴은 상기 절연층의 단부측에 배치되어 외부로 노출된 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 인쇄회로기판 패널 어레이는 더미영역에 형성된 더미패턴을 포함하기 때문에 인쇄회로기판의 제조공정 상에서 인쇄회로기판 패널 어레이의 휨 발생이 감소하고, 싱귤레이션 공정시 크랙 발생이 현저히 감소하는 장점이 있다.
또한, 본 발명에 따른 인쇄회로기판은 주변부에 형성된 더미패턴을 포함하기 때문에 절단부에 크랙이 없으며, 휨 발생량이 작아 편평성이 높고 향상된 전기신호 전달 성능을 가진다.
이하, 본 발명에 따른 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 3a는 본 발명의 바람직한 일 실시예에 따른 더미패턴을 갖는 인쇄회로기판 패널 어레이 일부의 평면도이고, 도 3b는 도 3a에 도시된 인쇄회로기판 패널 어레이(P)를 I-I 선을 따라 절단한 단면도이다.
이에 나타내 보인 바와 같이, 본 실시예에 따른 인쇄회로기판 패널 어레이(P)는 회로부(110) 및 주변부(130)를 포함하는 복수의 인쇄회로기판(100), 인쇄회로기판(100)의 외측에 형성된 더미영역(300), 및 더미영역(300)에 형성된 더미패턴(310)을 포함하는 구성이다.
인쇄회로기판(100)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 절연기판의 상부에 형성된 회로패턴(115)으로 구성된 회로층(113)과 회로층(113) 사이를 층간 도통하는 비아(117)를 포함한다. 인쇄회로기판(100)은 절연기판의 양쪽 면에 회로층(113)을 형성한 양면 PCB 또는 다층으로 회로층(113)을 형성한 MLB(다층 인쇄회로기판(100); Multi Layered Board)가 될 수 있다.
회로패턴(115)은 설계패턴을 따라 전기신호를 전달하는 절연기판 상에 형성된 전도성 라인이다. 회로패턴(115)은 예를 들면, 전도성이 높은 구리, 니켈 등의 금속으로 구성된다. 이러한 인쇄회로기판(100)의 제조는 공지의 방식으로 실시되므로 여기에서는 상세한 서술은 생략한다.
이러한 회로패턴(115)은 인쇄회로기판(100)의 전체에 걸쳐 형성되지만, 인쇄회로기판(100)의 가장자리는 기판의 이송 시 및 최종 제품과의 결합 시 외부 기기와 연결되어 기판을 지지하는 역할을 수행하기 때문에 회로패턴(115)이 형성되지 않을 수 있다. 이와 같이, 회로패턴(115)이 형성되는 부분과 회로패턴(115)이 형성되지 않는 가장자리 부분이 명확하게 구분되는 것은 아니지만, 서술의 편의상 본 실시예에서는 도 3b에 도시된 바와 같이, 인쇄회로기판(100)의 회로패턴(115)이 형성된 영역을 회로부(110)라 하고 회로패턴(115)이 형성되지 않은 회로부(110) 외측 영역을 주변부(130)라 명명한다.
즉, 회로부(110)는 상하로 배열된 복수의 회로층(113)과 회로층(113) 사이에 개재된 절연층을 포함하는 구성이고, 주변부(130)는 회로부(110)의 절연층이 회로부(110) 외측으로 연장되어 형성된 회로층(113)이 존재하지 않는 영역이다.
상술한 구성의 인쇄회로기판(100)은 단품으로 제작되는 경우도 있지만, 표준규격을 갖는 패널을 이용하여 복수개의 인쇄회로기판(100)을 동시에 제작하는 방식으로 제작되는 것이 일반적이며, 복수개의 인쇄회로기판(100)이 배열된 패널을 인쇄회로기판 패널 어레이(P)라 지칭한다.
여기서, 인쇄회로기판 패널 어레이(P)에 배열된 인쇄회로기판(100) 사이에는 인쇄회로기판(100)을 각각의 단일제품으로 분리하는 싱귤레이션 공정에서 제거되는 더미영역(300)이 존재하게 된다. 더미영역(300)은 싱귤레이션 패스라고 명명되기도 한다. 이러한, 더미영역(300)은 인쇄회로기판(100)의 외측에 형성되어 인쇄회로기판(100)을 제조하는 공정 중에 인쇄회로기판(100)과 인쇄회로기판(100) 사이를 지지하는 역할을 하고 인쇄회로기판(100) 제조의 최종단계에서 제거되는 부분이다.
더미패턴(310)은 더미영역(300)에 형성된 금속패턴이다. 더미영역(300)은 인쇄회로기판(100)과 인쇄회로기판(100) 사이에 존재하는 회로층(113)이 형성되지 않는 영역이기 때문에 회로층(113)이 존재하는 영역에 비해 취성이 약하다. 더미영역(300)의 약한 취성으로 말미알마 인쇄회로기판(100)의 제조공정에서 인쇄회로기판 패널 어레이(P)에 휨(warpage)이 발생하는 경우가 많으며, 더미패턴(310)은 이를 방지하기 위한 보완재로서 기능한다. 이러한 더미패턴(310)은 회로층(113)에 포함된 회로패턴(115)과 유사하게 예를 들면, 금, 은, 구리, 니켈 등의 금속으로 이루어질 수 있다. 더미패턴(310)은 회로층(113)의 회로패턴(115)을 형성할 때 동시에 형성되는 것이 바람직하고, 회로패턴(115)을 이루는 금속과 동일한 금속으로 이루어진 것이 바람직하다.
또한, 더미패턴(310)은 인쇄회로기판(100)의 패널 어레이(P)의 싱귤레이션 공정시 인쇄회로기판(100)에 발생하는 크랙을 방지하는 역할을 수행한다. 즉, 대표적인 싱귤레이션 공정인 소잉 또는 펀칭 공정을 통해 인쇄회로기판 패널 어레이(P)로부터 인쇄회로기판(100)을 분리할 때 인쇄회로기판(100)에 가해지는 충격으로 인 쇄회로기판(100)이 손상되는 것을 방지하는 역할을 수행한다.
이러한 더미패턴(310)은 더미영역(300)의 외층 및 내층에 형성될 수 있으며, 이들 중 어느 하나에만 선택적으로 형성될 수 있다. 즉, 인쇄회로기판(100)이 복수의 절연층을 포함하는 다층 인쇄회로기판(100)의 경우 더미패턴(310)은 최외각 절연층 상부에 형성될 수 있으며, 또는 절연층 사이에 개재될 수 있다. 이때에도 모든 절연층 사이에 더미패턴(310)을 형성하여야 하는 것은 아니고, 일부층에만 더미패턴(310)을 형성하여도 무방하다.
상술한 구성의 인쇄회로기판 패널 어레이(P)는 더미영역(300)에 형성된 더미패턴(310)을 포함하기 때문에 인쇄회로기판(100)의 제조공정 상에서 인쇄회로기판 패널 어레이(P)의 휨 발생이 감소하고, 싱귤레이션 공정시 크랙 발생이 현저히 감소하는 장점이 있다.
도 4는 본 발명의 바람직한 다른 실시예에 따른 더미패턴을 갖는 인쇄회로기판 패널 어레이의 단면도이다. 여기에서는 상술한 실시예와 중복되는 서술은 생략한다.
본 실시예에서 더미영역(300)으로부터 주변부(130)로 연장된 더미패턴(310)을 포함한다. 상술한 바와 같이, 주변부(130) 역시 회로층(113)을 포함하지 않기 때문에 취성이 회로부(110)에 비해 취약하며, 에폭시 수지 등의 고분자물질로 이루어진 절연층에 비해 강성이 높은 금속으로 이루어진 더미패턴(310)의 폭을 확장함으로써 휨방지 및 크랙방지의 효과를 더욱 높일 수 있다.
도 5는 도 4에 도시된 인쇄회로기판 패널 어레이(P)로부터 분리된 인쇄회로기판(100)을 도시한다. 본 실시예에 따른 더미패턴을 갖는 인쇄회로기판은, 도 4에 도시된 인쇄회로기판 패널 어레이(P)에 싱귤레이션 공정을 수행한 완성물이다.
도 5에 나타낸 바와 같이, 상하로 배열된 복수의 회로층(113) 및 회로층(113) 사이에 개재된 복수의 절연층을 포함하는 회로부(110), 및 복수의 절연층 사이에 개재된 더미패턴(310)을 포함하며, 복수의 절연층이 회로층(113) 외측으로 연장되어 형성된 주변부(130)를 포함하는 구성이다.
이때, 더미패턴(310)은 상기 절연층의 단부측에 배치되어 외부로 노출된다. 이때 외부로 노출된다의 의미는 절연층에 의해 완전히 감싸여지지 않았다는 의미로 사용된다.
상술한 인쇄회로기판(100)은 주변부(130)에 형성된 더미패턴(310)을 포함하기 때문에 절단부에 크랙이 없으며, 휨 발생량이 작아 편평성이 높고 향상된 전기신호 전달 성능을 가진다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래 기술에 따라 코어기판을 포함하는 인쇄회로기판의 패널 어레이일부의 단면도이다.
도 2는 종래 기술에 따른 코어리스 인쇄회로기판의 패널 어레이 일부의 단면도가 도시된다.
도 3a는 본 발명의 바람직한 일 실시예에 따른 더미패턴을 갖는 인쇄회로기판 패널 어레이 일부의 평면도이다.
도 3b는 도 3a에 도시된 인쇄회로기판 패널 어레이를 I-I 선을 따라 절단한 단면도이다.
도 4는 본 발명의 바람직한 다른 실시예에 따른 더미패턴을 갖는 인쇄회로기판 패널 어레이의 단면도이다.
도 5는 도 4에 도시된 인쇄회로기판 패널 어레이로부터 분리된 인쇄회로기판의 단면도이다.
< 도면의 주요 부호에 대한 설명 >
100 인쇄회로기판 110 회로부
113 회로패턴 115 비아
130 주변부 300 더미영역
310 더미패턴 P 인쇄회로기판 패널 어레이

Claims (7)

  1. 상하로 배열된 복수의 회로층 및 상기 회로층 사이에 개재된 절연층을 포함하는 회로부, 및 상기 절연층이 상기 회로부 외측으로 연장되어 형성된 주변부를 포함하는 복수의 인쇄회로기판; 및
    상기 인쇄회로기판의 외측에 형성된 더미영역;을 포함하고,
    상기 더미영역에 형성된 더미패턴을 더 포함하는 것을 특징으로 하는 더미패턴을 갖는 인쇄회로기판 패널 어레이.
  2. 제1항에 있어서,
    상기 더미패턴은 상기 더미영역으로부터 상기 주변부로 연장된 것을 특징으로 하는 더미패턴을 갖는 인쇄회로기판 패널 어레이.
  3. 제1항에 있어서,
    상기 인쇄회로기판은 복수의 절연층을 포함하고,
    상기 더미패턴은 상기 절연층 사이에 개재된 것을 특징으로 하는 더미패턴을 갖는 인쇄회로기판 패널 어레이.
  4. 제1항에 있어서,
    상기 더미패턴은 상기 더미영역의 외층에 형성된 것을 특징으로 하는 더미패 턴을 갖는 인쇄회로기판 패널 어레이.
  5. 제1항에 있어서,
    상기 더미패턴은 구리패턴인 것을 특징으로 하는 더미패턴을 갖는 인쇄회로기판 패널 어레이.
  6. 상하로 배열된 복수의 회로층 및 상기 회로층 사이에 개재된 복수의 절연층을 포함하는 회로부; 및
    상기 복수의 절연층 사이에 개재된 더미패턴을 포함하며, 상기 복수의 절연층이 상기 회로층 외측으로 연장되어 형성된 주변부;
    를 포함하는 더미패턴을 갖는 인쇄회로기판.
  7. 제6항에 있어서,
    상기 더미패턴은 상기 절연층의 단부측에 배치되어 외부로 노출된 것을 특징으로 하는 더미패턴을 갖는 인쇄회로기판.
KR1020090007494A 2009-01-30 2009-01-30 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이 KR20100088336A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007494A KR20100088336A (ko) 2009-01-30 2009-01-30 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007494A KR20100088336A (ko) 2009-01-30 2009-01-30 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이

Publications (1)

Publication Number Publication Date
KR20100088336A true KR20100088336A (ko) 2010-08-09

Family

ID=42754566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007494A KR20100088336A (ko) 2009-01-30 2009-01-30 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이

Country Status (1)

Country Link
KR (1) KR20100088336A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658131B2 (en) 2020-06-08 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package with dummy pattern not electrically connected to circuit pattern
WO2024039228A1 (ko) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658131B2 (en) 2020-06-08 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package with dummy pattern not electrically connected to circuit pattern
WO2024039228A1 (ko) * 2022-08-18 2024-02-22 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Similar Documents

Publication Publication Date Title
KR101058621B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101548816B1 (ko) 인쇄회로기판 및 그 제조방법
JP5945564B2 (ja) パッケージキャリアおよびその製造方法
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US7619316B2 (en) Semiconductor package and method for manufacturing the same
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
US20150156877A1 (en) Strip level substrate including warpage preventing member and method of manufacturing the same
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
US20160013074A1 (en) Fabrication method of packaging substrate
US9478472B2 (en) Substrate components for packaging IC chips and electronic device packages of the same
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US20150090481A1 (en) Package carrier and manufacturing method thereof
US20150351228A1 (en) Package board and method for manufacturing the same
JPWO2014184873A1 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
US10096491B2 (en) Method of fabricating a packaging substrate including a carrier having two carrying portions
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160127226A (ko) 지지 패턴을 구비하는 인쇄회로기판 및 이의 제조 방법
KR20100088336A (ko) 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이
KR101483874B1 (ko) 인쇄회로기판
KR101015762B1 (ko) 반도체 패키지의 제조 방법
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
KR101130608B1 (ko) 반도체 패키지 및 그 제조방법
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법
US20150282315A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application