JPWO2014184873A1 - 部品内蔵基板の製造方法及び部品内蔵基板 - Google Patents

部品内蔵基板の製造方法及び部品内蔵基板 Download PDF

Info

Publication number
JPWO2014184873A1
JPWO2014184873A1 JP2015516796A JP2015516796A JPWO2014184873A1 JP WO2014184873 A1 JPWO2014184873 A1 JP WO2014184873A1 JP 2015516796 A JP2015516796 A JP 2015516796A JP 2015516796 A JP2015516796 A JP 2015516796A JP WO2014184873 A1 JPWO2014184873 A1 JP WO2014184873A1
Authority
JP
Japan
Prior art keywords
terminal
component
metal layer
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015516796A
Other languages
English (en)
Other versions
JP6235575B2 (ja
Inventor
光昭 戸田
戸田　　光昭
松本　徹
徹 松本
聖子 村田
聖子 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2014184873A1 publication Critical patent/JPWO2014184873A1/ja
Application granted granted Critical
Publication of JP6235575B2 publication Critical patent/JP6235575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

部品内蔵基板（２０）の製造方法においては、外側金属層（１４）の形成後に、外側金属層（１４）から第１絶縁層（５）及び第２絶縁層（１１）を貫通してＩＣ部品（４）第２端子（４ｂ）に到達する導通ビア（１６）形成する。

Description

本発明は、電気部品又は電子部品を内蔵する部品内蔵基板を製造するための製造方法、及び当該製造方法によって製造される部品内蔵基板に関する。
従来から、各種の電気・電子機器の小型化、薄型化、軽量化、及び多機能化を図るための研究開発が行われてきている。特に、携帯電話、ノートパソコン、デジタルカメラ等の民生品では、多機能化を図りつつも小型化、薄型化、及び軽量化が強く求められている。また、各種の電気・電子機器においては、伝送信号の高周波化及び高速化も図られており、これに伴う信号ノイズの増大を防止することも要求されている。
このような要求を実現するために、電気・電子機器に組み込まれる回路基板として、従来は基板表面に実装されていた各種の電気・電子部品を基板の絶縁層である絶縁基材内に内蔵した構造を備える部品内蔵基板や、当該部品内蔵基板を積層してなる部品内蔵多層回路基板の研究開発及び製造が従来から行われてきている。例えば、特許文献１に、部品内蔵基板及びその製造方法が開示されている。
特許文献１に開示された部品内蔵基板の製造方法においては、支持体上に銅箔からなる導電薄膜層を形成して、当該導電薄膜層上に接着剤を塗布する。続いて、当該接着剤を介して内蔵部品の実装を行い、その後に当該内蔵部品を覆うように絶縁基材を形成する。このような製造工程を経て形成された部品内蔵基板は、基板自体の厚さが従来よりも薄くなり、更には基板表面上に実装するよりも多くの電気・電子部品を内蔵することが可能となり、様々な用途の電気・電子機器に用いることができる。
特許第４８７４３０５号公報
内蔵部品として、一般的な金属酸化膜半導体の電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor
Field-Effect Transistor）を使用する場合、電気特性を向上させるために当該ＭＯＳＦＥＴのドレイン端子と部品内蔵基板の配線層とを電気的に接続するドレインビアを形成する。そして、部品内蔵基板の多層配線を形成するために、当該ドレインビアに接続された配線層（すなわち、内層配線）を絶縁層で覆うとともに、当該絶縁層の表面上に別の配線層（すなわち、外層配線）を形成することになる。
しかしながら、一般的なＭＯＳＦＥＴにおいては、ドレイン端子側が脆弱な構造を有するため、外層配線をプレス形成する際におけるドレインビアへの圧力集中によって、ＭＯＳＦＥＴにクラックが発生してしまう。
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、部品内蔵基板の製造工程中においても内蔵部品へのクラック発生が抑制される部品内蔵基板の製造方法、及び内蔵部品へのクラック発生率が従来よりも低減された部品内蔵基板を提供することにある。
上記目的を達成するため、本発明の部品内蔵基板の製造方法は、第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、表面上に金属膜が形成された支持板を準備する準備工程と、前記金属膜の表面上に接着層を介して前記第１端子を接合するとともに、前記接着層側とは反対側に前記第２端子を配置してＩＣ部品を搭載する搭載工程と、前記金属膜及び前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する第１絶縁層を形成する第１絶縁層形成工程と、前記第１絶縁層の表面上に内側金属層を形成する内側金属層形成工程と、前記第１端子と前記金属膜とを電気的に接続して第１端子用配線パターンを形成する第１端子用配線パターン形成工程と、前記内側金属層を覆うように絶縁樹脂材料を積層して第２絶縁層を形成する第２絶縁層形成工程と、前記第２絶縁層の表面上に外側金属層を形成する外側金属層形成工程と、前記外側金属層から前記第１絶縁層及び前記第２絶縁層を貫通して前記第２端子に到達するビアを形成し、前記ビア内に導電体を充填して前記外側金属層と前記第２端子とを電気的に接続する導通ビアを形成する導通ビア形成工程と、を含むことを特徴とする。
上述した部品内蔵基板の製造方法において、前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であってもよい。
上述したいずれかの部品内蔵基板の製造方法における前記内側金属層形成工程においては、前記内側金属層に所望の形状を形成するパターン形成工程を含み、前記導通ビア形成工程においては、前記内側金属層の非形成部分における前記第２絶縁層を貫通し、前記外側金属層と前記第２端子とを直接的に接続してもよい。
また、前記外側金属層と前記第２端子とを直接的に接続するためのビアを形成することなく、前記導通ビア形成工程においては、前記導通ビアと前記内側金属層とを接触させつつ、前記第２端子、前記内側金属層、及び前記外側金属層を導通ビアによって電気的に接続させてもよい。
上述した部品内蔵基板の製造方法おける前記導通ビア形成工程においては、フィルドメッキ又は導電性ペースの充填によって前記導通ビアを形成することが好ましい。
上述した部品内蔵基板の製造方法においては、前記外側金属層形成工程の後に前記導通ビア形成工程を行うことにより、前記ＩＣ部品におけるクラックの発生が防止されている。
更に、上記目的を達成するため、本発明の部品内蔵基板は、絶縁樹脂材料を含む第１絶縁層と、第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記絶縁層に埋設されたＩＣ部品と、前記ＩＣ部品の前記第１端子と前記第１絶縁層の外部とを電気的に接続する第１端子用配線パターンと、前記第１絶縁層における前記第１端子用配線パターンの形成面とは反対側に形成された内側金属層と、絶縁樹脂材料を含み、前記内側金属層を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成された外側金属層と、前記第１絶縁層及び前記第２絶縁層を貫通して前記外側金属層と前記第２端子とを電気的に接続する導通ビアと、を有し、前記導通ビアは、前記第１絶縁層を貫通する部分と、前記第２絶縁層を貫通する部分とが同一工程内にて形成されることを特徴とする。
上述した部品内蔵基板において、前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であってもよい。
上述したいずれかの部品内蔵基板において、前記導通ビアは、前記外側金属層と前記内側金属層とを電気的に接続することなく、前記外側金属層と前記第２端子とを直接的に接続してもよい。
また、前記導通ビアが前記外側金属層と前記第２端子とを直接的に接続せずに、前記内側金属層を貫通しつつ、前記外側金属層、前記内側金属層、及び前記第２端子を電気的に接続してもよい。
上述したいずれかの部品内蔵基板において、前記導通ビアは、フィルドメッキ又は導電性ペースの充填によって形成されることが好ましい。
上述したいずれかの部品内蔵基板において、前記外側金属層の形成後に前記導通ビアを形成することにより、前記ＩＣ部品におけるクラックの発生が防止されている。
本発明に係る部品内蔵基板の製造方法においては、外側金属層形成後に、外側金属層から第１絶縁層及び第２絶縁層を貫通して第２端子に到達する導通ビアを形成するため、外側金属層形成の際には、ＩＣ部品及びその第２端子に対して圧力集中が生じることがなくなる。このため、部品内蔵基板の製造工程中において、第１絶縁層内に埋設されたＩＣ部品にクラックが生じることがない。
本発明に係る部品内蔵基板においては、外側金属層から第１絶縁層及び第２絶縁層を貫通して第２端子に到達する導通ビアを外側金属層形成後の同一工程内にて形成するため、ＩＣ部品及びその第２端子に対する圧力集中にともなうクラックが生じることがなく、当該部品内蔵基板は優れた電気的特性及び信頼性を有することになる。
また、本発明に係る部品内蔵基板において、外側金属層、内側金属層、ＩＣ部品の第２端子を導通ビアによって電気的に接続する場合には、電気的特性が向上することになる。
本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の変形例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の変形例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の変形例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の変形例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。
以下、図面を参照し、本発明の実施の形態について、実施例及び変形例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施例及び変形例の説明に用いる図面は、いずれも本発明による部品内蔵基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、部品内蔵基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、実施例及び変形例で用いる様々な数値は、いずれも一例を示すものであり、必要に応じて様々に変更することが可能である。
＜実施例＞
以下において、本発明の実施例に係る部品内蔵基板の製造方法について、図１乃至図９を参照して詳細に説明する。ここで、図１乃至図９は、本実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。
先ず、図１に示すように、支持板１を準備する準備工程が行われる。具体的には、剛性を有する支持板１上に金属膜２を形成し、表面が金属膜２に覆われた支持板１を準備する。金属膜２は、後の製造工程において、第１端子用配線パターンの一部となるべきものである。支持板１として、プロセス条件にて必要とされる程度の剛性を有するものが用いられる。例えば、支持板１は、剛性のあるＳＵＳ（ステンレス）板又はアルミ板等で形成されてもよい。また、本実施例において、金属膜２は銅から構成されている。例えば、支持板１がＳＵＳ板から構成されていれば銅めっきを析出させて金属膜２を形成することができ、支持板１がアルミ板であれば銅箔を貼り付けて金属膜２を形成できる。
次に、図２に示すように、例えばディスペンサーや印刷等によって絶縁材料からなる接着層３を金属膜２上に形成する。本実施例においては、当該接着層３上に後述するＩＣ部品４を実装することで、当該ＩＣ部品４を金属膜２上に固着している。なお、本実施例においては１つのＩＣ部品を内蔵させるため、金属膜２上の１箇所に接着層３を形成したが、実装する内蔵部品の数量、寸法、形状に応じて接着層３の数量及び配置構成を適宜変更することができる。また、接着層３の材料は、絶縁材料に限定されることがなく、半田ペーストを用いてもよいが、この場合には後述するＩＣ部品４の端子と金属膜２とを電気的に接続させるための工程（ビアホール形成及び導通ビア形成）が不要となる。
次に、図３に示すように、接着層３を介してＩＣ部品４を金属膜２上に搭載する搭載工程が行われる。ここで、ＩＣ部品４は一般的なＭＯＳＦＥＴであり、第１表面４ａ側にゲート端子及びソース端子の少なくとも一方として機能する第１端子４ｂを備えるとともに、第１表面４ａとは反対に位置する第２表面４ｃ側にドレイン端子として機能する第２端子４ｄを備えている。また、ＩＣ部品４において、第２端子４ｄの形成面である第２表面４ｃ側は、ドレイン端子である金属層が大部分を占めているため、比較的に脆弱な構造を有することになるが、第１端子４ｂの形成面である第１表面４ａ側は、金属層及び絶縁層等からなる比較的に強固な層構造を有している。すなわち、ＩＣ部品４においては、ドレイン端子側がゲート端子及びソース端子側よりも脆弱な構造となっており、外部応力等の影響によりクラックが発生しやすくなっている。なお、ＩＣ部品の第１表面４ａ側にゲート端子及びソース端子が設けられる場合には、少なくとも２つ以上の第１端子４ｂが設けられることになり、１つの第１端子４ｂがゲート端子として機能し、他の第１端子４ｂがソース端子として機能することになる。
具体的な搭載方法としては、吸引ノズルを備える表面実装機（チップマウンタ）を用い、内蔵部品であるＩＣ部品４を接着層３上に実装する。ここで、ＩＣ部品４の第１表面４ａを接着層３に近接させ、接着層３を介してＩＣ部品４の第１端子４ｂを金属膜２の表面に接合する。すなわち、第１端子４ｂが金属膜２に近接する位置に配置され、第２端子４ｄが金属膜２から離間する位置に配置されることになる。
次に、図４に示すように、第１絶縁層５を形成する第１絶縁層形成工程が行われる。当該第１絶縁層形成工程においては、金属膜２及びＩＣ部品４を覆うように（すなわち、金属膜２及びＩＣ部品４に対して）、第１絶縁層５となるべき絶縁樹脂材料を積層し、ＩＣ部品４を第１絶縁層５内に埋設する。具体的には、ＩＣ部品４に対して金属膜２が配された側とは反対側（すなわち、第２表面４ｃ側）にプリプレグ等の絶縁樹脂材料をレイアップし、これを真空下で加熱しながらプレスして行う。このプレスは、例えば真空加圧式のプレス機を用いて行われる。なお、絶縁樹脂材料は、熱膨張係数がＩＣ部品４に近いものを使用することが好ましい。また、第１絶縁層５の形成の際に、金属膜２が位置する面とは反対側の表面上に、第２端子４ｄ用の内側金属層６が形成される。ここで、内側金属層６は、後の製造工程において、第２端子４ｄ用の配線パターンの一部となるべきものである。
次に、図５に示すように、支持板１が除去されるとともに、金属膜２及び接着層３を貫通してＩＣ部品４の第１端子４ｂに到達する第１ビア７が形成される。第１ビア７の形成方法としては、支持板１を先ず除去し、その後に、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去されて第１ビア７が形成される。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ−ＹＡＧやエキシマ等の高周波レーザを用いてもよい。
第１ビア７が形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第１端子４ｂには更にソフトエッチング処理を施し、ビア形成によって露出した第１端子４ｂの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な金属の表面が露出することになり、その後のめっき処理において析出する金属との密着性が高まり、結果として電気的な接続信頼性が向上する。
次に、図６に示すように、第１ビア７内に導電体を充填して第１導通ビア８を形成するとともに、金属膜２及び内側金属層６のパターニングを行う。これにより、第１導通ビア８及びパターニングされた金属膜２からなる第１端子用配線パターン９が形成される。具体的には、必要に応じて第１ビア７にデスミアやハーフエッチング処理を施して化学銅めっきや電気銅めっき等のめっき処理を施し、第１ビア７にめっきを析出させて導電体を充填して第１導通ビア８を形成する。そして、第１絶縁層５の両面に配された金属膜２及び内側金属層６に対してエッチング処理を施す。ここで、内側金属層６に対するエッチングは、ＩＣ部品４の第２端子４ｄの直上部分に開口が形成されるように行われる。すなわち、ＩＣ部品４の第２端子４ｄの直上部分には、内側金属層６が存在しない領域があり、当該領域部分に第１絶縁層５が露出することになる。このような工程を経て、第１絶縁層５の内部（すなわち、ＩＣ部品４の第１端子４ｂ）から外部に向かって延在しつつ、第１絶縁層５の表面上においても延在する第１端子用配線パターン９が形成される。
なお、上述した第１導通ビア８の形成工程においては、第１ビア７に導電体であるフィルドメッキを充填し、第１導通ビア８であるフィルドビアを形成したが、第１ビア７に導電性ペーストを充填し、第１導通ビア８を形成してもよい。
次に、図７に示すように、第２絶縁層１１及び第３絶縁層１２を形成する追加絶縁層形成工程が行われる。当該追加絶縁層形成工程においては、パターニングされた内側金属層６を覆うように、第２絶縁層１１となるべき絶縁樹脂材料を積層するとともに、パターニングされた金属膜２を覆うように、第３絶縁層１２となるべき絶縁樹脂材料を積層し、ＩＣ部品４が内蔵された状態の中間形成体を第２絶縁層１１及び第３絶縁層１２によって挟み込む。本実施例においては、第２絶縁層１１及び第３絶縁層１２の具体的な形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様であるため、その説明は省略するが、第２絶縁層１１及び第３絶縁層１２の形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様にすることなく、他の公知の形成方法及び一般的な他の絶縁材料を用いてもよい。
また、図７に示すように、第２絶縁層１１及び第３絶縁層１２の形成の際に、第２絶縁層１１及び第３絶縁層１２の表面上に、第１外側金属層１３及び第２外側金属層１４が形成される。すなわち、追加の金属層となる第１外側金属層１３及び第２外側金属層１４を形成する外側金属層形成工程が行われる。ここで、第２外側金属層１４は、後の製造工程において、第２端子４ｄ用の配線パターンの一部となるべきものである。
次に、図８に示すように、第２外側金属層１４、第２絶縁層１１、及び第１絶縁層５を貫通してＩＣ部品４の第２端子４ｄに到達する第２ビア１５が形成される。第２ビア１５の形成方法としては、第１ビア７の形成方法と同様に、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去されて各ビアが形成される。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ−ＹＡＧやエキシマ等の高周波レーザを用いてもよい。
ここで、第２ビア１５の形成工程においては、内側金属層６のパターン形成によって露出した第１絶縁層５の直上部分に位置する第２絶縁層１１及び第２外側金属層１４を貫通するように第２ビア１５を形成する。すなわち、第２ビア１５は、内側金属層６を貫通することなく、内側金属層６のパターン開口部分を充填する第２絶縁層１１（換言すれば、内側金属層６の非形成部分における第２絶縁層１１）を貫通することになる。
第２ビア１５が形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第２端子４ｄには更にソフトエッチング処理を施し、ビア形成によって露出した第２端子４ｄの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な金属の表面が露出することになり、その後のめっき処理において析出する金属との密着性が高まり、結果として電気的な接続信頼性が向上する。
次に、図９に示すように、第２ビア１５内に導電体を充填して第２導通ビア１６を形成するとともに、第２外側金属層１４のパターニングを行う。これにより、第２導通ビア１６及びパターニングされた第２外側金属層１４を含む第２端子用配線パターン１７が形成される。すなわち、第２外側金属層１４から第１絶縁層５及び第２絶縁層１１を貫通して第２端子４ｄに到達する第２ビア１５を形成した後に、第２ビア１５に導電体を充填して第２外側金属層１４と第２端子４ｄとを電気的に接続する第２導通ビア１６を形成する導通ビア形成工程が行われる。具体的には、必要に応じて第２ビア１５にデスミアやハーフエッチング処理を施して化学銅めっきや電気銅めっき等のめっき処理を施し、第２ビア１５にめっきを析出させて導電体を充填して第２導通ビア１６を形成する。そして、第２絶縁層１１に形成された第２外側金属層１４に対してエッチング処理を施す。このような工程を経て、第１絶縁層５の内部（すなわち、ＩＣ部品４の第２端子４ｄ）から外部に向かって延在しつつ、第２絶縁層１１の表面上においても延在する第２端子用配線パターン１７が形成される。
上述したような第２導通ビア１６の形成工程がなされることにより、第２導通ビア１６を構成する部分のうち、第１絶縁層５を貫通する部分と、第２絶縁層１１を貫通する部分とが、第２外側金属層１４の形成後の同一工程内において形成されることになる。すなわち、第１絶縁層５を貫通する部分と、第２絶縁層１１を貫通する部分との間には、境界が存在することなく、第１絶縁層５を貫通する部分及び第２絶縁層１１を貫通する部分は同一材料によって一続きに形成されていることになる。
ここで、図９には示されていないが、内側金属層６と第２外側金属層とは、他の導通ビア等によって電気的に接続されている。すなわち、第２端子用配線パターンには、パターニングされた内側金属層６も含まれることになる。当該他の導通ビアの形成は、上述した第２ビアの形成、及び第２ビアへの導電体の充填を行う工程の際に、同様にして行われることになる。なお、内側金属層６と第２外側金属層とを電気的に接続させる当該他の導通ビアを形成しなくてもよい。また、金属膜２及び第１導通ビア８からなる第１端子用配線パターン９は、第３絶縁層１２を貫通する他の導通ビアを介して、第１外側金属層１３と電気的に接続されていてもよい。
以上のような製造工程を経て、図９に示すような部品内蔵基板２０の形成が完了する。なお、実際の部品内蔵基板２０の製造においては、複数の部品内蔵基板２０が１枚の基板として製造され、複数の部品内蔵基板２０の形成完了後に当該１枚の基板を切断し、最終的に複数の部品内蔵基板２０を同時に製造することになる。
本実施例の製造方法においては、内側金属層６の形成後であって第２外側金属層１４の形成前に、ＩＣ部品４の第２端子４ｄに電気的に接続する導通ビアを形成することなく、第２外側金属層１４の形成後に、第１絶縁層５を貫通する導通ビア及び第２絶縁層１１を貫通する導通ビアを第２導通ビア１６として同時に形成している。このように、第２外側金属層１４の形成後に第２導通ビア１６を形成しているため、第２外側金属層１４の形成時にはＩＣ部品４のドレインビア（すなわち、第２導通ビア１６）に圧力集中が生じることがなく、ＩＣ部品自体にもクラックが発生することがなくなる。
なお、第１端子４ｂ側においては、第１外側金属層の形成前に、第１導通ビア８を形成しているが、第１端子４ｂはソース端子及びゲート端子の少なくとも一方であることから、第１端子４ｂの形成面側は比較的に強固である。このため、第１導通ビア８に圧力集中が生じたとしても、ＩＣ部品４自在にクラックが生じることはない。
また、本実施例の製造方法おいては、内側金属層６の積層後に、上述したドレインビアに対する圧力集中が生じないため、ＩＣ部品４に負荷を生じさせ、ＩＣ部品４におけるクラック発生に繋がる製造工程が存在しないことになる。同様に、本実施例の部品内蔵基板２０には、経年変化に伴って製品に不具合（電気的特性の不良）を引き起こす微少クラック等も生じていないため、部品内蔵基板２０は非常に優れた信頼性を備えることになる。
更に、本実施例の部品内蔵基板２０においては、第２外側金属層１４とＩＣ部品４の第２端子４ｄとが電気的に直接接続されているため、部品内蔵基板２０の第２外側金属層１４を接地電位（グランド）に接続することにより、部品内蔵基板２０自体の電気的特性を向上させることができる。すなわち、ＩＣ部品４のオン状態及びオフ状態における電位差を大きくすることができ、ＩＣ部品４のオンオフを高精度に行うことができる。
そして、本実施例の部品内蔵基板２０においては、第２ビア１５内をフィルドメッキ又は導電性ペーストにより充填を行って第２導通ビア１６を形成するため、導通ビア１つ当たりの抵抗値を低減することができ、部品内蔵基板２０自体の電気的特性の向上を図ることができる。
以上のように、本実施例に係る部品内蔵基板２０の製造方法においては、部品内蔵基板２０の製造工程中、及び製造工程後の各種の処理においてもＩＣ部品４へのクラック発生が抑制され、ＩＣ部品４へのクラック発生率が従来よりも低下した部品内蔵基板２０を提供することができる。
＜変形例＞
本発明にかかる部品内蔵基板の製造方法は、上述した実施例に限定されることがなく、第２導通ビアが内側金属層と接触するように、内側金属層のパターン形成、第２ビア、及び第２導通ビアの形成を行ってもよい。このような場合の部品内蔵基板の製造方法及びこれによって製造される部品内蔵基板２０’を図１０乃至図１３を参照しつつ説明する。ここで、図１０乃至図１３は、変形例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。なお、上述した実施例における図１乃至図５の製造工程（準備工程〜第１ビア７の形成工程）の説明は、変形例における製造方法においても同一であるため、その説明は省略する。また、上述した実施例に係る部品内蔵基板２０と同一構成については、同一の符号を付し、その説明を省略する。
図１０に示すように、第１ビア７の形成後、第１ビア７内に導電体を充填して第１導通ビア８を形成するとともに、金属膜２及び内側金属層６のパターニングを行う。これにより、第１導通ビア８及びパターニングされた金属膜２からなる第１端子用配線パターン９が形成される。本変形例においては、内側金属層６に形成されるパターンの開口径が、上述した実施例よりも小さくなっている。
次に、図１１に示すように、第２絶縁層１１及び第３絶縁層１２を形成する追加絶縁層形成工程が行われる。当該追加絶縁層形成工程においては、パターニングされた内側金属層６を覆うように、第２絶縁層１１となるべき絶縁樹脂材料を積層するとともに、パターニングされた金属膜２を覆うように、第３絶縁層１２となるべき絶縁樹脂材料を積層し、ＩＣ部品４が内蔵された状態の中間形成体を第２絶縁層１１及び第３絶縁層１２によって挟み込む。
また、図１１に示すように、第２絶縁層１１及び第３絶縁層１２の形成の際に、第２絶縁層１１及び第３絶縁層１２の表面上に、第１外側金属層１３及び第２外側金属層１４が形成される。すなわち、追加の金属層となる第１外側金属層１３及び第２外側金属層１４を形成する外側金属層形成工程が行われる。
次に、図１２に示すように、第２外側金属層１４、第２絶縁層１１、内側金属層６、及び第１絶縁層５を貫通してＩＣ部品４の第２端子４ｄに到達する第２ビア２１が形成される。第２ビア２１の形成方法としては、上述した実施例の第１ビア７の形成方法と同様に、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去されて各ビアが形成される。この際、第２ビア２１の側部が内側金属層６の側面と接触するようにする。これにより、後述する第２導通ビア２２が内側金属層６と接触することになる。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ−ＹＡＧやエキシマ等の高周波レーザを用いてもよい。
次に、図１３に示すように、第２ビア２１内に導電体を充填して第２導通ビア２２を形成するとともに、第２外側金属層１４のパターニングを行う。これにより、第２導通ビア２２、パターニングされた第２外側金属層１４、内側金属層６からなる第２端子用配線パターン１７が形成される。すなわち、第２外側金属層１４から第１絶縁層５、内側金属層６、及び第２絶縁層１１を貫通して第２端子４ｄに到達する第２ビア２１を形成した後に、第２ビア２１に導電体を充填して第２外側金属層１４、内側金属層６、及び第２端子４ｄを電気的に接続する第２導通ビア２２を形成する導通ビア形成工程が行われる。導電体を充填する工程については、上述した実施例と同一であるため、その説明は省略する。このような工程を経て、第１絶縁層５の内部（すなわち、ＩＣ部品４の第２端子４ｄ）から外部に向かって延在しつつ、第１絶縁層５及び第２絶縁層１１の表面上においても延在する第２端子用配線パターン１７が形成される。
以上のような製造工程を経て、図１３に示すような部品内蔵基板２０’の形成が完了する。部品内蔵基板２０’は、内側金属層６の形成面積が比較的に大きく且つ第２端子用配線パターン１７の形成面積も従来よりも大きくなり、ドレイン端子である第２端子４ｄの電位を接地電位により確実に近づけることができ、部品内蔵基板２０’の電気的特性がより向上されることになる。
１ 支持板
２ 金属膜
３ 接着層
４ ＩＣ部品
４ａ 第１表面
４ｂ 第１端子
４ｃ 第２表面
４ｄ 第２端子
５ 第１絶縁層
６ 内側金属層
７ 第１ビア
８ 第１導通ビア
９ 第１端子用配線パターン
１１ 第２絶縁層
１２ 第３絶縁層
１３ 第１外側金属層
１４ 第２外側金属層
１５ 第２ビア
１６ 第２導通ビア
１７ 第２端子用配線パターン
２０、２０’ 部品内蔵基板
２１ 第２ビア
２２ 第２導通ビア

Claims (12)

  1. 第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、
    表面上に金属膜が形成された支持板を準備する準備工程と、
    前記金属膜の表面上に接着層を介して前記第１端子を接合するとともに、前記接着層側とは反対側に前記第２端子を配置してＩＣ部品を搭載する搭載工程と、
    前記金属膜及び前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する第１絶縁層を形成する第１絶縁層形成工程と、
    前記第１絶縁層の表面上に内側金属層を形成する内側金属層形成工程と、
    前記第１端子と前記金属膜とを電気的に接続して第１端子用配線パターンを形成する配線パターン形成工程と、
    前記内側金属層を覆うように絶縁樹脂材料を積層して第２絶縁層を形成する第２絶縁層形成工程と、
    前記第２絶縁層の表面上に外側金属層を形成する外側金属層形成工程と、
    前記外側金属層から前記第１絶縁層及び前記第２絶縁層を貫通して前記第２端子に到達するビアを形成し、前記ビア内に導電体を充填して前記外側金属層と前記第２端子とを電気的に接続する導通ビアを形成する導通ビア形成工程と、を含むことを特徴とする部品内蔵基板の製造方法。
  2. 前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  3. 前記内側金属層形成工程においては、前記内側金属層に所望の形状を形成するパターン形成工程を含み、
    前記導通ビア形成工程においては、前記内側金属層の非形成部分における前記第２絶縁層を貫通し、前記外側金属層と前記第２端子とを直接的に接続することを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
  4. 前記導通ビア形成工程においては、前記導通ビアと前記内側金属層とを接触させつつ、前記第２端子、前記内側金属層、及び前記外側金属層を導通ビアによって電気的に接続させることを特徴とする請求項１又は２に記載の部品内蔵基板の製造方法。
  5. 前記導通ビア形成工程においては、フィルドメッキ又は導電性ペーストの充填によって前記導通ビアを形成することを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵基板の製造方法。
  6. 前記外側金属層形成工程の後に前記導通ビア形成工程を行うことにより、前記ＩＣ部品におけるクラックの発生が防止されていることを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵基板の製造方法。
  7. 絶縁樹脂材料を含む第１絶縁層と、
    第１表面側に第１端子を備え、且つ前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記絶縁層に埋設されたＩＣ部品と、
    前記ＩＣ部品の前記第１端子と前記第１絶縁層の外部とを電気的に接続する第１端子用配線パターンと、
    前記第１絶縁層における前記第１端子用配線パターンの形成面とは反対側に形成された内側金属層と、
    絶縁樹脂材料を含み、前記内側金属層を覆うように形成された第２絶縁層と、
    前記第２絶縁層上に形成された外側金属層と、
    前記第１絶縁層及び前記第２絶縁層を貫通して前記外側金属層と前記第２端子とを電気的に接続する導通ビアと、を有し、
    前記導通ビアは、前記第１絶縁層を貫通する部分と、前記第２絶縁層を貫通する部分とが同一工程内にて形成されることを特徴とする部品内蔵基板。
  8. 前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であることを特徴とする請求項７に記載の部品内蔵基板。
  9. 前記導通ビアは、前記外側金属層と前記内側金属層とを電気的に接続することなく、前記外側金属層と前記第２端子とを直接的に接続することを特徴とする請求項７又は８に記載の部品内蔵基板。
  10. 前記導通ビアは、前記内側金属層を貫通しつつ、前記外側金属層、前記内側金属層、及び前記第２端子を電気的に接続することを特徴とする請求項７又は８に記載の部品内蔵基板。
  11. 前記導通ビアは、フィルドメッキ又は導電性ペーストの充填によって形成されることを特徴とする請求項７乃至１０のいずれか１項に記載の部品内蔵基板。
  12. 前記外側金属層の形成後に前記導通ビアを形成することにより、前記ＩＣ部品にクラックが発生しないことを特徴とする請求項７乃至１１に記載の部品内蔵基板。


JP2015516796A 2013-05-14 2013-05-14 部品内蔵基板の製造方法及び部品内蔵基板 Active JP6235575B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/063432 WO2014184873A1 (ja) 2013-05-14 2013-05-14 部品内蔵基板の製造方法及び部品内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2014184873A1 true JPWO2014184873A1 (ja) 2017-02-23
JP6235575B2 JP6235575B2 (ja) 2017-11-22

Family

ID=51897894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015516796A Active JP6235575B2 (ja) 2013-05-14 2013-05-14 部品内蔵基板の製造方法及び部品内蔵基板

Country Status (7)

Country Link
US (1) US9793218B2 (ja)
EP (1) EP2999319B1 (ja)
JP (1) JP6235575B2 (ja)
KR (1) KR20160007546A (ja)
CN (1) CN105210462B (ja)
TW (1) TWI622333B (ja)
WO (1) WO2014184873A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016160775A1 (en) * 2015-03-30 2016-10-06 Murata Manufacturing Co., Ltd. High-frequency transformer design for dc/dc resonant converters
WO2017103998A1 (ja) * 2015-12-15 2017-06-22 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法
WO2018182613A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Formation of tall metal pillars using multiple photoresist layers
JP6904055B2 (ja) * 2017-05-19 2021-07-14 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
CN109413892A (zh) * 2018-12-17 2019-03-01 盐城维信电子有限公司 一种柔性线路板的导通孔局部电镀铜方法
CN109661126A (zh) * 2018-12-17 2019-04-19 盐城维信电子有限公司 一种柔性线路板的导通孔整板电镀铜方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053447A (ja) * 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
WO2003065779A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
JP2004179288A (ja) * 2002-11-26 2004-06-24 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005045228A (ja) * 2003-07-09 2005-02-17 Matsushita Electric Ind Co Ltd 光学情報記録媒体とその製造方法
US20060145328A1 (en) * 2005-01-06 2006-07-06 Shih-Ping Hsu Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2007535157A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
JP2008159805A (ja) * 2006-12-22 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
JP2011522403A (ja) * 2008-05-30 2011-07-28 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
WO2012009831A1 (zh) * 2010-07-23 2012-01-26 欣兴电子股份有限公司 线路板及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
KR100714196B1 (ko) * 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
JP4535002B2 (ja) * 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法
US7902661B2 (en) * 2009-02-20 2011-03-08 National Semiconductor Corporation Integrated circuit micro-module
US8664043B2 (en) * 2009-12-01 2014-03-04 Infineon Technologies Ag Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts
JP2011222554A (ja) 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053447A (ja) * 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
WO2003065779A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base
WO2003065778A1 (en) * 2002-01-31 2003-08-07 Imbera Electronics Oy Method for embedding a component in a base and forming a contact
JP2004179288A (ja) * 2002-11-26 2004-06-24 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
JP2005045228A (ja) * 2003-07-09 2005-02-17 Matsushita Electric Ind Co Ltd 光学情報記録媒体とその製造方法
JP2007535157A (ja) * 2004-04-27 2007-11-29 イムベラ エレクトロニクス オサケユキチュア 電子モジュール及びその製造方法
US20060145328A1 (en) * 2005-01-06 2006-07-06 Shih-Ping Hsu Three dimensional package structure with semiconductor chip embedded in substrate and method for fabricating the same
JP2007173276A (ja) * 2005-12-19 2007-07-05 Tdk Corp Ｉｃ内蔵基板の製造方法
JP2008159805A (ja) * 2006-12-22 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
JP2011522403A (ja) * 2008-05-30 2011-07-28 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフト 少なくとも１つの電子構成部品をプリント回路基板に組み込むための方法、およびプリント回路基板
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
WO2012009831A1 (zh) * 2010-07-23 2012-01-26 欣兴电子股份有限公司 线路板及其制造方法

Also Published As

Publication number Publication date
TWI622333B (zh) 2018-04-21
EP2999319A1 (en) 2016-03-23
CN105210462B (zh) 2018-05-25
KR20160007546A (ko) 2016-01-20
CN105210462A (zh) 2015-12-30
TW201511623A (zh) 2015-03-16
WO2014184873A1 (ja) 2014-11-20
EP2999319B1 (en) 2020-07-08
US20160099215A1 (en) 2016-04-07
JP6235575B2 (ja) 2017-11-22
US9793218B2 (en) 2017-10-17
EP2999319A4 (en) 2017-01-25

Similar Documents

Publication Publication Date Title
JP6235575B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
US9190386B2 (en) Substrate, chip package and method for manufacturing substrate
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
US20140233199A1 (en) Component built-in board and method of manufacturing the same, and mounting body
KR20150081155A (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP2009060144A (ja) 電子部品内蔵型多層基板
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
JP2008084998A (ja) 板状体およびそれを用いた回路装置の製造方法
WO2017103998A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JP2005243986A (ja) 配線基板の製造方法
TW201023319A (en) Packaging substrate and method for fabricating the same
JP2011044523A (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
TW200931458A (en) Capacitors and method for manufacturing the same
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN105244348A (zh) 封装基板及其制造方法
JP2005063988A (ja) 配線基板の製造方法
KR20160014432A (ko) 절연 필름, 이를 이용한 인쇄회로기판 및 그 제조 방법
KR20150134699A (ko) 회로기판의 제조방법
JP2004063577A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171026

R150 Certificate of patent or registration of utility model

Ref document number: 6235575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250