WO2017103998A1 - 部品内蔵基板、及び部品内蔵基板の製造方法 - Google Patents

部品内蔵基板、及び部品内蔵基板の製造方法 Download PDF

Info

Publication number
WO2017103998A1
WO2017103998A1 PCT/JP2015/085086 JP2015085086W WO2017103998A1 WO 2017103998 A1 WO2017103998 A1 WO 2017103998A1 JP 2015085086 W JP2015085086 W JP 2015085086W WO 2017103998 A1 WO2017103998 A1 WO 2017103998A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
terminal
metal layer
insulating layer
insulator
Prior art date
Application number
PCT/JP2015/085086
Other languages
English (en)
French (fr)
Inventor
光昭 戸田
松本　徹
健太朗 青木
Original Assignee
株式会社メイコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社メイコー filed Critical 株式会社メイコー
Priority to PCT/JP2015/085086 priority Critical patent/WO2017103998A1/ja
Publication of WO2017103998A1 publication Critical patent/WO2017103998A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array

Definitions

  • the present invention relates to a component-embedded substrate that incorporates an electrical component or an electronic component, and a method for manufacturing the same, and more particularly to a technique for preventing the occurrence of cracks in a built-in component.
  • Patent Document 1 discloses a component built-in substrate and a manufacturing method thereof.
  • a conductive thin film layer made of copper foil is formed on a support, and an adhesive is applied on the conductive thin film layer. Subsequently, the built-in component is mounted via the adhesive, and then an insulating base is formed so as to cover the built-in component.
  • the component-embedded substrate formed through such a manufacturing process is thinner than the conventional substrate, and more electrical / electronic components can be embedded than when mounted on the substrate surface. It can be used for electric / electronic devices for various purposes.
  • MOSFET Metal-Oxide-Semiconductor-Field-Effect-Transistor
  • the MOSFET drain terminal and component-embedded substrate are used to improve electrical characteristics.
  • a drain via for electrically connecting the wiring layer is formed.
  • the wiring layer connected to the drain via that is, the inner layer wiring
  • another wiring layer that is, the outer layer
  • Wiring is formed.
  • the present invention has been made in view of such problems, and the object of the present invention is to provide a component in which the rate of occurrence of cracks in the built-in component is reduced more than in the past even by heat treatment after the manufacturing process of the component-embedded substrate.
  • An object of the present invention is to provide a manufacturing method of a built-in substrate and a component built-in substrate capable of suppressing the occurrence of cracks in the built-in component.
  • a component-embedded substrate of the present invention includes a first insulator including an insulating resin material, a first terminal on the first surface side, and a structure that is more fragile than the first surface side.
  • a first terminal that includes a second terminal on the front surface side and electrically connects the IC component embedded in the first insulator and the first terminal of the IC component and the outside of the first insulator.
  • a wiring pattern, a metal layer formed on the surface of the first insulator and having a through hole, and the second terminal and the metal layer are electrically connected through the first insulator.
  • a second terminal wiring pattern that includes a conductive via and electrically connects the second terminal of the IC component and the outside of the first insulator, and an insulating resin that fills the through hole around the conductive via And a second insulator including a material.
  • the method for manufacturing a component-embedded substrate of the present invention includes a first terminal on the first surface side and a second surface side on the second surface side that has a weaker structure than the first surface side.
  • a method of manufacturing a component-embedded substrate including an IC component including a terminal comprising: a preparation step of preparing a support plate having a first metal layer formed on a surface; and an adhesive layer on the surface of the first metal layer
  • a mounting step of mounting the IC component by arranging the second terminal on the side opposite to the adhesive layer side, and covering the first metal layer and the IC component.
  • the component built-in substrate in which the rate of occurrence of cracks in the built-in component is reduced compared to the conventional one, and the component that can suppress the occurrence of cracks in the built-in component A method for manufacturing a built-in substrate can be provided.
  • FIG. 11 is a schematic cross-sectional view of the component built-in substrate along the line XI-XI in FIG. 10. It is a schematic sectional drawing along the lamination direction of the component built-in board which concerns on the Example of this invention.
  • FIG. 13 is a schematic cross-sectional view of the component built-in board along the line XIII-XIII in FIG. 12. It is the elements on larger scale of the component built-in board concerning the present invention. It is the elements on larger scale of the component built-in board concerning the conventional product.
  • FIGS. 1 to 10 are schematic cross-sectional views in each manufacturing process of the method for manufacturing a component-embedded substrate according to this embodiment
  • FIG. 11 is a diagram of the component-embedded substrate along the line XI-XI in FIG. It is a schematic sectional drawing.
  • 12 is a schematic cross-sectional view along the stacking direction of the component built-in substrate according to the embodiment of the present invention.
  • FIG. 13 is a schematic cross-sectional view of the component built-in substrate along the line XIII-XIII in FIG. is there.
  • a preparation process for preparing the support plate 1 is performed. Specifically, the metal layer 2 (first metal layer in the claims) is formed on the rigid support plate 1, and the support plate 1 whose surface is covered with the metal layer 2 is prepared.
  • the metal layer 2 is to be a part of the first terminal wiring pattern in a later manufacturing process.
  • the support plate 1 a support plate having a rigidity required for process conditions is used.
  • the support plate 1 may be formed of a rigid SUS (stainless steel) plate or an aluminum plate.
  • the metal layer 2 is made of copper.
  • the support plate 1 is made of a SUS plate, the metal layer 2 can be formed by depositing copper plating. If the support plate 1 is an aluminum plate, a copper foil is pasted to form the metal layer 2. it can.
  • an adhesive layer 3 made of an insulating material is formed on the metal layer 2 by, for example, a dispenser or printing.
  • the IC component 4 is fixed on the metal layer 2 by mounting an IC component 4 described later on the adhesive layer 3.
  • the adhesive layer 3 is formed at one place on the metal layer 2, but the number of the adhesive layer 3 depends on the number, size, and shape of the built-in components to be mounted. The arrangement configuration can be changed as appropriate.
  • the material of the adhesive layer 3 is not limited to an insulating material, and a solder paste may be used. In this case, a terminal of an IC component 4 described later and the metal layer 2 are electrically connected. Therefore, the process for forming via holes and conductive vias is not required.
  • the IC component 4 is a general MOSFET, and includes a first terminal 4b that functions as at least one of a gate terminal and a source terminal on the first surface 4a side, and is positioned opposite to the first surface 4a. 2
  • a second terminal 4d functioning as a drain terminal is provided on the surface 4c side.
  • the second surface 4c side which is the formation surface of the second terminal 4d, has a relatively fragile structure because the metal layer as the drain terminal occupies most of the surface.
  • the first surface 4a side on which the first terminal 4b is formed has a relatively strong layer structure including a metal layer and an insulating layer. That is, in the IC component 4, the drain terminal side has a weaker structure than the gate terminal and the source terminal side, and cracks are likely to occur due to the influence of external stress or the like.
  • the gate terminal and the source terminal are provided on the first surface 4a side of the IC component, at least two or more first terminals 4b are provided, and one first terminal 4b functions as a gate terminal. Then, the other first terminal 4b functions as a source terminal.
  • an IC component 4 which is a built-in component is mounted on the adhesive layer 3 using a surface mounter (chip mounter) equipped with a suction nozzle.
  • the first surface 4 a of the IC component 4 is brought close to the adhesive layer 3, and the first terminal 4 b of the IC component 4 is bonded to the surface of the metal layer 2 through the adhesive layer 3. That is, the first terminal 4 b is disposed at a position close to the metal layer 2, and the second terminal 4 d is disposed at a position separated from the metal layer 2.
  • a first insulating layer forming step for forming the first insulating layer 5 is performed.
  • an insulating resin material to be the first insulating layer 5 is laminated so as to cover the metal layer 2 and the IC component 4 (that is, with respect to the metal layer 2 and the IC component 4).
  • the IC component 4 is embedded in the first insulating layer 5.
  • an insulating resin material such as a prepreg is laid up on the side opposite to the side where the metal layer 2 is disposed with respect to the IC component 4 (that is, the second surface 4c side), and this is heated under vacuum. Press while doing. This press is performed using, for example, a vacuum press machine.
  • the inner metal layer 6 for the second terminal 4d is formed on the surface opposite to the surface on which the metal layer 2 is located.
  • the inner metal layer 6 is an internal wiring pattern and should become a part of the wiring pattern for the second terminal 4d in a later manufacturing process.
  • the support plate 1 is removed, and a first via 7 that penetrates the metal layer 2 and the adhesive layer 3 and reaches the first terminal 4 b of the IC component 4 is formed.
  • the support plate 1 is first removed, and then, for example, the CO 2 laser is irradiated to the via forming portion, thereby removing the member at the irradiated portion of the CO 2 laser. 7 is formed.
  • the present invention is not limited to the CO 2 laser, and for example, a high frequency laser such as UV-YAG or excimer may be used.
  • first via 7 it is preferable that after the first via 7 is formed, a desmear process is performed to remove the remaining resin when the via is formed. Further, it is preferable that the first terminal 4b is further subjected to a soft etching process to remove oxides and organic substances on the exposed surface of the first terminal 4b exposed by forming the via. Thereby, the surface of a fresh metal will be exposed, and adhesiveness with the metal which precipitates in subsequent plating processing will increase, and electrical connection reliability will improve as a result.
  • the first via 7 is filled with a conductor to form the first conductive via 8, and the metal layer 2 and the inner metal layer 6 are patterned. As a result, a first terminal wiring pattern 9 made of the first conductive via 8 and the patterned metal layer 2 is formed.
  • the first via 7 is desmeared or half-etched as necessary to perform a plating process such as chemical copper plating or electrolytic copper plating, and the first via 7 is deposited to fill the conductor.
  • the first conductive via 8 is formed.
  • the metal layer 2 and the inner metal layer 6 disposed on both surfaces of the first insulating layer 5 are etched.
  • the etching with respect to the inner metal layer 6 is performed so that an opening is formed vertically above the second terminal 4d of the IC component 4 (that is, a portion directly above). That is, there is a region where the inner metal layer 6 is not present vertically above the second terminal 4d of the IC component 4, and the first insulating layer 5 is exposed in the region.
  • the first insulating layer 5 extends from the inside (that is, the first terminal 4b of the IC component 4) toward the outside, and also extends on the surface of the first insulating layer 5.
  • the one-terminal wiring pattern 9 is formed, and the first wiring pattern forming process is completed.
  • an opening is formed in the inner metal layer 6 and patterning is performed, whereby an internal wiring pattern is formed, that is, an internal wiring pattern forming step is performed.
  • the first via 7 is filled with filled plating, which is a conductor, and the filled via, which is the first conductive via 8, is formed.
  • the first conductive via 8 may be formed by filling the paste.
  • a first additional insulating layer forming step for forming the second insulating layer 11 and the third insulating layer 12 is performed.
  • the step of forming the second insulating layer 11 is referred to as a second insulating layer forming step
  • the step of forming the third insulating layer 12 is referred to as a third insulating layer forming step.
  • an insulating resin material to be the second insulating layer 11 is laminated so as to cover the patterned inner metal layer 6, and so as to cover the patterned metal layer 2,
  • An insulating resin material to be the third insulating layer 12 is laminated, and the intermediate formed body in which the IC component 4 is built is sandwiched between the second insulating layer 11 and the third insulating layer 12.
  • the specific formation method and insulating material of the second insulating layer 11 and the third insulating layer 12 are the same as the forming method and insulating material of the first insulating layer 5 described above, so the description thereof will be omitted.
  • the formation method and the insulating material of the second insulating layer 11 and the third insulating layer 12 are not the same as the formation method and the insulating material of the first insulating layer 5 described above.
  • Other common insulating materials may be used.
  • one first insulator 13 is formed from the first insulating layer 5 and the second insulating layer 11. Therefore, in this embodiment, the step of forming the first insulating layer 5 and the second insulating layer 11 corresponds to the first insulator forming step. In other words, the first insulator forming step is completed through the step of forming the first insulating layer 5 and the second insulating layer 11.
  • the first outer metal layer 14 and the first outer metal layer 14 are formed on the surfaces of the second insulating layer 11 and the third insulating layer 12.
  • Two outer metal layers 15 (a metal layer or a second metal layer in the claims) are formed. That is, an outer metal layer forming step for forming the first outer metal layer 14 and the second outer metal layer 15 to be additional metal layers is performed.
  • the second outer metal layer 15 is to be a part of the wiring pattern for the second terminal 4d in a later manufacturing process.
  • the second via 16 that penetrates the second outer metal layer 15, the second insulating layer 11, and the first insulating layer 5 and reaches the second terminal 4 d of the IC component 4 is formed. Is done.
  • a method for forming the second via 16 like the method of forming the first via 7, such as CO by irradiating 2 laser via formation positions, CO 2 laser member each via is removed the irradiated portion of It is formed.
  • the present invention is not limited to the CO 2 laser, and for example, a high frequency laser such as UV-YAG or excimer may be used.
  • the second via 16 In the formation process of the 2nd via
  • the second via 16 is formed. That is, the second via 16 does not penetrate the inner metal layer 6 and fills the pattern opening portion of the inner metal layer 6 (in other words, the second insulating layer 11 in the non-formation portion of the inner metal layer 6). It will penetrate the insulating layer 11).
  • a desmear process is performed to remove the remaining resin when forming the via.
  • the second terminal 4d is further subjected to a soft etching process to remove oxides and organic substances on the exposed surface of the second terminal 4d exposed by the via formation. Thereby, the surface of a fresh metal will be exposed, and adhesiveness with the metal which precipitates in subsequent plating processing will increase, and electrical connection reliability will improve as a result.
  • the second via 16 is filled with a conductor to form a second conductive via 17, and the second outer metal layer 15 is patterned.
  • the second terminal wiring pattern 18 including the second conductive via 17 and the patterned second outer metal layer 15 is formed. That is, after forming the second via 16 that reaches the second terminal 4d from the second outer metal layer 15 through the first insulating layer 5 and the second insulating layer 11 (that is, the first insulator 13), the second A conductive via forming step is performed in which a conductor is filled in the via 16 to form a second conductive via 17 that electrically connects the second outer metal layer 15 and the second terminal 4d.
  • the second via 16 is desmeared or half-etched and subjected to a plating process such as chemical copper plating or electrolytic copper plating, and the second via 16 is deposited to fill the conductor.
  • the second conductive via 17 is formed.
  • an etching process is performed on the second outer metal layer 15 formed on the second insulating layer 11.
  • the first insulating layer 5 extends from the inside (that is, the second terminal 4d of the IC component 4) toward the outside, and also extends on the surface of the second insulating layer 11.
  • the two-terminal wiring pattern 18 is formed, and the second wiring pattern forming process is completed.
  • the second conductive via 17 By forming the second conductive via 17 as described above, a portion that penetrates the first insulating layer 5 and a portion that penetrates the second insulating layer 11 among the portions constituting the second conductive via 17. are formed in the same process after the formation of the second outer metal layer 15. That is, there is no boundary between the portion penetrating the first insulating layer 5 and the portion penetrating the second insulating layer 11, and the portion penetrating the first insulating layer 5 and the second insulating layer 11. The part which penetrates is formed in succession by the same material. In other words, the 2nd conduction
  • the inner metal layer 6 and the second outer metal layer 15 are electrically connected by another conductive via or the like. That is, the patterned inner metal layer 6 is also included in the second terminal wiring pattern 18.
  • the formation of the other conductive via is performed in the same manner in the above-described steps of forming the second via and filling the second via with the conductor. Note that the other conductive via for electrically connecting the inner metal layer 6 and the second outer metal layer 15 may not be formed.
  • the first terminal wiring pattern 9 including the metal layer 2 and the first conductive via 8 is electrically connected to the first outer metal layer 14 through another conductive via penetrating the third insulating layer 12. It may be.
  • a through hole (vent hole) 19 penetrating the second outer metal layer 15 is formed around the second conductive via 17 (through hole forming step).
  • an etching process is performed using a well-known photolithography technique, and a desired number of through holes 19 are formed at a desired position.
  • the number, shape, and arrangement of the through holes 19 shown in FIG. 11 are examples, and the number, shape, and position of the through holes 19 are within a range that does not affect the electrical characteristics of the component built-in board itself. Can be adjusted.
  • the remaining copper ratio of the second outer metal layer 15 after the formation of the through hole 19 is 92% or less as compared to before the formation of the through hole 19.
  • the through hole 19 is preferably formed so as to surround the second conductive via 17. Furthermore, the through hole 19 is preferably formed vertically above the IC component 4. This is because the stress concentration at the bottom of the second conductive via 17 is cracked in the IC component 4 in order to more surely realize the relaxation of the stress concentration, but a detailed description will be given later.
  • the opening shape of the 2nd outer side metal layer 15 by each of the through-hole 19 is not limited circularly, It can be set as various shapes.
  • the number of the through-holes 19 is not limited to a plurality, and may be one as long as the above-described aperture ratio can be satisfied.
  • the through hole 19 was formed by another etching process.
  • the through hole 19 may be formed simultaneously with the patterning of the second terminal wiring pattern 18.
  • a second additional insulating layer forming step for forming the fourth insulating layer 21 and the fifth insulating layer 22 is performed.
  • the step of forming the fourth insulating layer 21 is referred to as a fourth insulating layer forming step
  • the step of forming the fifth insulating layer 22 is referred to as a fifth insulating layer forming step.
  • an insulating resin material to be the fourth insulating layer 21 is laminated so as to cover the patterned first outer metal layer 14, and the patterned second outer metal layer 15.
  • Insulating resin material to be the fifth insulating layer 22 is laminated so that the first outer metal layer 14 and the second outer metal layer 15 are covered with the insulating resin material.
  • the specific formation method and insulating material of the fourth insulating layer 21 and the fifth insulating layer 22 are the same as the forming method and insulating material of the first insulating layer 5 described above, and therefore the description thereof is omitted. Although omitted, the formation method and the insulating material of the fourth insulating layer 21 and the fifth insulating layer 22 are the same as the formation method and the insulating material of the first insulating layer 5 described above, and other known forming methods and Other common insulating materials may be used.
  • the through hole 19 formed in the second outer metal layer 15 is filled with a resin-free material. That is, a part of the fifth insulating layer 22 functions as a second insulator that fills the through hole 19.
  • the through hole 19 is formed around the second conductive via 17 and then the through hole 19 is filled with the second insulator 23. The process is complete.
  • the formation of the component built-in substrate 30 as shown in FIG. 12 is completed.
  • the plurality of component-embedded substrates 30 are manufactured as one substrate, and after the formation of the plurality of component-embedded substrates 30, the one substrate is cut and finally A plurality of component-embedded substrates 30 are manufactured simultaneously.
  • FIG. 14 is a cross-sectional photograph of the vicinity of the drain layer of the IC component of the present invention having the same structure as the component-embedded substrate 30 according to the present embodiment
  • FIG. 15 is a component-embedded substrate according to the present embodiment
  • 30 is a cross-sectional photograph of the vicinity of the drain layer of a comparative IC component having a conventional structure different from the structure of 30.
  • the component-embedded substrate 30 includes an IC component 4, a first insulating layer 5 in which the IC component is embedded, and a metal formed on the front and back surfaces of the first insulating layer 5.
  • the component built-in substrate 30 has a laminated structure in which the fourth insulating layer 21, the third insulating layer 12, the first insulating layer 5, the second insulating layer 11, and the fifth insulating layer 22 are sequentially laminated, Each metal layer for forming various wiring patterns is disposed at the interface of the layers.
  • the component-embedded substrate 30 is also directed from the metal layer 2 toward the first terminal 4b of the IC component 4 and from the second outer metal layer 15 toward the second terminal 4d of the IC component.
  • the extending second conductive via 17 is provided.
  • a plurality of through holes 19 are formed around the second conductive via 17 in the second outer metal layer 15 connected to the second conductive via 17.
  • the through hole 19 is filled with a second insulator 23 (a part of the fifth insulating layer 22) containing an insulating resin material.
  • the elastic modulus of the region where the second outer metal layer 15 and the second insulator 23 are formed is set to the second insulator 23. It can be made larger than the state in which is not formed. That is, it becomes possible to reduce the difference in coefficient of thermal expansion between the region where the second outer metal layer 15 and the second insulator 23 are formed and the second insulating layer 11 or the fifth insulating layer 22.
  • the structure of the component-embedded substrate 30 has a large thermal expansion coefficient between copper, which is the main material of the second outer metal layer 15 having a relatively small thermal expansion coefficient, and silicon, which is the main material of the IC component 4.
  • the insulating resin (prepreg) which is the main material of the first insulator 13 is sandwiched, but the influence of the thermal expansion of the second outer metal layer 15 is reduced by reducing the difference in the thermal expansion coefficient as described above, and the IC component
  • the stress applied to the entire silicon, which is the main material of No. 4 is relieved. Therefore, even if the heat treatment is performed after the component-embedded substrate 30 is manufactured, the stress applied to the IC component 4 is relaxed, and the occurrence of cracks in the IC component 4 is suppressed.
  • the second outer metal layer 15 is made smaller, but considering the electrical characteristics of the component-embedded substrate 30. Then, there is a limit to making the wiring pattern width too small and making the aperture ratio of the through hole 19 in the second outer metal layer 15 too large. Considering the electrical characteristics of the component-embedded substrate 30, the aperture ratio of the second outer metal layer by the through hole 19 is preferably 18% or more.
  • thermal expansion between the region where the second outer metal layer 15 and the second insulator 23 are formed and the second insulating layer 11 or the fifth insulating layer 22 is performed.
  • the second conductive via 17 connected to the periphery of the IC component 4 and the second terminal 4 d of the IC component 4. The need to reduce the effects of thermal expansion in the surroundings is particularly important.
  • the IC component terminals are not cracked.
  • the IC component terminals are cracked.
  • the crack due to the difference in thermal expansion is curved at the terminal of the IC component. More specifically, the crack is generated below the conductive via connected to the metal layer so as to be separated from the conductive via. This is because the stress difference due to the above-described difference in thermal expansion occurs between the region connected to the conductive via in the terminal portion of the IC component and the region connected to the insulating resin.
  • the first insulator 13 is formed from the first insulating layer 5 and the second insulating layer 11, but the first insulator according to the present invention is the second terminal of the IC component 4.
  • the first insulator may be formed from one insulating layer. In this case, the inner metal layer 6 may not be formed.
  • the through hole 19 was formed only in the second outer metal layer 15, but in consideration of the reduction in the difference in thermal expansion described above, the inner metal layer 6 is also provided with a through hole,
  • the through hole may be filled with an insulating resin material.
  • the component-embedded substrate according to the first embodiment of the present invention includes a first insulator including an insulating resin material, a first terminal on the first surface side, and a second structure having a weaker structure than the first surface side.
  • a first terminal that has a second terminal on the surface side and electrically connects the IC component embedded in the first insulator and the first terminal of the IC component and the outside of the first insulator.
  • a second terminal wiring pattern that includes a via and electrically connects the second terminal of the IC component and the outside of the first insulator; and an insulating resin material that fills the through hole around the conductive via And a second insulator including.
  • a through hole is formed around the conductive via in the metal layer connected to the conductive via, and the through hole is filled with a second insulator containing an insulating resin material.
  • the elastic modulus of the region where the metal layer and the second insulator are formed is made larger than that in the state where the second insulator is not formed. Can do. That is, it becomes possible to reduce the difference in thermal expansion coefficient between the region where the metal layer and the second insulator are formed and the first insulator.
  • the first insulator having a large coefficient of thermal expansion is sandwiched between the metal layer having a relatively small coefficient of thermal expansion and the IC component.
  • the influence of the thermal expansion of the metal layer is reduced, and the stress applied to the IC component is relieved. Therefore, even if heat treatment is performed after manufacturing the component-embedded substrate, the stress applied to the IC component is relieved, and the occurrence of cracks in the IC component is suppressed.
  • the first embodiment it is possible to provide a component built-in substrate in which the rate of occurrence of cracks in the built-in component is reduced as compared with the prior art even when heat treatment is performed after the manufacturing process of the component built-in substrate. it can.
  • the aperture ratio of the metal layer by the through hole is 18% or more in the first embodiment described above. This makes it possible to reduce the difference in thermal expansion coefficient between the first insulator and the region where the metal layer and the second insulator are formed, while maintaining the electrical characteristics of the component-embedded substrate. It is possible to provide a component-embedded substrate having excellent mechanical characteristics and reliability.
  • a plurality of the through holes are arranged so as to surround the conductive via in the first or second embodiment described above. Thereby, it is possible to further prevent the occurrence of cracks around the second terminal of the IC component connected to the conductive via.
  • the component-embedded substrate according to the fourth embodiment of the present invention is that in any one of the first to third embodiments described above, the through hole is arranged vertically above the IC component. Thereby, it is possible to further prevent the occurrence of cracks around the second terminal of the IC component connected to the conductive via.
  • the component-embedded substrate according to a fifth embodiment of the present invention is the component-embedded substrate according to any one of the first to fourth embodiments described above, wherein the first insulator includes a first insulating layer in which the IC component is embedded, and the first insulation.
  • the conductive via is made of only a single metal body. As a result, cracks due to concentration of pressure on the IC component and its second terminal do not occur, and the component-embedded substrate has excellent electrical characteristics and reliability.
  • the component-embedded substrate according to a sixth embodiment of the present invention is the component-embedded substrate according to any one of the first to fifth embodiments described above, wherein the first terminal is at least one of a source terminal and a gate terminal, and the second terminal is It is a drain terminal.
  • production of a crack can be suppressed more reliably also with respect to a comparatively weak terminal.
  • the manufacturing method of the component built-in substrate according to the seventh embodiment of the present invention includes the first terminal on the first surface side and the second terminal on the second surface side having a weaker structure than the first surface side.
  • a method of manufacturing a component-embedded substrate incorporating an IC component comprising: a preparation step of preparing a support plate having a first metal layer formed on a surface thereof; and an adhesive layer on the surface of the first metal layer.
  • the metal layer connected to the conductive via has a through hole formed around the conductive via, and the through hole includes an insulating resin material. 2 insulators will be filled. Therefore, similarly to the first embodiment, even if the heat treatment is performed after the manufacturing process of the component built-in substrate, it is possible to manufacture the component built-in substrate in which the rate of occurrence of cracks in the built-in component is reduced as compared with the conventional case.
  • the manufacturing method of the component built-in substrate according to the eighth embodiment of the present invention is that, in the seventh embodiment described above, in the filling step, the opening ratio of the second metal layer by the through hole is 18% or more. . This makes it possible to reduce the difference in thermal expansion coefficient between the first insulator and the region where the second metal layer and the second insulator are formed, while maintaining the electrical characteristics of the component-embedded substrate. In addition, it is possible to manufacture a component-embedded substrate having excellent electrical characteristics and reliability.
  • the plurality of through holes are formed so as to surround the conductive via in the filling step. That is. Thereby, it is possible to further prevent the occurrence of cracks around the second terminal of the IC component connected to the conductive via.
  • the through hole is formed vertically above the IC component in the filling step in any of the seventh to ninth embodiments described above. It is. Thereby, it is possible to further prevent the occurrence of cracks around the second terminal of the IC component connected to the conductive via.
  • the component-embedded substrate manufacturing method is any one of the seventh to tenth embodiments described above, wherein the first insulator forming step includes a first insulating layer in which the IC component is embedded. Forming a first insulating layer, forming an internal wiring pattern on the first insulating layer, and forming a second insulating layer covering the first insulating layer and the internal wiring pattern. Including a second insulating layer forming step, and in the second wiring pattern forming step, a via that penetrates the first insulating layer and the second insulating layer to reach the second terminal is formed, and the via is formed in the via Filling a conductor to form the conductive via. As a result, cracks due to pressure concentration on the IC component and its second terminal do not occur, and a component-embedded substrate having excellent electrical characteristics and reliability can be manufactured.
  • a component-embedded substrate manufacturing method is any one of the seventh to eleventh embodiments described above, wherein the first terminal is at least one of a source terminal and a gate terminal, and The second terminal is a drain terminal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

絶縁樹脂材料を含む第１絶縁体（１３）と、第１表面側に第１端子を備え、且つ前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記第１絶縁体に埋設されたＩＣ部品（４）と、前記ＩＣ部品の前記第１端子と前記第１絶縁体の外部とを電気的に接続する第１端子用配線パターン（９）と、前記第１絶縁体の表面上に形成されるとともに貫通孔（１９）を備える金属層（１５）、及び前記第１絶縁体を貫通して前記第２端子と前記金属層とを電気的に接続する導通ビア（１７）を備え、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを電気的に接続する第２端子用配線パターン（１８）と、前記導通ビアの周囲において前記貫通孔を充填する絶縁樹脂材料を含む第２絶縁体（２３）と、を有する部品内蔵基板（３０）。

Description

部品内蔵基板、及び部品内蔵基板の製造方法
　本発明は、電気部品又は電子部品を内蔵する部品内蔵基板、及びその製造方法に関し、特に内蔵される部品へのクラック発生を防止する技術に関する。
　従来から、各種の電気・電子機器の小型化、薄型化、軽量化、及び多機能化を図るための研究開発が行われてきている。特に、携帯電話、ノートパソコン、デジタルカメラ等の民生品では、多機能化を図りつつも小型化、薄型化、及び軽量化が強く求められている。また、各種の電気・電子機器においては、伝送信号の高周波化及び高速化も図られており、これに伴う信号ノイズの増大を防止することも要求されている。
　このような要求を実現するために、電気・電子機器に組み込まれる回路基板として、従来は基板表面に実装されていた各種の電気・電子部品を基板の絶縁層である絶縁基材内に内蔵した構造を備える部品内蔵基板や、当該部品内蔵基板を積層してなる部品内蔵多層回路基板の研究開発及び製造が従来から行われてきている。例えば、特許文献１に、部品内蔵基板及びその製造方法が開示されている。
　特許文献１に開示された部品内蔵基板の製造方法においては、支持体上に銅箔からなる導電薄膜層を形成して、当該導電薄膜層上に接着剤を塗布する。続いて、当該接着剤を介して内蔵部品の実装を行い、その後に当該内蔵部品を覆うように絶縁基材を形成する。このような製造工程を経て形成された部品内蔵基板は、基板自体の厚さが従来よりも薄くなり、更には基板表面上に実装するよりも多くの電気・電子部品を内蔵することが可能となり、様々な用途の電気・電子機器に用いることができる。
　内蔵部品として、一般的な金属酸化膜半導体の電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）を使用する場合、電気特性を向上させるために当該ＭＯＳＦＥＴのドレイン端子と部品内蔵基板の配線層とを電気的に接続するドレインビアを形成する。そして、部品内蔵基板の多層配線を形成するために、当該ドレインビアに接続された配線層（すなわち、内層配線）を絶縁層で覆うとともに、当該絶縁層の表面上に別の配線層（すなわち、外層配線）を形成することになる。
　しかしながら、一般的なＭＯＳＦＥＴにおいては、ドレイン端子側が脆弱な構造を有するため、外層配線をプレス形成する際におけるドレインビアへの圧力集中によって、ＭＯＳＦＥＴにクラックが発生してしまう。このようなＭＯＳＦＥＴへのクラック発生を防止する方法として、特許文献２には、外側金属層から内設された絶縁層を貫通して埋設されたＭＯＳＦＥＴの端子に到達する導通ビアを形成するため、外側金属層の形成後にＭＯＳＦＥＴ及びその端子に対して圧力集中が生じることがなくなり、ＭＯＳＦＥＴへのクラック発生を防止することが開示されている。
特許第４８７４３０５号公報 国際公開２０１４／１８４８７３号
　しかしながら、特許文献２の技術を用いて部品内蔵基板を製造したとしても、製造された部品内蔵基板に対して半田の塗布及び他の部品の配置を行い、更に表面実装リフローを施すと、ＭＯＳＦＥＴのシリコン部分、部品内蔵基板の銅配線、及び部品内蔵基板の絶縁層（プレプレグ）の熱膨張率の相違により、ＭＯＳＦＥＴのドレイン層に接続された導通ビア底部に応力が集中してしまい、導通ビア配列に沿ってＭＯＳＦＥＴにクラックが発生していた。
　本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、部品内蔵基板の製造工程後における加熱処理によっても内蔵部品へのクラック発生率が従来よりも低減された部品内蔵基板、及び内蔵部品へのクラック発生を抑制可能な部品内蔵基板の製造方法を提供することにある。
　上記目的を達成するため、本発明の部品内蔵基板は、絶縁樹脂材料を含む第１絶縁体と、第１表面側に第１端子を備え、且つ前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記第１絶縁体に埋設されたＩＣ部品と、前記ＩＣ部品の前記第１端子と前記第１絶縁体の外部とを電気的に接続する第１端子用配線パターンと、前記第１絶縁体の表面上に形成されるとともに貫通孔を備える金属層、及び前記第１絶縁体を貫通して前記第２端子と前記金属層とを電気的に接続する導通ビアを備え、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを電気的に接続する第２端子用配線パターンと、前記導通ビアの周囲において前記貫通孔を充填する絶縁樹脂材料を含む第２絶縁体と、を有することである。
　また、上記目的を達成するため、本発明の部品内蔵基板の製造方法は、第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、表面上に第１金属層が形成された支持板を準備する準備工程と、前記第１金属層の表面上に接着層を介して前記第１端子を接合するとともに、前記接着層側とは反対側に前記第２端子を配置してＩＣ部品を搭載する搭載工程と、前記第１金属層及び前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する第１絶縁体を形成する第１絶縁体形成工程と、前記第１端子と前記第１金属層とを電気的に接続して第１端子用配線パターンを形成する第１配線パターン形成工程と、前記第１絶縁体の表面上に第２金属層を形成し、前記第２金属層及び前記第１絶縁体を貫通して前記第２端子と前記第２金属層とを電気的に接続する導通ビアを形成し、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを前記第２金属層及び前記導通ビアからなる第２端子用配線パターンによって電気的に接続する第２配線パターン形成工程と、前記導通ビアの周囲において前記第２金属層を貫通する貫通孔を形成し、絶縁樹脂材料を含む第２絶縁体によって前記貫通孔を充填する充填工程と、を有することである。
　本発明により、部品内蔵基板の製造工程後における加熱処理を施したとしても、内蔵部品へのクラック発生率が従来よりも低減された部品内蔵基板、及び内蔵部品へのクラック発生を抑制可能な部品内蔵基板の製造方法を提供することができる。
本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 図１０の線ＸＩ－ＸＩに沿った部品内蔵基板の概略断面図である。 本発明の実施例に係る部品内蔵基板の積層方向に沿った概略断面図である。 図１２の線ＸＩＩＩ－ＸＩＩＩに沿った部品内蔵基板の概略断面図である。 本発明に係る部品内蔵基板の部分拡大写真である。 従来製品に係る部品内蔵基板の部分拡大写真である。
　以下、図面を参照し、本発明の実施の形態について、実施例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施例の説明に用いる図面は、いずれも本発明による部品内蔵基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、部品内蔵基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、実施例で用いる様々な数値は、いずれも一例を示すものであり、必要に応じて様々に変更することが可能である。
＜実施例＞
　先ず、本発明の実施例に係る部品内蔵基板の製造方法について、図１乃至図１３を参照して詳細に説明する。ここで、図１乃至図１０は、本実施例に係る部品内蔵基板の製造方法の各製造工程における概略断面図であり、図１１は、図１０の線ＸＩ－ＸＩに沿った部品内蔵基板の概略断面図である。また、図１２は、本発明の実施例に係る部品内蔵基板の積層方向に沿った概略断面図であり、図１３は、図１２の線ＸＩＩＩ－ＸＩＩＩに沿った部品内蔵基板の概略断面図である。
　先ず、図１に示すように、支持板１を準備する準備工程が行われる。具体的には、剛性を有する支持板１上に金属層２（請求項における第１金属層）を形成し、表面が金属層２に覆われた支持板１を準備する。金属層２は、後の製造工程において、第１端子用配線パターンの一部となるべきものである。支持板１として、プロセス条件にて必要とされる程度の剛性を有するものが用いられる。例えば、支持板１は、剛性のあるＳＵＳ（ステンレス）板又はアルミ板等で形成されてもよい。また、本実施例において、金属層２は銅から構成されている。例えば、支持板１がＳＵＳ板から構成されていれば銅めっきを析出させて金属層２を形成することができ、支持板１がアルミ板であれば銅箔を貼り付けて金属層２を形成できる。
　次に、図２に示すように、例えばディスペンサーや印刷等によって絶縁材料からなる接着層３を金属層２上に形成する。本実施例においては、当該接着層３上に後述するＩＣ部品４を実装することで、当該ＩＣ部品４を金属層２上に固着している。なお、本実施例においては１つのＩＣ部品を内蔵させるため、金属層２上の１箇所に接着層３を形成したが、実装する内蔵部品の数量、寸法、形状に応じて接着層３の数量及び配置構成を適宜変更することができる。また、接着層３の材料は、絶縁材料に限定されることがなく、半田ペーストを用いてもよいが、この場合には後述するＩＣ部品４の端子と金属層２とを電気的に接続させるための工程（ビアホール形成及び導通ビア形成）が不要となる。
　次に、図３に示すように、接着層３を介してＩＣ部品４を金属層２上に搭載する搭載工程が行われる。ここで、ＩＣ部品４は一般的なＭＯＳＦＥＴであり、第１表面４ａ側にゲート端子及びソース端子の少なくとも一方として機能する第１端子４ｂを備えるとともに、第１表面４ａとは反対に位置する第２表面４ｃ側にドレイン端子として機能する第２端子４ｄを備えている。また、ＩＣ部品４において、第２端子４ｄの形成面である第２表面４ｃ側は、ドレイン端子である金属層が大部分を占めているため、比較的に脆弱な構造を有することになるが、第１端子４ｂの形成面である第１表面４ａ側は、金属層及び絶縁層等からなる比較的に強固な層構造を有している。すなわち、ＩＣ部品４においては、ドレイン端子側がゲート端子及びソース端子側よりも脆弱な構造となっており、外部応力等の影響によりクラックが発生しやすくなっている。なお、ＩＣ部品の第１表面４ａ側にゲート端子及びソース端子が設けられる場合には、少なくとも２つ以上の第１端子４ｂが設けられることになり、１つの第１端子４ｂがゲート端子として機能し、他の第１端子４ｂがソース端子として機能することになる。
　具体的な搭載方法としては、吸引ノズルを備える表面実装機（チップマウンタ）を用い、内蔵部品であるＩＣ部品４を接着層３上に実装する。ここで、ＩＣ部品４の第１表面４ａを接着層３に近接させ、接着層３を介してＩＣ部品４の第１端子４ｂを金属層２の表面に接合する。すなわち、第１端子４ｂが金属層２に近接する位置に配置され、第２端子４ｄが金属層２から離間する位置に配置されることになる。
　次に、図４に示すように、第１絶縁層５を形成する第１絶縁層形成工程が行われる。当該第１絶縁層形成工程においては、金属層２及びＩＣ部品４を覆うように（すなわち、金属層２及びＩＣ部品４に対して）、第１絶縁層５となるべき絶縁樹脂材料を積層し、ＩＣ部品４を第１絶縁層５内に埋設する。具体的には、ＩＣ部品４に対して金属層２が配された側とは反対側（すなわち、第２表面４ｃ側）にプリプレグ等の絶縁樹脂材料をレイアップし、これを真空下で加熱しながらプレスして行う。このプレスは、例えば真空加圧式のプレス機を用いて行われる。なお、絶縁樹脂材料は、熱膨張係数がＩＣ部品４に近いものを使用することが好ましい。また、第１絶縁層５の形成の際に、金属層２が位置する面とは反対側の表面上に、第２端子４ｄ用の内側金属層６が形成される。ここで、内側金属層６は、後の製造工程において、内部配線パターンであって第２端子４ｄ用の配線パターンの一部となるべきものである。
　次に、図５に示すように、支持板１が除去されるとともに、金属層２及び接着層３を貫通してＩＣ部品４の第１端子４ｂに到達する第１ビア７が形成される。第１ビア７の形成方法としては、支持板１を先ず除去し、その後に、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去されて第１ビア７が形成される。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ－ＹＡＧやエキシマ等の高周波レーザを用いてもよい。
　第１ビア７が形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第１端子４ｂには更にソフトエッチング処理を施し、ビア形成によって露出した第１端子４ｂの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な金属の表面が露出することになり、その後のめっき処理において析出する金属との密着性が高まり、結果として電気的な接続信頼性が向上する。
　次に、図６に示すように、第１ビア７内に導電体を充填して第１導通ビア８を形成するとともに、金属層２及び内側金属層６のパターニングを行う。これにより、第１導通ビア８及びパターニングされた金属層２からなる第１端子用配線パターン９が形成される。具体的には、必要に応じて第１ビア７にデスミアやハーフエッチング処理を施して化学銅めっきや電気銅めっき等のめっき処理を施し、第１ビア７にめっきを析出させて導電体を充填して第１導通ビア８を形成する。そして、第１絶縁層５の両面に配された金属層２及び内側金属層６に対してエッチング処理を施す。ここで、内側金属層６に対するエッチングは、ＩＣ部品４の第２端子４ｄの鉛直上方（すなわち、直上部分）に開口が形成されるように行われる。すなわち、ＩＣ部品４の第２端子４ｄの鉛直上方には、内側金属層６が存在しない領域があり、当該領域部分に第１絶縁層５が露出することになる。このような工程を経て、第１絶縁層５の内部（すなわち、ＩＣ部品４の第１端子４ｂ）から外部に向かって延在しつつ、第１絶縁層５の表面上においても延在する第１端子用配線パターン９が形成され、第１配線パターン形成工程が完了する。また、内側金属層６に開口が形成され且つパターニングが施されることにより、内部配線パターンが形成される、すなわち、内部配線パターン形成工程が施されることなる。
　なお、上述した第１導通ビア８の形成工程においては、第１ビア７に導電体であるフィルドメッキを充填し、第１導通ビア８であるフィルドビアを形成したが、第１ビア７に導電性ペーストを充填し、第１導通ビア８を形成してもよい。
　次に、図７に示すように、第２絶縁層１１及び第３絶縁層１２を形成する第１追加絶縁層形成工程が行われる。特に、第２絶縁層１１を形成する工程を第２絶縁層形成工程と称し、第３絶縁層１２を形成する工程を第３絶縁層形成工程と称する。当該第１追加絶縁層形成工程においては、パターニングされた内側金属層６を覆うように、第２絶縁層１１となるべき絶縁樹脂材料を積層するとともに、パターニングされた金属層２を覆うように、第３絶縁層１２となるべき絶縁樹脂材料を積層し、ＩＣ部品４が内蔵された状態の中間形成体を第２絶縁層１１及び第３絶縁層１２によって挟み込む。本実施例においては、第２絶縁層１１及び第３絶縁層１２の具体的な形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様であるため、その説明は省略するが、第２絶縁層１１及び第３絶縁層１２の形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様にすることなく、他の公知の形成方法及び一般的な他の絶縁材料を用いてもよい。
　ここで、第１絶縁層５及び第２絶縁層１１から、１つの第１絶縁体１３が形成されることになる。従って、本実施例においては、第１絶縁層５及び第２絶縁層１１を形成する工程が、第１絶縁体形成工程に該当する。換言すると、第１絶縁層５及び第２絶縁層１１を形成する工程を経ることにより、第１絶縁体形成工程が完了することになる。
　また、図７に示すように、第２絶縁層１１及び第３絶縁層１２の形成の際に、第２絶縁層１１及び第３絶縁層１２の表面上に、第１外側金属層１４及び第２外側金属層１５（請求項における金属層又は第２金属層）が形成される。すなわち、追加の金属層となる第１外側金属層１４及び第２外側金属層１５を形成する外側金属層形成工程が行われる。ここで、第２外側金属層１５は、後の製造工程において、第２端子４ｄ用の配線パターンの一部となるべきものである。
　次に、図８に示すように、第２外側金属層１５、第２絶縁層１１、及び第１絶縁層５を貫通してＩＣ部品４の第２端子４ｄに到達する第２ビア１６が形成される。第２ビア１６の形成方法としては、第１ビア７の形成方法と同様に、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去されて各ビアが形成される。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ－ＹＡＧやエキシマ等の高周波レーザを用いてもよい。
　ここで、第２ビア１６の形成工程においては、内側金属層６のパターン形成によって露出した第１絶縁層５の鉛直上方に位置する第２絶縁層１１及び第２外側金属層１５を貫通するように第２ビア１６を形成する。すなわち、第２ビア１６は、内側金属層６を貫通することなく、内側金属層６のパターン開口部分を充填する第２絶縁層１１（換言すれば、内側金属層６の非形成部分における第２絶縁層１１）を貫通することになる。
　第２ビア１６が形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第２端子４ｄには更にソフトエッチング処理を施し、ビア形成によって露出した第２端子４ｄの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な金属の表面が露出することになり、その後のめっき処理において析出する金属との密着性が高まり、結果として電気的な接続信頼性が向上する。
　次に、図９に示すように、第２ビア１６内に導電体を充填して第２導通ビア１７を形成するとともに、第２外側金属層１５のパターニングを行う。これにより、第２導通ビア１７及びパターニングされた第２外側金属層１５を含む第２端子用配線パターン１８が形成される。すなわち、第２外側金属層１５から第１絶縁層５及び第２絶縁層１１（すなわち第１絶縁体１３）を貫通して第２端子４ｄに到達する第２ビア１６を形成した後に、第２ビア１６に導電体を充填して第２外側金属層１５と第２端子４ｄとを電気的に接続する第２導通ビア１７を形成する導通ビア形成工程が行われる。具体的には、必要に応じて第２ビア１６にデスミアやハーフエッチング処理を施して化学銅めっきや電気銅めっき等のめっき処理を施し、第２ビア１６にめっきを析出させて導電体を充填して第２導通ビア１７を形成する。そして、第２絶縁層１１に形成された第２外側金属層１５に対してエッチング処理を施す。このような工程を経て、第１絶縁層５の内部（すなわち、ＩＣ部品４の第２端子４ｄ）から外部に向かって延在しつつ、第２絶縁層１１の表面上においても延在する第２端子用配線パターン１８が形成され、第２配線パターン形成工程が完了する。
　上述したような第２導通ビア１７の形成工程がなされることにより、第２導通ビア１７を構成する部分のうち、第１絶縁層５を貫通する部分と、第２絶縁層１１を貫通する部分とが、第２外側金属層１５の形成後の同一工程内において形成されることになる。すなわち、第１絶縁層５を貫通する部分と、第２絶縁層１１を貫通する部分との間には、境界が存在することなく、第１絶縁層５を貫通する部分及び第２絶縁層１１を貫通する部分は同一材料によって一続きに形成されていることになる。換言すると、第２導通ビア１７は、銅によって形成される単一の金属体のみから構成されている。
　ここで、図９には示されていないが、内側金属層６と第２外側金属層１５とは、他の導通ビア等によって電気的に接続されている。すなわち、第２端子用配線パターン１８には、パターニングされた内側金属層６も含まれることになる。当該他の導通ビアの形成は、上述した第２ビアの形成、及び第２ビアへの導電体の充填を行う工程の際に、同様にして行われることになる。なお、内側金属層６と第２外側金属層１５とを電気的に接続させる当該他の導通ビアを形成しなくてもよい。また、金属層２及び第１導通ビア８からなる第１端子用配線パターン９は、第３絶縁層１２を貫通する他の導通ビアを介して、第１外側金属層１４と電気的に接続されていてもよい。
　次に、図１０及び図１１に示すように、第２導通ビア１７の周囲において、第２外側金属層１５を貫通する貫通孔（ベントホール）１９を形成する（貫通孔形成工程）。例えば、周知のフォトリソグラフィ技術を用いてエッチング処理を施し、所望の位置に貫通孔１９を所望の数量形成することになる。ここで、図１１に示された貫通孔１９の数量、形状、配置は、一例であり、貫通孔１９の数量、形状、及び位置については、部品内蔵基板自体の電気特性に影響がない範囲内で調整することができる。具体的には、当該貫通孔１９による第２外側金属層の開口率が１８％以上となるように、貫通孔１９の寸法及びその数量を設定することが好ましい。すなわち、貫通孔１９の形成前と比較して、貫通孔１９の形成後における第２外側金属層１５の残銅率が９２％以下であることが好ましい。これにより、部品内蔵基板の製造完了後における加熱処理を施しても、第２導通ビア１７の底部における応力集中を緩和し、ＩＣ部品４へのクラック発生を抑制しつつ、部品内蔵基板自体の電気特性を優れたものに維持することができる。なお、ＩＣ部品４へのクラック発生を抑制することができる詳細な理由については、後述する。
　また、貫通孔１９は、第２導通ビア１７の周囲を囲むように形成されることが好ましい。更に、貫通孔１９は、ＩＣ部品４の鉛直上方に形成されることが好ましい。これは、第２導通ビア１７の底部における応力集中によってＩＣ部品４にクラックが生じることを鑑み、当該応力集中の緩和をより確実に実現するためであるが、詳細な説明は後述する。そして、貫通孔１９のそれぞれによる第２外側金属層１５の開口形状は、円形に限定されず、様々な形状とすることができる。そして、貫通孔１９の数量は、複数に限定されることなく、上述した開口率を満たすことができれば、１つであってもよい。
　なお、本実施例においては、第２端子用配線パターン１８のパターニング後（すなわち、第２外側金属層１５へのエッチング処理後）において、別なエッチング処理によって貫通孔１９を形成していたが、第２端子用配線パターン１８のパターニングと同時に貫通孔１９を形成してもよい。これにより、製造工程及び製造コストの低減を図ることができる。
　次に、図１２に示すように、第４絶縁層２１及び第５絶縁層２２を形成する第２追加絶縁層形成工程が行われる。特に、第４絶縁層２１を形成する工程を第４絶縁層形成工程と称し、第５絶縁層２２を形成する工程を第５絶縁層形成工程と称する。当該第２追加絶縁層形成工程においては、パターニングされた第１外側金属層１４を覆うように、第４絶縁層２１となるべき絶縁樹脂材料を積層するとともに、パターニングされた第２外側金属層１５を覆うように、第５絶縁層２２となるべき絶縁樹脂材料を積層し、第１外側金属層１４及び第２外側金属層１５を絶縁樹脂材料によって被覆することになる。本実施例においては、第４絶縁層２１及び第５絶縁層２２の具体的な形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様であるため、その説明は省略するが、第４絶縁層２１及び第５絶縁層２２の形成方法及び絶縁材料は、上述した第１絶縁層５の形成方法及び絶縁材料と同様にすることなく、他の公知の形成方法及び一般的な他の絶縁材料を用いてもよい。
　また、図１２及び図１３に示すように、第５絶縁層２２を形成することにより、第２外側金属層１５に形成された貫通孔１９に絶樹脂材料が充填される。すなわち、第５絶縁層２２の一部が貫通孔１９を充填する第２絶縁体として機能することになる。上述した貫通孔形成工程及び第２追加絶縁層形成工程を経ることにより、第２導通ビア１７の周囲に貫通孔１９を形成し、その後において当該貫通孔１９を第２絶縁体２３によって充填する充填工程が完了することになる。
　以上のような製造工程を経て、図１２に示すような部品内蔵基板３０の形成が完了する。なお、実際の部品内蔵基板３０の製造においては、複数の部品内蔵基板３０が１枚の基板として製造され、複数の部品内蔵基板３０の形成完了後に当該１枚の基板を切断し、最終的に複数の部品内蔵基板３０を同時に製造することになる。
　次に、図１２乃至図１５を参照しつつ、本実施例に係る部品内蔵基板３０の構造を説明するとともに、本製品の製造工程完了後に行われる加熱処理によってもＩＣ部品４にクラックが生じないことについて、詳細に説明する。ここで、図１４は、本実施例に係る部品内蔵基板３０と同等の構造を備える本発明品のＩＣ部品のドレイン層近傍の断面写真であり、図１５は、本実施例に係る部品内蔵基板３０の構造とは異なる従来の構造を備える比較品のＩＣ部品のドレイン層近傍の断面写真である。
　先ず、図１２に示すように、本実施例に係る部品内蔵基板３０は、ＩＣ部品４と、ＩＣ部品を埋設する第１絶縁層５と、第１絶縁層５の表裏面に形成された金属層２及び内側金属層６と、更に外側に形成された第２絶縁層１１及び第３絶縁層１２と、第２絶縁層１１及び第３絶縁層１２のそれぞれの表面に形成された第１外側金属層１４及び第２外側金属層１５と、更に外側に形成された第４絶縁層２１及び第５絶縁層２２と、を有している。すなわち、部品内蔵基板３０は、第４絶縁層２１、第３絶縁層１２、第１絶縁層５、第２絶縁層１１、及び第５絶縁層２２が順次積層された積層構造を備え、各絶縁層の界面に各種の配線パターンを形成する各金属層が配設されている。
　また、部品内蔵基板３０は、金属層２からＩＣ部品４の第１端子４ｂに向けて延在する第１導通ビア８、及び第２外側金属層１５からＩＣ部品の第２端子４ｄに向けて延在する第２導通ビア１７を有している。このような第１導通ビア８及び第２導通ビア１７が配設されることにより、金属層２、内側金属層６、第１外側金属層１４、又は第２外側金属層１５とともに、ＩＣ部品４の各端子用の配線パターンが構成されることになり、部品内蔵基板３０の外部からＩＣ部品４に対して、所望の電流及び電圧を供給することができる。
　更に、部品内蔵基板３０において、第２導通ビア１７と接続している第２外側金属層１５には、複数の貫通孔１９が当該第２導通ビア１７の周囲に形成されている。そして、当該貫通孔１９には、絶縁樹脂材料を含む第２絶縁体２３（第５絶縁層２２の一部）が充填されている。このように、第２外側金属層１５に第２絶縁体２３が設けられることにより、第２外側金属層１５及び第２絶縁体２３が形成されている領域の弾性率を、第２絶縁体２３が形成されていない状態よりも大きくすることができる。すなわち、第２外側金属層１５及び第２絶縁体２３が形成されている領域と、第２絶縁層１１又は第５絶縁層２２との熱膨張率差を低減することが可能になる。ここで、部品内蔵基板３０の構造としては、比較的に熱膨張率の小さい第２外側金属層１５の主材料である銅及びＩＣ部品４の主材料であるシリコンの間に熱膨張係数の大きい第１絶縁体１３の主材料である絶縁樹脂（プリプレグ）が挟まれているが、上述したような熱膨張率差の低減によって第２外側金属層１５の熱膨張による影響が小さくなり、ＩＣ部品４の主材料であるシリコン全体に加わる応力が緩和されることになる。従って、部品内蔵基板３０の製造後において加熱処理を施しても、ＩＣ部品４に加わる応力が緩和され、ＩＣ部品４にクラックが生じることが抑制されることになる。
　ここで、上述したような熱膨張率差のより一層の低減を図るためには、第２外側金属層１５をより小さくすることが重要になるが、部品内蔵基板３０の電気的な特性を考慮すると、その配線パターン幅を小さくしすぎることや、第２外側金属層１５における貫通孔１９の開口率を大きくしすぎることには限界がある。部品内蔵基板３０の電気的な特性を考慮すると、当該貫通孔１９による第２外側金属層の開口率は１８％以上であることが好ましい。
　また、ＩＣ部品４に生じるクラックを抑制するためには、第２外側金属層１５及び第２絶縁体２３が形成されている領域と、第２絶縁層１１又は第５絶縁層２２との熱膨張率差を低減することが重要になるが、ＩＣ部品４に対する応力の緩和を図るためには、特にＩＣ部品４の周囲及びＩＣ部品４の第２端子４ｄに接続された第２導通ビア１７の周囲における熱膨張による影響を低減する必要が特に重要となる。更に、ＩＣ部品４におけるクラック発生をより一層抑制するためには、ＩＣ部品４の鉛直上方に位置する第２外側金属層１５の形成領域に、貫通孔１９を形成することが好ましい。これらは、第２導通ビア１７によってＩＣ部品４の脆弱な第２端子４ｄと第２外側金属層１５が接続されているためであり、第２導通ビア１７及び第２外側金属層１５（すなわち、第２端子用配線パターン１８）の熱膨張の影響がクラック発生に影響を与えるためである。
　次に、図１４と図１５とを比較すると明であるように、本実施例に係る構造を採用することにより、ＩＣ部品の端子にはクラックが生じていないが、本実施例に係る構造を採用しない従来構造においては、ＩＣ部品の端子にクラックが生じている。特に、図１５に示すように、熱膨張差によるクラックは、ＩＣ部品の端子において、湾曲してクラックが生じている。より具体的には、金属層に接続された導通ビアの下方において、クラックが当該導通ビアから離間するように湾曲して発生している。これは、ＩＣ部品の端子部分における導通ビアに接続した領域と、絶縁樹脂に接続した領域とにおいて、上述した熱膨張差による応力差が生じているためである。
　なお、本実施例においては、第１絶縁層５及び第２絶縁層１１から第１絶縁体１３が形成されているが、本発明に係る第１絶縁体とは、ＩＣ部品４の第２端子４ｄ側に形成された絶縁層を示すため、１つの絶縁層から当該第１絶縁体が形成されてもよい。この場合には、内側金属層６が形成されなくもよい。
　また、上述した実施例においては、第２外側金属層１５のみに貫通孔１９が形成されていたが、上述した熱膨張差の軽減を考慮して、内側金属層６にも貫通孔を設け、当該貫通孔を絶縁樹脂材料によって充填してもよい。ただし、このようにする場合には、内側金属層６もＩＣ部品４の第２端子４ｄに導通ビアを介して接続されていることが前提となる。
＜本発明の実施態様＞
　本発明の第１実施態様に係る部品内蔵基板は、絶縁樹脂材料を含む第１絶縁体と、第１表面側に第１端子を備え、且つ前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記第１絶縁体に埋設されたＩＣ部品と、前記ＩＣ部品の前記第１端子と前記第１絶縁体の外部とを電気的に接続する第１端子用配線パターンと、前記第１絶縁体の表面上に形成されるとともに貫通孔を備える金属層、及び前記第１絶縁体を貫通して前記第２端子と前記金属層とを電気的に接続する導通ビアを備え、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを電気的に接続する第２端子用配線パターンと、前記導通ビアの周囲において前記貫通孔を充填する絶縁樹脂材料を含む第２絶縁体と、を有することである。
　第１実施態様において、導通ビアと接続している金属層には、導通ビアの周囲に貫通孔が形成され、当該貫通孔には、絶縁樹脂材料を含む第２絶縁体が充填されている。このように、金属層に第２絶縁体が設けられることにより、金属層及び第２絶縁体が形成されている領域の弾性率を、第２絶縁体が形成されていない状態よりも大きくすることができる。すなわち、金属層及び第２絶縁体が形成されている領域と、第１絶縁体との熱膨張率差を低減することが可能になる。ここで、部品内蔵基板の構造としては、比較的に熱膨張率の小さい金属層及びＩＣ部品の間に熱膨張係数の大きい第１絶縁体が挟まれているが、上述したような熱膨張率差の低減によって金属層の熱膨張による影響が小さくなり、ＩＣ部品に加わる応力が緩和されることになる。従って、部品内蔵基板の製造後において加熱処理を施しても、ＩＣ部品に加わる応力が緩和され、ＩＣ部品にクラックが生じることが抑制されることになる。
　以上のことから、第１実施態様においては、部品内蔵基板の製造工程後における加熱処理を施したとしても、内蔵部品へのクラック発生率が従来よりも低減された部品内蔵基板を提供することができる。
　本発明の第２実施態様に係る部品内蔵基板は、上述した第１実施態様において、前記貫通孔による前記金属層の開口率が１８％以上であることである。これにより、部品内蔵基板の電気的特性を維持しつつ、金属層及び第２絶縁体が形成されている領域と、第１絶縁体との熱膨張率差を低減することが可能になり、電気的特性及び信頼性に優れた部品内蔵基板を提供することができる。
　本発明の第３実施態様に係る部品内蔵基板は、上述した第１又は第２実施態様において、前記貫通孔が前記導通ビアの周囲を囲むように複数配置されていることである。これにより、導通ビアに接続されたＩＣ部品の第２端子の周囲におけるクラック発生をより一層防止することができる。
　本発明の第４実施態様に係る部品内蔵基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記貫通孔が前記ＩＣ部品の鉛直上方に配置されていることである。これにより、導通ビアに接続されたＩＣ部品の第２端子の周囲におけるクラック発生をより一層防止することができる。
　本発明の第５実施態様に係る部品内蔵基板は、上述した第１乃至４実施態様のいずれかにおいて、前記第１絶縁体は、前記ＩＣ部品を埋設する第１絶縁層、及び前記第１絶縁層上に積層された第２絶縁層を含み、前記第１絶縁層と前記第２絶縁層との界面には内部配線パターンが配置され、前記第２端子用配線パターンは、前記金属層が前記第２絶縁層の表面上に配設されるとともに、前記導通ビアが単一の金属体のみからなることである。これにより、ＩＣ部品及びその第２端子に対する圧力集中にともなうクラックが生じることがなく、当該部品内蔵基板は優れた電気的特性及び信頼性を有することになる。
　本発明の第６実施態様に係る部品内蔵基板は、上述した第１乃至５実施態様のいずれかにおいて、前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であることである。これにより、比較的に脆弱な端子に対しても、クラック発生をより確実に抑制することができる。
　本発明の第７実施態様に係る部品内蔵基板の製造方法は、第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、表面上に第１金属層が形成された支持板を準備する準備工程と、前記第１金属層の表面上に接着層を介して前記第１端子を接合するとともに、前記接着層側とは反対側に前記第２端子を配置してＩＣ部品を搭載する搭載工程と、前記第１金属層及び前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する第１絶縁体を形成する第１絶縁体形成工程と、前記第１端子と前記第１金属層とを電気的に接続して第１端子用配線パターンを形成する第１配線パターン形成工程と、前記第１絶縁体の表面上に第２金属層を形成し、前記第２金属層及び前記第１絶縁体を貫通して前記第２端子と前記第２金属層とを電気的に接続する導通ビアを形成し、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを前記第２金属層及び前記導通ビアからなる第２端子用配線パターンによって電気的に接続する第２配線パターン形成工程と、前記導通ビアの周囲において前記第２金属層を貫通する貫通孔を形成し、絶縁樹脂材料を含む第２絶縁体によって前記貫通孔を充填する充填工程と、を有することである。
　第７実施態様においも、第１実施態様と同様に、導通ビアと接続している金属層には、導通ビアの周囲に貫通孔が形成され、当該貫通孔には、絶縁樹脂材料を含む第２絶縁体が充填されることになる。従って、第１実施態様と同様に、部品内蔵基板の製造工程後における加熱処理を施したとしても、内蔵部品へのクラック発生率が従来よりも低減された部品内蔵基板を製造することができる。
　本発明の第８実施態様に係る部品内蔵基板の製造方法は、上述した第７実施態様において、前記充填工程では前記貫通孔による前記第２金属層の開口率を１８％以上とすることである。これにより、部品内蔵基板の電気的特性を維持しつつ、第２金属層及び第２絶縁体が形成されている領域と、第１絶縁体との熱膨張率差を低減することが可能になり、電気的特性及び信頼性に優れた部品内蔵基板を製造することができる。
　本発明の第９実施態様に係る部品内蔵基板の製造方法は、上述した第７又は第８実施態様において、前記充填工程では前記導通ビアの周囲を囲むように、複数の前記貫通孔を形成することである。これにより、導通ビアに接続されたＩＣ部品の第２端子の周囲におけるクラック発生をより一層防止することができる。
　本発明の第１０実施態様に係る部品内蔵基板の製造方法は、上述した第７乃至第９実施態様のいずれかにおいて、前記充填工程では前記ＩＣ部品の鉛直上方に、前記貫通孔を形成することである。これにより、導通ビアに接続されたＩＣ部品の第２端子の周囲におけるクラック発生をより一層防止することができる。
　本発明の第１１実施態様に係る部品内蔵基板の製造方法は、上述した第７乃至第１０実施態様のいずれかにおいて、前記第１絶縁体形成工程は、前記ＩＣ部品を埋設する第１絶縁層を形成する第１絶縁層形成工程、前記第１絶縁層上に内部配線パターンを形成する内部配線パターン形成工程、並びに前記第１絶縁層及び前記内部配線パターンを被覆する第２絶縁層を形成する第２絶縁層形成工程を含み、前記第２配線パターン形成工程においては、前記第１絶縁層及び前記第２絶縁層を貫通して前記第２端子に到達するビアを形成し、前記ビア内に導電体を充填して前記導通ビアを形成することである。これにより、ＩＣ部品及びその第２端子に対する圧力集中にともなうクラックが生じることがなく、優れた電気的特性及び信頼性を有する部品内蔵基板を製造することができる。
　本発明の第１２実施態様に係る部品内蔵基板の製造方法は、上述した第７乃至第１１実施態様のいずれかにおいて、前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であることである。これにより、比較的に脆弱な端子に対しても、クラック発生をより確実に抑制することができる。
　１　　支持板
　２　　金属層（第１金属層）
　３　　接着層
　４　　ＩＣ部品
　４ａ　　第１表面
　４ｂ　　第１端子
　４ｃ　　第２表面
　４ｄ　　第２端子
　５　　第１絶縁層
　６　　内側金属層（内部配線パターン）
　７　　第１ビア
　８　　第１導通ビア
　９　　第１端子用配線パターン
　１１　　第２絶縁層
　１２　　第３絶縁層
　１３　　第１絶縁体
　１４　　第１外側金属層
　１５　　第２外側金属層（金属層、第２金属層）
　１６　　第２ビア
　１７　　第２導通ビア
　１８　　第２端子用配線パターン
　１９　　貫通孔
　２１　　第４絶縁層
　２２　　第５絶縁層
　２３　　第２絶縁体
　３０　　部品内蔵基板
 

Claims (12)

  1. 　絶縁樹脂材料を含む第１絶縁体と、
    　第１表面側に第１端子を備え、且つ前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるとともに、前記第１絶縁体に埋設されたＩＣ部品と、
    　前記ＩＣ部品の前記第１端子と前記第１絶縁体の外部とを電気的に接続する第１端子用配線パターンと、
    　前記第１絶縁体の表面上に形成されるとともに貫通孔を備える金属層、及び前記第１絶縁体を貫通して前記第２端子と前記金属層とを電気的に接続する導通ビアを備え、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを電気的に接続する第２端子用配線パターンと、
    　前記導通ビアの周囲において前記貫通孔を充填する絶縁樹脂材料を含む第２絶縁体と、を有する部品内蔵基板。
  2. 　前記貫通孔による前記金属層の開口率は、１８％以上である請求項１に記載の部品内蔵基板。
  3. 　前記貫通孔は、前記導通ビアの周囲を囲むように複数配置されている請求項１又は２に記載の部品内蔵基板。
  4. 　前記貫通孔は、前記ＩＣ部品の鉛直上方に配置されている請求項１乃至３のいずれか１項に記載の部品内蔵基板。
  5. 　前記第１絶縁体は、前記ＩＣ部品を埋設する第１絶縁層、及び前記第１絶縁層上に積層された第２絶縁層を含み、
    　前記第１絶縁層と前記第２絶縁層との界面には内部配線パターンが配置され、
    　前記第２端子用配線パターンは、前記金属層が前記第２絶縁層の表面上に配設されるとともに、前記導通ビアが単一の金属体のみからなる請求項１乃至４のいずれか１項に記載の部品内蔵基板。
  6. 　前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子であることを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵基板。
  7. 　第１表面側に第１端子を備えるとともに、前記１表面側よりも脆弱な構造を有する第２表面側に第２端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、
    　表面上に第１金属層が形成された支持板を準備する準備工程と、
    　前記第１金属層の表面上に接着層を介して前記第１端子を接合するとともに、前記接着層側とは反対側に前記第２端子を配置してＩＣ部品を搭載する搭載工程と、
    　前記第１金属層及び前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する第１絶縁体を形成する第１絶縁体形成工程と、
    　前記第１端子と前記第１金属層とを電気的に接続して第１端子用配線パターンを形成する第１配線パターン形成工程と、
    　前記第１絶縁体の表面上に第２金属層を形成し、前記第２金属層及び前記第１絶縁体を貫通して前記第２端子と前記第２金属層とを電気的に接続する導通ビアを形成し、前記ＩＣ部品の前記第２端子と前記第１絶縁体の外部とを前記第２金属層及び前記導通ビアからなる第２端子用配線パターンによって電気的に接続する第２配線パターン形成工程と、
    　前記導通ビアの周囲において前記第２金属層を貫通する貫通孔を形成し、絶縁樹脂材料を含む第２絶縁体によって前記貫通孔を充填する充填工程と、を有する部品内蔵基板の製造方法。
  8. 　前記充填工程においては、前記貫通孔による前記第２金属層の開口率を１８％以上とする請求項７に記載の部品内蔵基板の製造方法。
  9. 　前記充填工程においては、前記導通ビアの周囲を囲むように、複数の前記貫通孔を形成する請求項７又は８に記載の部品内蔵基板の製造方法。
  10. 　前記充填工程においては、前記ＩＣ部品の鉛直上方に、前記貫通孔を形成する請求項７乃至９のいずれか１項に記載の部品内蔵基板の製造方法。
  11. 　前記第１絶縁体形成工程は、前記ＩＣ部品を埋設する第１絶縁層を形成する第１絶縁層形成工程、前記第１絶縁層上に内部配線パターンを形成する内部配線パターン形成工程、並びに前記第１絶縁層及び前記内部配線パターンを被覆する第２絶縁層を形成する第２絶縁層形成工程を含み、
    　前記第２配線パターン形成工程においては、前記第１絶縁層及び前記第２絶縁層を貫通して前記第２端子に到達するビアを形成し、前記ビア内に導電体を充填して前記導通ビアを形成する請求項７乃至１０のいずれか１項に記載の部品内蔵基板の製造方法。
  12. 　前記第１端子はソース端子及びゲート端子の少なくともいずれかであり、且つ前記第２端子はドレイン端子である請求項７乃至１１のいずれか１項に記載の部品内蔵基板の製造方法。
     
PCT/JP2015/085086 2015-12-15 2015-12-15 部品内蔵基板、及び部品内蔵基板の製造方法 WO2017103998A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/085086 WO2017103998A1 (ja) 2015-12-15 2015-12-15 部品内蔵基板、及び部品内蔵基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/085086 WO2017103998A1 (ja) 2015-12-15 2015-12-15 部品内蔵基板、及び部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
WO2017103998A1 true WO2017103998A1 (ja) 2017-06-22

Family

ID=59056238

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/085086 WO2017103998A1 (ja) 2015-12-15 2015-12-15 部品内蔵基板、及び部品内蔵基板の製造方法

Country Status (1)

Country Link
WO (1) WO2017103998A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2008091471A (ja) * 2006-09-29 2008-04-17 Tdk Corp 半導体内蔵基板及びその製造方法
WO2014184873A1 (ja) * 2013-05-14 2014-11-20 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204128A (ja) * 2002-01-10 2003-07-18 Sharp Corp プリント配線基板、電波受信用コンバータおよびアンテナ装置
JP2008091471A (ja) * 2006-09-29 2008-04-17 Tdk Corp 半導体内蔵基板及びその製造方法
WO2014184873A1 (ja) * 2013-05-14 2014-11-20 株式会社メイコー 部品内蔵基板の製造方法及び部品内蔵基板

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
WO2012023332A1 (ja) 電子部品及びその製造方法
JPWO2007060784A1 (ja) 回路モジュールの製造方法および回路モジュール
US9504169B2 (en) Printed circuit board having embedded electronic device and method of manufacturing the same
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP6235575B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
US9474159B2 (en) Component-embedded board and method of manufacturing same
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
WO2022000191A1 (zh) 内埋式电路板及其制作方法
WO2017103998A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
WO2019198154A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
JP2006344631A (ja) 部品内蔵基板
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5859678B1 (ja) プリント配線基板の製造方法
TWI440416B (zh) 具有線圈結構環繞埋入元件之多層電路板及其製造方法
WO2012164720A1 (ja) 部品内蔵基板及びその製造方法
JP2005063988A (ja) 配線基板の製造方法
JP2016001764A (ja) プリント配線基板及びその製造方法
KR20130033160A (ko) 패키지 기판 및 그 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15910689

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15910689

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP