JP6839099B2 - 部品内蔵基板及び部品内蔵基板の製造方法 - Google Patents

部品内蔵基板及び部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP6839099B2
JP6839099B2 JP2017561097A JP2017561097A JP6839099B2 JP 6839099 B2 JP6839099 B2 JP 6839099B2 JP 2017561097 A JP2017561097 A JP 2017561097A JP 2017561097 A JP2017561097 A JP 2017561097A JP 6839099 B2 JP6839099 B2 JP 6839099B2
Authority
JP
Japan
Prior art keywords
copper
component
terminal
connecting portion
copper terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017561097A
Other languages
English (en)
Other versions
JPWO2017122284A1 (ja
Inventor
松本　徹
徹 松本
琢哉 長谷川
琢哉 長谷川
健太朗 青木
健太朗 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2017122284A1 publication Critical patent/JPWO2017122284A1/ja
Application granted granted Critical
Publication of JP6839099B2 publication Critical patent/JP6839099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、表裏面に銅からなる電極を有する電気・電子部品を内蔵した部品内蔵基板、及びその製造方法に関する。
従来から、各種の電気・電子機器の小型化、薄型化、軽量化、及び多機能化を図るための研究開発が行われてきている。特に、携帯電話、ノートパソコン、デジタルカメラ等の民生品では、多機能化を図りつつも小型化、薄型化、及び軽量化が強く求められている。また、各種の電気・電子機器においては、伝送信号の高周波化及び高速化も図られており、これに伴う信号ノイズの増大を防止することも要求されている。
このような要求を実現するために、電気・電子機器に組み込まれる回路基板として、従来は基板表面に実装されていた各種の電気・電子部品を基板の絶縁層である絶縁基材内に内蔵した構造を備える部品内蔵基板や、当該部品内蔵基板を積層してなる部品内蔵多層回路基板の研究開発及び製造が従来から行われてきている。例えば、特許文献１及び２に、部品内蔵基板及びその製造方法が開示されている。
特開２００６−４９７６２号公報 特開２０１３−２２９５４８号公報
しかしながら、特許文献１に開示されている部品内蔵基板においては、その製造プロセスの関係から、内蔵される金属酸化膜半導体の電界効果型トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）等の半導体部品の一端の全面が接着剤によって覆われているため、当該半導体部品において生じる熱を十分に放熱することができない問題がある。これは、当該接着剤に高い熱伝導性ペースト剤を使用したとしても、その熱伝導率は１００〜１５０Ｗ／ｍ・Ｋにとどまり、金属の熱伝導率の数分の１となるためである。
また、特許文献２に開示されている部品内蔵基板においては、半導体チップの裏面側に対して複数のビア導体が接続されているため、内蔵された半導体チップの放熱を行うことができる。しかしながら、ビアに導体を充填する際に、ビアホールが狭ピッチで配設されていると、当該ビアホールを確実に充填することが困難となり、ビア導体の表面が凹でしまい、部品内蔵基板に要求される放熱性及び電流容量経路を確保することができなくなる。従って、ビア導体を狭ピッチで配設することが困難となり、高い放熱性を備えつつも高い電流容量を確保することが困難になる。
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、比較的に高い放熱性を備えつつも比較的に高い電流容量を確保することができる部品内蔵基板、及びその製造方法を提供することにある。
上記目的を達成するため、本発明の部品内蔵基板は、絶縁樹脂材料を含む絶縁層と、第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるとともに、前記絶縁層に埋設されたＩＣ部品と、前記絶縁層の第１表面に形成された第１外層配線パターンと、前記絶縁層の第１表面とは反対側の第２表面に形成された第２外層配線パターンと、前記第１銅端子と前記第１外層配線パターンとを電気的に接続する第１銅接続部と、前記第２銅端子と前記第２外層配線パターンとを電気的に接続する第２銅接続部と、を有し、前記第１銅端子と前記第１銅接続部と接続面は前記第１銅端子の表面形状に沿って位置し、前記第２銅端子と前記第２銅接続部と接続面は前記第２銅端子の表面形状に沿って位置していることである。
また、上記目的を達成するため、本発明の部品内蔵基板の製造方法は、第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、第１銅端子を支持部材に接触させ、前記ＩＣ部品を前記支持部材上に搭載する搭載工程と、前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する絶縁層を形成する絶縁層形成工程と、前記第１銅端子に電気的に接続する第１銅接続部を形成する第１銅接続部形成工程と、前記第２銅端子に電気的に接続する第２銅接続部を形成する第２銅接続部形成工程と、前記第１銅接続部に電気的に接続する第１外層配線パターンを前記絶縁層の第１表面上に形成する第１外層配線パターン形成工程と、前記第２銅接続部に電気的に接続する第２外層配線パターンを前記絶縁層の第２表面上に形成する第２外層配線パターン形成工程と、を有し、前記第１銅接続部形成工程においては、前記第１銅端子と前記第１銅接続部と接続面を前記第１銅端子の表面形状に沿って位置し、前記第２銅接続部形成工程においては、前記第２銅端子と前記第２銅接続部と接続面を前記第２銅端子の表面形状に沿って位置することである。
本発明に係る部品内蔵基板においては、比較的に高い放熱性を備えつつも比較的に高い電流容量を確保することができる。また、本発明に係る部品内蔵基板の製造方法においては、比較的に高い放熱性を備えつつも比較的に高い電流容量を確保することができる部品内蔵基板を製造することができる。
本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板におけるＩＣ部品、銅端子、及びビアの位置関係を示す部分拡大平面図である。 本発明の実施例に係る部品内蔵基板におけるＩＣ部品、銅端子、及びビアの位置関係を示す部分拡大平面図である。 本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例に係る部品内蔵基板におけるＩＣ部品、銅端子、及び銅接続部の位置関係を示す部分拡大平面図である。 本発明の実施例に係る部品内蔵基板におけるＩＣ部品、銅端子、及び銅接続部の位置関係を示す部分拡大平面図である。 本発明の実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例１の変形例に係る部品内蔵基板の概略断面図である。 本発明の実施例１の変形例に係る部品内蔵基板におけるＩＣ部品、銅端子、及び銅接続部の位置関係を示す部分拡大平面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。 本発明の実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。
以下、図面を参照し、本発明の実施の形態について、各実施例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、各実施例の説明に用いる図面は、いずれも本発明による部品内蔵基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、部品内蔵基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、各実施例で用いる様々な数値は、いずれも一例を示すものであり、必要に応じて様々に変更することが可能である。
＜実施例１＞
以下において、本発明の実施例１に係る部品内蔵基板の製造方法及び完成した部品内蔵基板について、図１乃至図８を参照して詳細に説明する。ここで、図１乃至図４、図７及び図１０は、本実施例１に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。また、図５及び図６は、内蔵されたＩＣ部品の各端子を平面視した場合におけるＩＣ部品、銅端子、及びビアの位置関係を示す部分拡大平面図であり、図５が第１銅端子側（図４における下側）の部分拡大平面図、図６が第２銅端子側（図４における上側）の部分拡大平面図を示す。更に、図８及び図９は、内蔵されたＩＣ部品の各端子を平面視した場合におけるＩＣ部品、銅端子、及び銅接続部の位置関係を示す部分拡大平面図であり、図８が第１銅端子側（図７における下側）の部分拡大平面図、図９が第２銅端子側（図７における上側）の部分拡大平面図を示す。
先ず、支持板１上に絶縁性の接着剤２が塗布された支持部材３を準備するとともに、内蔵される電子・電気部品であるＩＣ部品４も準備する（準備工程）。ここで、支持板１としては、プロセス条件にて必要とされる程度の剛性を有するものが用いられる。本実施例１において、支持板１には剛性のあるＳＵＳ（ステンレス）板又はアルミ板等の金属板の表面に銅箔（導電材）を貼り付けたものを用いたが、その他の導電性を備える部材を用いてもよい。また、接着剤２には、例えば一般的なエポキシ接着剤を用いてもよく、ディスペンサーや印刷等によって塗布してもよい。
更に、ＩＣ部品４は、一般的なＭＯＳＦＥＴであり、その第１表面４ａ側に銅からなる１つの第１銅端子４ｂが配設され、その第２表面４ｃ側に銅からなる３つの第２銅端子４ｄが配設されている。特に、本実施例１においては、第１銅端子４ｂがＩＣ部品４のドレイン端子として機能し、ＩＣ部品４の第１表面４ａの全面に配設されている。一方、第２銅端子４ｄは、ＩＣ部品４のソース端子又はゲート端子として機能し、ＩＣ部品４の第２表面４ｃに対して部分的に配設されている（すなわち、第２表面４ｃは部分的に露出している）。なお、第１銅端子４ｂ及び第２銅端子４ｄの数量は限定されず、部品内蔵基板に要求される電気的特性（すなわち、埋設されるＩＣ部品４の種類）に応じて適宜変更される。
次に、図１に示すように、ＩＣ部品４を接着剤２上に搭載する搭載工程が行われる。より具体的には、吸引ノズルを備える表面実装機（チップマウンタ）を用い、支持部材３を構成する接着剤２に対して、ＩＣ部品４の第１表面４ａ側に配設された第１銅端子４ｂが接触するように当該搭載工程を行う。すなわち、第１銅端子４ｂが接着剤２に近接する位置に配置され、第２銅端子４ｄが接着剤２から離間する位置に配置されることになる。
次に、図２及び図３に示すように、ＩＣ部品４を埋設する絶縁層５を形成する絶縁層形成工程を行う。より具体的には、ＩＣ部品４が搭載された支持部材３上に、プリプレグ６、配線パターン付樹脂体７、プリプレグ８、挟持板（支持板）９をレイアップし、これを真空下で加熱しながらプレスする。このプレスは、例えば真空加圧式のプレス機を用いて行われる。ここで、配線パターン付樹脂体７は、絶縁樹脂材料からなる樹脂基体７ａ、及び樹脂基体７ａの表裏面に形成された配線パターン７ｂから構成されている。そして、配線パターン７ｂは、貫通孔７ｃによって露出した側面７ｄを被覆するようにも形成され、樹脂基体７ａの表面側に形成された配線パターン７ｂと、樹脂基体７ａの裏面側に形成された配線パターン７ｂとが電気的に接続されている。また、挟持板９には、支持板１と同様に剛性のあるＳＵＳ（ステンレス）またはアルミ等からなる金属箔に銅箔（導電材）を張り付けたもの、または銅箔が用いられる。更に、プリプレグ６及び樹脂基体７ａには、ＩＣ部品４を挿入することができる貫通孔があらかじめ形成されており、ＩＣ部品４が当該貫通孔に挿入されるように当該レイアップが行われる。
上記の真空下における加熱及びプレス処理により、図３に示すように、プリプレグ６、樹脂基体７ａ、プリプレグ８が一体化され、ＩＣ部品４を埋設する絶縁層５が形成されることになる。また、当該絶縁層５によってＩＣ部品４が埋設されると同時に、配線パターン７ｂも絶縁層５内に埋設され、部品内蔵基板の内部配線パターンが形成されることになる。なお、上記の真空下における加熱及びプレス処理により、配線パターン付樹脂体７の貫通孔７ｃはプリプレグ６、８を構成する絶縁樹脂材料によって充填されることになる。
次に、図４に示すように、支持板１及び接着剤２を貫通しＩＣ部品４の第１銅端子４ｂに到達する第１ビア１１、支持板１及び絶縁層５（プリプレグ６からなる部分）を貫通して配線パターン７ｂに到達する第２ビア１２、挟持板９及び絶縁層５（プリプレグ８からなる部分）を貫通しＩＣ部品４の第２銅端子４ｄに到達する第３ビア１３、挟持板９及び絶縁層５（プリプレグ８からなる部分）を貫通して配線パターン７ｂに到達する第４ビア１４を形成する。各ビアの形成方法としては、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去され、所望の形状のビアが形成されてもよい。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ−ＹＡＧやエキシマ等の高周波レーザを用いてもよい。また、プラズマエッチング又はケミカルエッチングによって各ビアを形成してもよい。なお、ＣＯ２レーザの照射前に、支持板１及び挟持板９を除去してもよい。
また、図５に示すように、第１ビア１１は第１銅端子４ｂの平面形状に沿って配設され、第１ビア１１の開口寸法は第１銅端子４ｂの平面寸法よりも若干小さくなっている。すなわち、第１ビア１１の開口形状は第１銅端子４ｂの平面形状に相似し、第１ビア１１によって第１銅端子４ｂの大部分が露出することになる。例えば、第１ビア１１は、第１銅端子４ｂの主表面（すなわち、ＩＣ部品４側とは反対側に位置する表面）の面積の約５０％以上を露出することが好ましく、より好ましくは８０％以上、特に好ましくは９０％以上となる。
更に、図６に示すように、第３ビア１３のそれぞれは、各ビアが到達する第２銅端子４ｄのそれぞれの平面形状に沿って配設され、第３ビア１３のそれぞれの開口寸法は第２銅端子４ｄのそれぞれの平面寸法よりも若干小さくなっている。すなわち、第３ビア１３のそれぞれの開口形状は、各ビアが到達する第２銅端子４ｄの平面形状に相似し、第３ビア１３によって第２銅端子４ｄの大部分が露出することになる。そして、第１ビア１１の場合と同様に、各第３ビア１３は、第２銅端子４ｄの主表面（すなわち、ＩＣ部品４側とは反対側に位置する表面）の面積の約５０％以上を露出することが好ましく、より好ましくは８０％以上、特に好ましくは９０％以上となる。
このように第１ビア１１及び第３ビア１３の形状及び寸法を調整する理由は、第１ビア１１及び第３ビア１３を充填することになる導通ビアの平面状の寸法を、ＩＣ部品４の各銅端子の平面状の寸法と同等程度に確保するためである。なお、当該導通ビアをできる限り大きくする理由については後述するものとする。
各ビアが形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第１銅端子４ｂ及び第２銅端子４ｄには更にソフトエッチング処理を施し、ビア形成によって露出した第１銅端子４ｂ及び第２銅端子４ｄの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な銅の表面が露出することになり、その後のめっき処理において析出する銅との密着性が高まり、結果として電気的な接続信頼性が向上する。
次に、図７に示すように、各ビア内に銅を充填し、銅からなる第１導通ビア（第１銅接続部）１５、第２導通ビア１６、第３導通ビア（第２銅接続部）１７、及び第４導通ビア１８を形成する。より具体的には、先ず支持板１及び挟持板９を除去し、その後に必要に応じて各ビアにデスミアやハーフエッチング処理を施し、続いて化学銅めっきや電気銅めっき等のめっき処理を施すことにより、各ビア内に銅を析出させ、当該銅によって各ビアが充填されたフィルドビアである第１導通ビア１５、第２導通ビア１６、第３導通ビア１７、及び第４導通ビア１８が形成されることになる。ここで、第１導通ビア１５が第１ビア１１を充填して第１銅端子４ｂに到達し、第２導通ビア１６が第２ビア１２を充填して配線パターン７ｂに到達し、第３導通ビア１７が第３ビア１３を充填して第２銅端子４ｄに到達し、第４導通ビア１８が第４ビア１４を充填して配線パターン７ｂに到達している。また、当該銅の析出により、絶縁層５を構成するプリプレグ６側の表面に第１銅配線層２１が形成されるとともに、絶縁層５を構成するプリプレグ８側の表面に第２銅配線層２２が形成される。
また、第１導通ビア１５は第１ビア１１を充填することから、図８に示すように、第１導通ビア１５は第１銅端子４ｂの平面形状に沿って配設され、第１導通ビア１５の平面寸法は第１銅端子４ｂの平面寸法よりも若干小さくなっている。すなわち、第１導通ビア１５の平面寸法は第１銅端子４ｂの平面形状に相似していることになる。これらのことを換言すると、第１銅端子４ｂと第１導通ビア１５との接続面は、第１銅端子４ｂの平面形状に沿って位置することになる。そして、第１ビア１１による第１銅端子４ｂの露出割合を上述したように調整することにより、第１銅端子４ｂに対する第１導通ビア１５の被覆率は、約５０％以上となり、より好ましくは８０％以上、特に好ましくは９０％以上となる。
更に、第３導通ビア１７は第３ビア１３を充填することから、図９に示すように、第３導通ビア１７のそれぞれは、接続する第２銅端子４ｄのそれぞれの平面形状に沿って配設されている。そして、第３導通ビア１７のそれぞれの平面寸法は、接続する第２銅端子４ｄのそれぞれの平面寸法よりも若干小さくなっている。すなわち、第３導通ビア１７のそれぞれの平面寸法は、接続する第２銅端子４ｄのそれぞれの平面形状に相似していることになる。これらのことを換言すると、第２銅端子４ｄと第３導通ビア１７との接続面は、第２銅端子４ｄの平面形状に沿って位置することになる。そして、第３ビア１３による第２銅端子４ｄの露出割合を上述したように調整することにより、第２銅端子４ｄに対する第３導通ビア１７の被覆率は、約５０％以上となり、より好ましくは８０％以上、特に好ましくは９０％以上となる。
このようにＩＣ部品４の各端子に接続される導通ビアの寸法及び形状を調整して大型化することより、ＩＣ部品４にて生じる熱を効率よく放熱することができ、ＩＣ部品４の劣化及び部品内蔵基板自体の信頼性を向上することができる。また、当該放熱性の向上により、ＩＣ部品４のオン抵抗の低下を図ることが可能になる。更に、当該導通ビアの大型化により、より高い電流容量を確保することができ、許容電流値において優位な特性を備える部品内蔵基板を実現することができる。
そして、上述したビアの形成工程及び導通ビアの形成工程を経ることにより、第１銅端子４ｂに電気的に接続する第１銅接続部（第１導通ビア１５）の形成工程（すなわち、第１銅接続部形成工程）、及び第２銅端子４ｄに電気的に接続する第２銅接続部（第３導通ビア１７）の形成工程（すなわち、第２銅接続部形成工程）が完了する。
次に、図１０に示すように、絶縁層５の第１表面５ａに位置する第１銅配線層２１にパターニングを施して第１外層配線パターン２３を形成し（第１外層配線パターン形成工程）、絶縁層５の第２表面５ｂに位置する第２銅配線層２２にパターニングを施して第２外層配線パターン２４を形成する（第２外層配線パターン形成工程）。例えば、公知のフォトリソグラフィ技術を用いて、第１銅配線層２１及び第２銅配線層２２にエッチング処理を施して、第１外層配線パターン２３及び第２外層配線パターン２４を形成する。
以上のような製造工程を経て、図１０に示すような部品内蔵基板３０の形成が完了する。なお、実際の部品内蔵基板３０の製造においては、複数の部品内蔵基板３０が１枚の基板として製造され、複数の部品内蔵基板３０の形成完了後に当該１枚の基板を切断し、最終的に複数の部品内蔵基板３０を同時に製造することになる。
図１０に示すように、本実施例１に係る部品内蔵基板３０は、絶縁樹脂材料を含む絶縁層５、絶縁層５に埋設されたＩＣ部品４、絶縁層５の第１表面５ａに形成された第１外層配線パターン２３、絶縁層５の第２表面５ｂに形成された第２外層配線パターン２４、ＩＣ部品４の第１銅端子４ｂと第１外層配線パターン２３とを電気的に接続する第１導通ビア１５、及びＩＣ部品４の第２銅端子４ｄと第２外層配線パターン２４とを電気的に接続する第３導通ビア１７を有している。特に、第１導通ビア１５及び第３導通ビア１７のいずれもが、接続するＩＣ部品４の銅端子の表面形状に沿って位置するとともに、当該銅端子と同等（若干小さい）の平面寸法を有しているため、ＩＣ部品４にて生じる熱を良好に放熱するとともに、比較的に高い電流容量を確保することができる。
より詳細に、本実施例１に係る部品内蔵基板３０においては、熱伝導性の比較的に低い導電性接着剤又は半田を使用することなく、銅からなる導通ビアを介して熱を放熱できる構造が採用されているため、上記のように放熱性を向上することができる。また、比較的に小さい複数の導通ビアを設けることなく、ＩＣ部品４の各銅端子に対応した比較的に大きな導通ビアを形成するため、更なる放熱性の向上及びより高い電流容量の確保が実現されることになる。
また、本実施例１に係る部品内蔵基板３０においては、第２銅端子４ｄがドレイン端子であり、且つＩＣ部品４の第１表面４ａの全面に形成されており、更には第１導通ビア１５がＩＣ部品４の第１表面４ａと同等の平面寸法を備えている。このような構造により、部品内蔵基板３０における放熱性がより向上されることになり、より高い電流容量の確保を容易に行えることになる。
なお、上記実施例１においては、ソース端子又はゲート端子となる第２銅端子４ｄは、第２表面４ｃに対して比較的に小さい寸法（端子面積）を有していたが、例えば、図１１及び図１２に示すような、異なるＩＣ部品４’に対しても、本発明に係る導通ビアを形成することができる。図１１及び図１２に示されている部品内蔵基板３０’を実施例１に係る変形例として以下に説明する。ここで、図１１は、変形例に係る部品内蔵基板３０’の概略断面図であり、図１２は、変形例に係る部品内蔵基板３０’におけるＩＣ部品４’、各銅端子、及び各導通ビアの位置関係を示す部分拡大平面図である。なお、上記実施例１と同一の構造については、同一の符号を付し、その説明を省略する。
図１１及び図１２に示すように、部品内蔵基板３０’は、絶縁樹脂材料を含む絶縁層５、絶縁層５に埋設されたＩＣ部品４’、絶縁層５の第１表面５ａに形成された第１外層配線パターン２３、絶縁層５の第２表面５ｂに形成された第２外層配線パターン２４、ＩＣ部品４’の第１銅端子４ｂ’と第１外層配線パターン２３とを電気的に接続する第１導通ビア１５’、及びＩＣ部品４’の第２銅端子４ｄ’と第２外層配線パターン２４とを電気的に接続する第３導通ビア１７’を有している。本変形例においては、２つの第１銅端子４ｂ’の一方がソース端子として機能し、他方がゲート端子として機能し、第２銅端子４ｄ’がドレイン端子として機能する。すなわち、本変形例においては、上記実施例１と比較して、ＩＣ部品４’の向きが逆になりつつ、第１銅端子４ｂ’及び第２銅端子４ｄ’の数量及び形状が異なっている。
本変形例の場合であっても、図１２に示すように、第１導通ビア１５’のそれぞれが、接続するＩＣ部品４’の第１銅端子４ｂ’（ソース端子又はドレイン端子）の表面形状に沿って位置するとともに、第１銅端子４ｂ’のそれぞれと同等（若干小さい）の平面寸法を有している。また、図示しないものの、上記実施例の第１導通ビア１５と同様に、第３導通ビア１７’は、接続するＩＣ部品４’の第２銅端子４ｄ’（ゲート端子）の表面形状に沿って位置するとともに、第２銅端子４ｄ’のそれぞれと同等（若干小さい）の平面寸法を有している。従って、本変形例においても、ＩＣ部品４’にて生じる熱を良好に放熱するとともに、比較的に高い電流容量を確保することができる。
なお、上述した実施例１及び変形例においては、ＩＣ部品４の１つの銅端子に対して単一の銅接続部が接続されていたが、上述した銅接続部の被覆率を満たすことができれば、１つの銅端子に対して複数の銅接続部を接続してもよい。すなわち、複数の銅接続部材から銅接続部形成してもよい。また、部品内蔵基板３０に埋め込まれるＩＣ部品４の数量は１つに限定されることなく、複数であってもよい。
＜実施例２＞
以下において、実施例１とは異なる製造方法にて本発明に係る部品内蔵基板を製造すること、及び製造される部品内蔵基板について、図１３乃至図１８を参照しつつ実施例２として説明する。ここで、図１３乃至図１８は、本実施例２に係る部品内蔵基板の製造方法の各製造工程における概略断面図である。
先ず、絶縁性の接着シートである支持部材１０３を準備するとともに、内蔵される電子・電気部品であるＩＣ部品１０４も準備する（準備工程）。支持部材１０３は、一般的な接着シートであり、後述する工程においてＩＣ部品１０４、銅、絶縁樹脂材料から容易に剥離することができるものを使用する。
更に、ＩＣ部品１０４は、その第１表面１０４ａ側に銅からなる１つの第１銅端子１０４ｂが配設され、その第２表面１０４ｃ側に銅からなる２つの第２銅端子１０４ｄが配設され、また、本実施例２においても、第１銅端子１０４ｂがＩＣ部品１０４のドレイン端子として機能し、ＩＣ部品１０４の第１表面１０４ａの全面に配設されている。一方、第２銅端子１０４ｄの一方がソース端子として機能し、他方がゲート端子して機能し、各端子がＩＣ部品１０４の第２表面１０４ｃに対して部分的に配設されている（すなわち、第２表面１０４ｃは部分的に露出している）。
次に、図１３に示すように、ＩＣ部品１０４及び所望の貫通孔１０５、１０６が形成された第１銅箔１０７を支持部材１０３上に搭載する搭載工程が行われる。より具体的には、吸引ノズルを備える表面実装機（チップマウンタ）を用い、支持部材１０３に、ＩＣ部品１０４の第１表面１０４ａ側に配設された第１銅端子１０４ｂが接触するように固着し、その後に第１銅箔１０７の貫通孔１０６にＩＣ部品１０４が挿入されるように、第１銅箔１０７を支持部材１０３に貼り付ける。なお、先に第１銅箔１０７を支持部材１０３に固着した後に、ＩＣ部品１０４を貫通孔１０６に挿入しつつ支持部材１０３に固着してもよい。
次に、図１４に示すように、ＩＣ部品１０４が配設されている貫通孔１０６のみに絶縁樹脂材料を充填して硬化し、樹脂体１０８を形成する。これにより、樹脂体１０８内にＩＣ部品１０４が埋設される。その後、図１５に示すように、支持部材１０３を剥離し、支持部材１０３が配設された一端とは反対側（すなわち、第２表面１０４ｃ側）に、プリプレグ１０９及び第２銅箔１１０をレイアップし、これを真空下で加熱しながらプレスする。このプレスは、例えば真空加圧式のプレス機を用いて行われる。これにより、樹脂体１０８及びプリプレグ１０９からなる絶縁層１１１が形成され、ＩＣ部品１０４を埋設する絶縁層１１１の形成工程（絶縁層形成工程）が完了する。
次に、図１６に示すように、第２銅箔１１０、プリプレグ１０９、及び樹脂体１０８を貫通してＩＣ部品１０４の第２銅端子１０４ｄに到達する第１ビア１１２、並びに第２銅箔１１０及びプリプレグ１０９貫通して第１銅箔１０７に到達する第２ビア１１３を形成する。各ビアの形成方法としては、例えばＣＯ２レーザをビア形成箇所に照射することにより、ＣＯ２レーザの照射部分の部材が除去され、所望の形状のビアが形成されてもよい。なお、ＣＯ２レーザに限られることがなく、例えば、ＵＶ−ＹＡＧやエキシマ等の高周波レーザを用いてもよい。また、プラズマエッチング又はケミカルエッチングによって各ビアを形成してもよい。
ここで、第１ビア１１２のそれぞれは、実施例１の第３ビア１３と同様に、各ビアが到達する第２銅端子１０４ｄのそれぞれの平面形状に沿って配設され、第１ビア１１２のそれぞれの開口寸法は第２銅端子１０４ｄのそれぞれの平面寸法よりも若干小さくなっている。すなわち、第１ビア１１２のそれぞれの開口形状は、各ビアが到達する第２銅端子１０４ｄの平面形状に相似し、第１ビア１１２によって第２銅端子１０４ｄの大部分が露出することになる。そして、実施例１の第３ビア１３と同様に、各第１ビア１１２は、第２銅端子１０４ｄの主表面（すなわち、ＩＣ部品１０４側とは反対側に位置する表面）の面積の約５０％以上を露出することが好ましく、より好ましくは８０％以上、特に好ましくは９０％以上となる。
このように第１ビア１１２の形状及び寸法を調整する理由は、実施例１と同様に、第１ビア１１２を充填することになる導通ビアの平面状の寸法を、ＩＣ部品１０４の第２銅端子１０４ｄの平面状の寸法と同等程度に確保するためである。
各ビアが形成された後、デスミア処理を施し、ビア形成の際に残留している樹脂を除去することが好ましい。また、第２銅端子１０４ｄには更にソフトエッチング処理を施し、ビア形成によって露出した第２銅端子１０４ｄの露出面の酸化物や有機物を除去することが好ましい。これにより、新鮮な銅の表面が露出することになり、その後のめっき処理において析出する銅との密着性が高まり、結果として電気的な接続信頼性が向上する。
次に、図１７に示すように、化学銅めっきや電気銅めっき等のめっき処理を施し、第１ビア１１２を充填する第１導通ビア１１４、第２ビア１１３を充填する第２導通ビア１１５、絶縁層１１１の第１表面１１１ａ側に位置するとともに第１銅端子１０４ｂ及び第１銅箔１０７に電気的に接続した第１銅配線層１１６、及び第２銅箔１１０を被覆する第２銅配線層１１７を形成する。ここで、第１銅配線層１１６は、第１銅端子１０４ｂの表面を全体的に覆う部分が、第１銅端子１０４ｂ以外の領域を被覆する部分と第１銅端子１０４ｂとを電気的に接続する第１銅接続部１１６ａとして機能する。そして、第１銅接続部１１６ａは、第１銅端子１０４ｂの表面を全体的に覆うため、第１銅端子１０４ｂの平面形状に沿って配設されていることになる。
また、実施例１と同様に、第１導通ビア１１４は第１ビア１１２を充填することから、第１導通ビア１１４は第２銅端子１０４ｄの平面形状に沿って配設され、第１導通ビア１１４の平面寸法は第２銅端子１０４ｄの平面寸法よりも若干小さくなっている。すなわち、第１導通ビア１１４の平面寸法は第２銅端子１０４ｄの平面形状に相似していることになる。これらのことを換言すると、第２銅端子１０４ｄと第１導通ビア１１４との接続面は、第２銅端子１０４ｄの平面形状に沿って位置することになる。そして、第１ビア１１２による第２銅端子１０４ｄの露出割合を上述したように調整することにより、第２銅端子１０４ｄに対する第１導通ビア１１４の被覆率は、約５０％以上となり、より好ましくは８０％以上、特に好ましくは９０％以上となる。
このようにＩＣ部品１０４の第２銅端子１０４ｄに接続される第１導通ビア１１４の寸法及び形状を調整して大型化するとともに、第１銅端子１０４ｂに接続される第１銅接続部１１６ａを第１銅端子１０４ｂと同一の平面寸法とすることにより、ＩＣ部品１０４にて生じる熱を効率よく放熱することができ、ＩＣ部品１０４の劣化及び部品内蔵基板自体の信頼性を向上することができる。また、当該放熱性の向上により、ＩＣ部品１０４のオン抵抗の低下を図ることが可能になる。更に、当該第１導通ビア１１４及び第１銅接続部１１６ａの大型化により、より高い電流容量を確保することができ、許容電流値において優位な特性を備える部品内蔵基板を実現することができる。
そして、上述したビアの形成工程、並びに銅配線層及び導通ビアの形成工程を経ることにより、第１銅端子１０４ｂに電気的に接続する第１銅接続部１１６ａの形成工程（すなわち、第１銅接続部形成工程）、及び第２銅端子１０４ｄに電気的に接続する第２銅接続部（第１導通ビア１１４）の形成工程（すなわち、第２銅接続部形成工程）が完了する。
次に、図１８に示すように、絶縁層１１１の第１表面１１１ａ側に位置する第１銅配線層１１６にパターニングを施して第１外層配線パターン１２３を形成し（第１外層配線パターン形成工程）、絶縁層１１１の第２表面１１１ｂに位置する第２銅配線層１１７及び第２銅箔１１０にパターニングを施して第２外層配線パターン１２４を形成する（第２外層配線パターン形成工程）。例えば、公知のフォトリソグラフィ技術を用いて、第１銅配線層１１６、第２銅配線層１１７、及び第２銅箔１１０にエッチング処理を施して、第１外層配線パターン１２３及び第２外層配線パターン１２４を形成する。
以上のような製造工程を経て、図１８に示すような部品内蔵基板１３０の形成が完了する。なお、実際の部品内蔵基板１３０の製造においても、実施例１と同様に、複数の部品内蔵基板１３０が１枚の基板として製造され、複数の部品内蔵基板１３０の形成完了後に当該１枚の基板を切断し、最終的に複数の部品内蔵基板１３０を同時に製造することになる。
実施例２に係る部品内蔵基板１３０においては、ＩＣ部品１０４の第２銅端子１０４ｄに接続される第１導通ビア１１４の寸法及び形状を調整して大型化され、且つ第１銅端子１０４ｂに接続される第１銅接続部１１６ａを第１銅端子１０４ｂと同一の平面寸法に調整されているため、ＩＣ部品１０４にて生じる熱を効率よく放熱することができ、ＩＣ部品１０４の劣化及び部品内蔵基板自体の信頼性をより一層向上することができる。また、当該放熱性の向上により、ＩＣ部品１０４のオン抵抗の低下を図ることが可能になる。更に、当該第１導通ビア１１４及び第１銅接続部１１６ａの大型化により、より高い電流容量を確保することができ、許容電流値において優位な特性を備える部品内蔵基板を実現することができる。
＜本発明の実施態様＞
本発明の第１実施態様に係る部品内蔵基板は、絶縁樹脂材料を含む絶縁層と、第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるとともに、前記絶縁層に埋設されたＩＣ部品と、前記絶縁層の第１表面に形成された第１外層配線パターンと、前記絶縁層の第１表面とは反対側の第２表面に形成された第２外層配線パターンと、前記第１銅端子と前記第１外層配線パターンとを電気的に接続する第１銅接続部と、前記第２銅端子と前記第２外層配線パターンとを電気的に接続する第２銅接続部と、を有し、前記第１銅端子と前記第１銅接続部と接続面は前記第１銅端子の表面形状に沿って位置し、前記第２銅端子と前記第２銅接続部と接続面は前記第２銅端子の表面形状に沿って位置していることである。
第１実施態様に係る部品内蔵基板においては、第１銅接続部及び第２銅接続部のいずれもが、接続するＩＣ部品の銅端子の表面形状に沿って位置しているため、ＩＣ部品にて生じる熱を良好に放熱するとともに、比較的に高い電流容量を確保することができる。これは、当該部品内蔵基板において、熱伝導性の比較的に低い導電性接着剤又は半田を使用することなく、銅からなる接続部を介して熱を放熱できる構造が採用されているため、放熱性の向上が実現されている。また、比較的に小さい複数の接続部（導通ビア）を設けることなく、ＩＣ部品の各銅端子に対応した比較的に大きな第１銅接続部及び第２銅接続部が形成されるため、更なる放熱性の向上及びより高い電流容量の確保が実現されることになる。
本発明の第２実施態様に係る部品内蔵基板は、上述した第１実施態様において、前記第１銅端子に対する前記第１銅接続部の被覆率、及び前記第２銅端子に対する前記第２銅接続部の被覆率が５０％以上である。これにより、比較的に小さい複数の接続部（導通ビア）を設けることなく、ＩＣ部品の各銅端子に対応した比較的に大きな第１銅接続部及び第２銅接続部による電気的接続を確保することができるため、更なる放熱性の向上及びより高い電流容量の確保が実現されることになる。
本発明の第３実施態様に係る部品内蔵基板は、上述した第１又は第２実施態様において、前記第１銅端子又は前記第２銅端子のいずれか一方が前記ＩＣ部品の表面全体に形成されているドレイン端子である。これにより、部品内蔵基板における放熱性がより向上されることになり、より高い電流容量の確保を容易に行えることになる。
本発明の第４実施態様に係る部品内蔵基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記第１銅接続部及び第２銅接続部が単一の接続部材から構成されていることである。これにより、部品内蔵基板における放熱性がより一層向上されることになり、より高い電流容量の確保を容易に行えることになる。
本発明の第５実施態様に係る部品内蔵基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記第１銅接続部及び第２銅接続部が複数の接続部材から構成されていることである。これにより、部品内蔵基板における放熱性が向上されつつより高い電流容量の確保を容易に行えることになり、更には様々なＩＣ部品の銅端子に対応させて前記第１銅接続部及び第２銅接続部を配置することが可能になる。
本発明の第６実施態様に係る部品内蔵基板の製造方法は、第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、第１銅端子を支持部材に接触させ、前記ＩＣ部品を前記支持部材上に搭載する搭載工程と、前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する絶縁層を形成する絶縁層形成工程と、前記第１銅端子に電気的に接続する第１銅接続部を形成する第１銅接続部形成工程と、前記第２銅端子に電気的に接続する第２銅接続部を形成する第２銅接続部形成工程と、前記第１銅接続部に電気的に接続する第１外層配線パターンを前記絶縁層の第１表面上に形成する第１外層配線パターン形成工程と、前記第２銅接続部に電気的に接続する第２外層配線パターンを前記絶縁層の第２表面上に形成する第２外層配線パターン形成工程と、を有し、前記第１銅接続部形成工程においては、前記第１銅端子と前記第１銅接続部と接続面を前記第１銅端子の表面形状に沿って位置し、前記第２銅接続部形成工程においては、前記第２銅端子と前記第２銅接続部と接続面を前記第２銅端子の表面形状に沿って位置することである。
第６実施態様においも、第１実施態様と同様に、第１銅接続部及び第２銅接続部のいずれもが、接続するＩＣ部品の銅端子の表面形状に沿って位置しているため、ＩＣ部品にて生じる熱を良好に放熱するとともに、比較的に高い電流容量を確保することができる部品内蔵基板を製造することができる。これは、熱伝導性の比較的に低い導電性接着剤又は半田を使用することないため、銅からなる接続部を介して熱を効率よく放熱することができるためである。
本発明の第７実施態様に係る部品内蔵基板の製造方法は、上述した第６実施態様において、前記第１銅接続部形成工程及び前記第２銅接続部形成工程では前記第１銅端子に対する前記第１銅接続部の被覆率、及び前記第２銅端子に対する前記第２銅接続部の被覆率を、５０％以上とすることである。これにより、比較的に小さい複数の接続部（導通ビア）を設けることなく、ＩＣ部品の各銅端子に対応した比較的に大きな第１銅接続部及び第２銅接続部による電気的接続を確保することができるため、更なる放熱性の向上及びより高い電流容量の確保が実現されることになる。
本発明の第８実施態様に係る部品内蔵基板の製造方法は、上述した第６又は第７実施態様において、前記第１銅接続部形成工程及び前記第２銅接続部形成工程では単一の接続部材から前記第１銅接続部及び第２銅接続部を形成することである。これにより、部品内蔵基板における放熱性がより一層向上されることになり、より高い電流容量の確保を容易に行えることになる。
本発明の第９実施態様に係る部品内蔵基板の製造方法は、上述した第６又は第７実施態様において、前記第１銅接続部形成工程及び前記第２銅接続部形成工程では複数の接続部材から前記第１銅接続部及び第２銅接続部を形成することである。これにより、部品内蔵基板における放熱性が向上されつつより高い電流容量の確保を容易に行えることになり、更には様々なＩＣ部品の銅端子に対応させて前記第１銅接続部及び第２銅接続部を配置することが可能になる。
１ 支持板
２ 接着剤
３ 支持部材
４ ＩＣ部品
４ａ 第１表面
４ｂ 第１銅端子
４ｃ 第２表面
４ｄ 第２銅端子
５ 絶縁層
５ａ 第１表面
５ｂ 第２表面
６ プリプレグ
７ 配線パターン付樹脂体
７ａ 樹脂基体
７ｂ 配線パターン
７ｃ 貫通孔
７ｄ 側面
８ プリプレグ
９ 挟持板（支持板）
１１ 第１ビア
１２ 第２ビア
１３ 第３ビア
１４ 第４ビア
１５ 第１導通ビア（第１銅接続部）
１６ 第２導通ビア
１７ 第３導通ビア（第２銅接続部）
１８ 第４導通ビア
２１ 第１銅配線層
２２ 第２銅配線層
２３ 第１外層配線パターン
２４ 第２外層配線パターン
３０ 部品内蔵基板

Claims (7)

  1. 絶縁樹脂材料を含む絶縁層と、
    第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるとともに、前記絶縁層に埋設されたＩＣ部品と、
    前記絶縁層の第１表面に形成された第１外層配線パターンと、
    前記絶縁層の第１表面とは反対側の第２表面に形成された第２外層配線パターンと、
    平面形状が前記第１銅端子に相似し、前記第１銅端子と前記第１外層配線パターンとを電気的に接続する第１銅接続部と、
    平面形状が前記第２銅端子に相似し、前記第２銅端子と前記第２外層配線パターンとを電気的に接続する第２銅接続部と、を有し、
    前記第１銅端子と前記第１銅接続部と接続面は前記第１銅端子の表面形状に沿って位置し、前記第２銅端子と前記第２銅接続部と接続面は前記第２銅端子の表面形状に沿って位置し、
    前記第１銅端子に対する前記第１銅接続部の被覆率、及び前記第２銅端子に対する前記第２銅接続部の被覆率は、５０％以上である、部品内蔵基板。
  2. 前記第１銅端子又は前記第２銅端子のいずれか一方は、前記ＩＣ部品の表面全体に形成されているドレイン端子である請求項１に記載の部品内蔵基板。
  3. 前記第１銅接続部及び第２銅接続部は、単一の接続部材から構成されている請求項１又は２に記載の部品内蔵基板。
  4. 前記第１銅接続部及び第２銅接続部は、複数の接続部材から構成されている請求項１又は２に記載の部品内蔵基板。
  5. 第１表面に第１銅端子、及び前記第１表面とは反対側の第２表面に第２銅端子を備えるＩＣ部品を内蔵する部品内蔵基板の製造方法であって、
    第１銅端子を支持部材に接触させ、前記ＩＣ部品を前記支持部材上に搭載する搭載工程と、
    前記ＩＣ部品を覆うように絶縁樹脂材料を積層し、前記ＩＣ部品を埋設する絶縁層を形成する絶縁層形成工程と、
    平面形状が前記第１銅端子に相似し、前記第１銅端子に電気的に接続する第１銅接続部を形成する第１銅接続部形成工程と、
    平面形状が前記第２銅端子に相似し、前記第２銅端子に電気的に接続する第２銅接続部を形成する第２銅接続部形成工程と、
    前記第１銅接続部に電気的に接続する第１外層配線パターンを前記絶縁層の第１表面上に形成する第１外層配線パターン形成工程と、
    前記第２銅接続部に電気的に接続する第２外層配線パターンを前記絶縁層の第２表面上に形成する第２外層配線パターン形成工程と、を有し、
    前記第１銅接続部形成工程においては、前記第１銅端子と前記第１銅接続部と接続面を前記第１銅端子の表面形状に沿って位置し、
    前記第２銅接続部形成工程においては、前記第２銅端子と前記第２銅接続部と接続面を前記第２銅端子の表面形状に沿って位置し、
    前記第１銅接続部形成工程及び前記第２銅接続部形成工程においては、前記第１銅端子に対する前記第１銅接続部の被覆率、及び前記第２銅端子に対する前記第２銅接続部の被覆率を、５０％以上とする、部品内蔵基板の製造方法。
  6. 前記第１銅接続部形成工程及び前記第２銅接続部形成工程においては、単一の接続部材から前記第１銅接続部及び第２銅接続部を形成する請求項５に記載の部品内蔵基板の製造方法。
  7. 前記第１銅接続部形成工程及び前記第２銅接続部形成工程においては、複数の接続部材から前記第１銅接続部及び第２銅接続部を形成する請求項５に記載の部品内蔵基板の製造方法。
JP2017561097A 2016-01-12 2016-01-12 部品内蔵基板及び部品内蔵基板の製造方法 Active JP6839099B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/050745 WO2017122284A1 (ja) 2016-01-12 2016-01-12 部品内蔵基板及び部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017122284A1 JPWO2017122284A1 (ja) 2018-11-01
JP6839099B2 true JP6839099B2 (ja) 2021-03-03

Family

ID=59311209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561097A Active JP6839099B2 (ja) 2016-01-12 2016-01-12 部品内蔵基板及び部品内蔵基板の製造方法

Country Status (5)

Country Link
JP (1) JP6839099B2 (ja)
KR (1) KR20180103859A (ja)
CN (1) CN108464061A (ja)
TW (1) TW201725946A (ja)
WO (1) WO2017122284A1 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014162478A1 (ja) * 2013-04-01 2017-02-16 株式会社メイコー 部品内蔵基板及びその製造方法
JP2015015349A (ja) * 2013-07-04 2015-01-22 株式会社ジェイテクト 半導体装置

Also Published As

Publication number Publication date
KR20180103859A (ko) 2018-09-19
TW201725946A (zh) 2017-07-16
WO2017122284A1 (ja) 2017-07-20
JPWO2017122284A1 (ja) 2018-11-01
CN108464061A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US9257217B2 (en) Inductor element, method for manufacturing inductor element, and wiring board
CN106332474B (zh) 刚性柔性基板及其制造方法
KR101985020B1 (ko) 배선기판의 제조방법
US20060060960A1 (en) Printed circuit board having chip package mounted theron and method of fabricating same
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2012142559A (ja) 多層配線基板及びその製造方法
KR20060048079A (ko) 회로 장치 및 그의 제조 방법
US20100212946A1 (en) Wiring board and method for manufacturing the same
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP6235575B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
US10510638B2 (en) Electronic component-embedded board
JPWO2020250405A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
US7755909B2 (en) Slim design main board
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
TWI599283B (zh) 印刷電路板及其製作方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
WO2014188493A1 (ja) 部品内蔵基板及びその製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP4977169B2 (ja) 半導体装置およびその製造方法
JP4341484B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200311

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200406

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200902

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20201007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201223

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210127

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210212

R150 Certificate of patent or registration of utility model

Ref document number: 6839099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250