JP7161629B1 - 部品内蔵基板、及びその製造方法 - Google Patents

部品内蔵基板、及びその製造方法 Download PDF

Info

Publication number
JP7161629B1
JP7161629B1 JP2021555840A JP2021555840A JP7161629B1 JP 7161629 B1 JP7161629 B1 JP 7161629B1 JP 2021555840 A JP2021555840 A JP 2021555840A JP 2021555840 A JP2021555840 A JP 2021555840A JP 7161629 B1 JP7161629 B1 JP 7161629B1
Authority
JP
Japan
Prior art keywords
wiring layer
electronic component
component
insulating layer
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021555840A
Other languages
English (en)
Other versions
JPWO2022185522A1 (ja
Inventor
徹 松本
正勝 石原
一寛 紅谷
健太朗 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2022185522A1 publication Critical patent/JPWO2022185522A1/ja
Application granted granted Critical
Publication of JP7161629B1 publication Critical patent/JP7161629B1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一方の面に第１接続端子(2a)を備え、他方の面に第２接続端子(2b)を備える電子部品(2)を内蔵する部品内蔵基板(1)は、導電性及び伝熱性を有し一方の面に第１接続端子(2a)が接続され、沿面方向の寸法が電子部品(2)よりも大きい金属ブロック(3)と、電子部品(2)に並設され、第１絶縁層(R1)及び第１配線層(W1)を含み、第１配線層(W1)が第１導通ビア(V1)を介して金属ブロック(3)の一方の面に接続される中間接続部(4)と、金属ブロック(3)を収容する第２絶縁層(R2)と、電子部品(2)を埋設するように第２絶縁層(R2)に積層され、第２配線層(W2)が積層された第３絶縁層(R3)と、を備え、第２配線層(W2)は、第２導通ビア(V2)を介して第１配線層(W1)に接続され、第３導通ビア(V3)を介して電子部品(2)の第２接続端子(2b)に接続される。

Description

本発明は、部品内蔵基板、及びその製造方法に関する。
発熱部品が表面実装されるプリント配線板において、例えば基板を貫通するように設けられた伝熱部材を挟むように、基板の両面に当該発熱部品とヒートシンクとをそれぞれ設ける構成が知られている。このような構成によれば、基板の一方の面に実装された発熱部品が発する熱は、伝熱部材を介して基板の他方の面に配置されたヒートシンクに伝えられて放熱することができる。このとき、発熱部品とヒートシンクとの間で放熱経路を形成する伝熱部材は、例えば銅の塊からなる金属片として形成されることにより、複数のサーマルビアが形成される場合と比較して放熱経路の断面積を確保しやすく、発熱部品の発熱量が比較的大きい場合にも効率的に放熱することができる。
ここで、上記のような発熱部品のうち、インバータやコンバータなどの電子部品は、近年のスイッチング速度の向上と共に、小型化のニーズが高まっている。このため、当該電子部品に用いられるパワー素子をプリント配線基板に内蔵することができれば、従来の部品内蔵基板と同様に、実装面積を節約して基板を小型化することができる他、配線長を短縮することにより配線抵抗やリアクタンス成分の影響を軽減して電気性能を向上させることができる。
一方で、従来の部品内蔵基板においては、電子部品の一方の面に設けられた電極端子と基板に形成された導電パターンとが導通ビアにより接続されるのが一般的であり、電極端子が両面に形成された電子部品を基板に内蔵する場合には、電子部品の両面に信号送受用の導通ビアを形成しなければならず、伝熱部材を使用して効率的に放熱する放熱機構を導入することができなかった。
そこで、特許文献１に開示された従来技術では、内蔵される電子部品の底面全体に接する伝熱部材を、基板裏面の導電層まで延在するように部品内蔵基板に埋設するよう構成されている。このため、当該従来技術は、電子部品の底面に設けられた電極端子と基板裏面の導電層とを伝熱部材を介して導通することができると共に、電子部品の底面全体から伝熱部材を介して基板裏面の導電層へ効率的な放熱経路を確保することができる。従って、当該従来技術によれば、両面に電極端子が形成された電子部品を内蔵する場合であっても、放熱特性を向上させることができる。
特許第６７１６０４５号公報
しかしながら、上記の従来技術では、内蔵される電子部品の底面の電極端子を基板表面の導電層に導通させる場合には、基板裏面の導電層から基板表面の導電層へ導通するスルーホールを形成しなければならず、当該スルーホールの専有領域及び配線長の増大により基板の小型化及び低ノイズ化が妨げられる虞が生じる。
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、効率的に放熱可能な基板に内蔵される電子部品が両面に電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を一方の導電層に導通させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することにある。
上記した目的を達成するため、本発明の部品内蔵基板は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、前記金属ブロックを収容する第２絶縁層と、前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続される第２端子導通部とを含む。
また、本発明の部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、前記金属ブロックを第２絶縁層に収容する収容工程と、前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続される第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む。
更に、本発明の部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続される第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続される第２端子導通部と、を前記第２配線層に形成するビア接続工程と、を含む。
本発明によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を一方の導電層に導通させることができる部品内蔵基板、及び部品内蔵基板の製造方法を提供することができる。
第１実施形態に係る部品内蔵基板を表す断面図である。 第１実施形態に係るブロック準備工程及び中間接続工程を表す断面図である。 第１実施形態に係る収容工程を表す断面図である。 第１実施形態に係るビルドアップ工程を表す断面図である。 第１実施形態に係るビア接続工程を表す断面図である。 比較例に係る部品内蔵基板を表す断面図である。 第１変形例に係る中間接続部の形態を表す断面図である。 第２変形例に係る中間接続部の形態を表す断面図である。 第３変形例に係る中間接続部の形態を表す断面図である。 第２実施形態に係るブロック準備工程及び埋設工程を表す断面図である。 第２実施形態に係る中間接続工程を表す断面図である。 第２実施形態に係る部品収容工程を表す断面図である。 第２実施形態に係るビルドアップ工程を表す断面図である。 第２実施形態に係るビア接続工程を表す断面図である。 第２実施形態に係る部品内蔵基板を表す断面図である。
以下、図面を参照し、本発明の実施の形態について詳細に説明する。尚、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
＜第１実施形態＞
図１は、第１実施形態に係る部品内蔵基板１を表す断面図である。部品内蔵基板１は、電子部品２、金属ブロック３、及び中間接続部４が複数の絶縁層及び配線層からなる多層基板に内蔵されて構成されると共に、必要に応じてヒートシンク５を備える。部品内蔵基板１は、例えば、携帯電話、ノートパソコン、デジタルカメラ等の電子機器や、各種の車載機器における制御装置など、様々な用途に利用することができる。
以下において、図２乃至５を参照しつつ本発明の第１実施形態に係る部品内蔵基板１の製造方法について詳細に説明する。第１実施形態に係る部品内蔵基板１の製造方法は、ブロック準備工程、中間接続工程、収容工程、ビルドアップ工程、及びビア接続工程を含む。
図２は、第１実施形態に係るブロック準備工程及び中間接続工程を表す断面図である。ここで、部品内蔵基板１に内蔵される電子部品２は、一方の面に第１接続端子２ａを備え、他方の面に第２接続端子２ｂを備える。本実施形態における電子部品２は、例えばインバータやコンバータ等に使用される所謂パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、第１接続端子２ａがドレインとして、２つの第２接続端子２ｂがそれぞれゲート及びソースとして設けられている。
第１実施形態に係る部品内蔵基板１の製造においては、まず、導電性及び伝熱性を有する金属ブロック３が用意される（ブロック準備工程）。金属ブロック３は、本実施形態においては、直方体形状の銅からなる塊であり、基板に内蔵された場合の電子部品２よりも沿面方向の寸法が大きくなるよう設定される。
また、準備された金属ブロック３の一方の面に対し、沿面方向で並設して電子部品２と共に中間接続部４が接続される（中間接続工程）。より具体的には、金属ブロック３の上面に第１絶縁層Ｒ１及び第１配線層Ｗ１が積層され、レーザにより電子部品２を収容するためのザグリ部Ｃｂが形成されると共に、第１絶縁層Ｒ１を貫通する第１導通ビアＶ１で第１配線層Ｗ１と金属ブロック３とを接続することで中間接続部４が形成される。また、電子部品２は、金属ブロック３に第１接続端子２ａを接続するようにザグリ部Ｃｂに収容される。ここで、電子部品２の第１接続端子２ａは、導電性及び伝熱性に優れた高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介して金属ブロック３に接続される。
尚、本実施形態においては電子部品２を挟むように沿面方向両側に中間接続部４が設けられているが、いずれか一方であってもよく、その場合には金属ブロック３の沿面方向の寸法を縮小してもよい。
また、第１配線層Ｗ１は、第１絶縁層Ｒ１に比して、沿面方向における電子部品２との間隔が図中に示す隙間Ｇだけ広くなるようにパターニング領域が設定される。これにより、第１配線層Ｗ１は、電子部品２が比較的大きな電流を扱う場合であっても、第２接続端子２ｂとの短絡を防止することができる。
図３は、第１実施形態に係る収容工程を表す断面図である。中間接続工程において電子部品２及び中間接続部４が接続された金属ブロック３は、金属ブロック３よりも厚い第２絶縁層に収容される（収容工程）。第２絶縁層は、ここでは部品内蔵基板１の外層パターンとなる外層配線層Ｗｏと内層パターンとなる内層配線層Ｗｉとがそれぞれの面に設けられた両面板として採用される。より具体的には、収容工程においては、パターニング処理された公知の銅張積層板(ＣＣＬ：Copper Clad Laminate)に電子部品２を収容するための収容部Ｃｓが形成され、仮固定テープ６において収容部Ｃｓに電子部品２が収容される。
図４は、第１実施形態に係るビルドアップ工程を表す断面図である。収容工程において金属ブロック３を収容した第２絶縁層Ｒ２は、金属ブロック３に接続された電子部品２を埋設するように第３絶縁層Ｒ３及び第２配線層Ｗ２が積層される（ビルドアップ工程）。当該工程においては、例えば電子部品２、中間接続部４、及び銅張積層板に跨るようにプリプレグが配置されると共に銅箔を積層して加熱・押圧することによりビルドアップ層が形成される。
ここで、電子部品２と中間接続部４との隙間、及び収容部Ｃｓの壁面と金属ブロック３との隙間は、いずれもビルドアップ工程における過程で流動するプリプレグが流入することにより隙間なく充填される。そのため、これらの隙間は、ボイドとして残ることが無いよう可能な限り狭く設定されることが好ましい。また、中間接続部４の第１絶縁層Ｒ１は、第２絶縁層Ｒ２及び第３絶縁層Ｒ３と同一の樹脂材料で形成されることにより周囲と一体化する。
図５は、第１実施形態に係るビア接続工程を表す断面図である。ビルドアップ工程で形成された第２配線層Ｗ２は、パターニング加工が施され、第２導通ビアＶ２が形成されることにより第１配線層Ｗ１に接続された第１端子導通部Ｐ１と、第３導通ビアＶ３が形成されることにより電子部品２の第２接続端子２ｂに接続された第２端子導通部Ｐ２とが形成される（ビア接続工程）。これにより、電子部品２は、第２接続端子２ｂが第３導通ビアＶ３を介して第２配線層Ｗ２における第１端子導通部Ｐ１に接続されると共に、第１接続端子２ａについても金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２を介して第２配線層Ｗ２における第２端子導通部Ｐ２に導通する導電路が形成される。
ここで、第１導通ビアＶ１と第２導通ビアＶ２とから構成される導電路は、本実施形態においては電子部品２を挟んで沿面方向両側に設けられている。このため、電子部品２の第１接続端子２ａと第２配線層Ｗ２との間に流れる比較的大きい電流を分散させることができるだけでなく、電子部品２から金属ブロック３への伝熱経路も沿面方向両側に拡大させることができる。
そして、仮固定テープ６を外層配線層Ｗｏから剥離し、露出した金属ブロック３に必要に応じてヒートシンク５を設けることにより図１に示す部品内蔵基板１が完成する。
次に、部品内蔵放熱基板に係る従来技術に対して、外層配線層Ｗｏと第２配線層Ｗ２とをスルーホールにより接続する比較例を例示しつつ、本発明に係る部品内蔵基板１の作用効果を説明する。図６は、比較例に係る部品内蔵基板１´を表す断面図である。
比較例に係る部品内蔵基板１´は、内蔵される電子部品２の第１接続端子２ａが金属ブロック３と導通し、第２接続端子２ｂが接続ビアを介して第２配線層Ｗ２と導通する点において、本発明に係る部品内蔵基板１と共通する。一方で、比較例に係る部品内蔵基板１´は、第１接続端子２ａが金属ブロック３を介して外層配線層Ｗｏに導通しているため、外層配線層Ｗｏと第２配線層Ｗ２とを接続するスルーホールＴＨを形成することにより、第１接続端子２ａから第２配線層Ｗ２への導電路を設けている。
しかしながら、比較例に係る部品内蔵基板１´は、スルーホールＴＨを形成するための専有領域を確保する必要があるため小型化が妨げられるほか、当該導電路の配線長が長くなるため低ノイズ化が妨げられる虞が生じる。
これに対し、本発明に係る部品内蔵基板１は、図１に示されるように、沿面方向の寸法が電子部品２よりも大きい金属ブロック３が伝熱部材として電子部品２と共に内蔵され、電子部品２及び第３導通ビアＶ３を介する導電路と、第１導通ビアＶ１及び第２導通ビアＶ２を介する導電路との両方により第２配線層Ｗ２が金属ブロック３の一方の面に接続されている。このため、部品内蔵基板１は、電子部品２から金属ブロック３を介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロック３と接する第１接続端子２ａを金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２からなる導電路を介して省スペース且つ短配線長で第２配線層Ｗ２に導通させることができる。
これにより本発明の第１実施形態に係る部品内蔵基板１によれば、効率的に放熱可能な基板に内蔵される電子部品２が両面に第１接続端子２ａ及び第２接続端子２ｂを備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層Ｗ２に導通させることができる。
また、部品内蔵基板１は、図２に示される中間接続工程において第１配線層Ｗ１と電子部品２の第２接続端子２ｂとの上面の高さを揃えておくことにより、図５に示されるビア接続工程における第１配線層Ｗ１は、第２配線層Ｗ２からの距離が電子部品２の第２接続端子２ｂと同一に設定されることになる。これにより、ビア接続工程において、第２配線層Ｗ２から第１配線層Ｗ１へ形成される第２導通ビアＶ２と、第２配線層Ｗ２から第２接続端子２ｂへ形成される第３導通ビアＶ３とが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
又は、部品内蔵基板１は、図２に示される中間接続工程において電子部品２の第２接続端子２ｂよりも第１配線層Ｗ１の上面を高くすることにより、図４に示されるビルドアップ工程における第１配線層Ｗ１は、第２配線層Ｗ２からの距離が電子部品２の第２接続端子２ｂよりも狭く設定されることになる。これにより、ビルドアップ工程において電子部品２及び第１配線層Ｗ１に第３絶縁層Ｒ３及び第２配線層Ｗ２を積層して加熱・押圧する場合に電子部品２が受ける応力が軽減され、電子部品２が損傷する虞を低減することができる。
更に、部品内蔵基板１は、第２絶縁層Ｒ２又は金属ブロック３の厚みを調整して図３に示される収容工程において内層配線層Ｗｉと第１配線層Ｗ１との上面の高さを揃えておくことにより、図５に示されるビア接続工程における内層配線層Ｗｉは、第２配線層Ｗ２からの距離が第１配線層Ｗ１と同一に設定されることになる。これにより、ビア接続工程において、第２配線層Ｗ２から第１配線層Ｗ１へ形成される第２導通ビアＶ２と、第２配線層Ｗ２から内層配線層Ｗｉへ形成される導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
ここで、上記した中間接続部４は、図２に示される中間接続工程に替えて、幾つかの異なる形態に変更可能である。例えば、図７は、第１変形例に係る中間接続部４の形態を表す断面図である。第１変形例においては、金属ブロック３の上面において、電子部品２の沿面方向片側に第１絶縁層Ｒ１及び第１配線層Ｗ１を積層して２つの第１導通ビアＶ１を並置する中間接続部４が形成されている。このため、電流を分散する２つの第１導通ビアＶ１を形成する際に、第１絶縁層及び第１配線層を分離する工程を省略することができる。
また、図８は、第２変形例に係る中間接続部４の形態を表す断面図である。第２変形例においては、電子部品２の両側に形成される中間接続部４において、第１導通ビアＶ１が第１微小ビアＶ１ａと第２微小ビアＶ１ｂとからなるスタックビアとして形成されている。このため、第１微小ビアＶ１ａ及び第２微小ビアＶ１ｂは、他の導通ビアよりも小さく形成することができるため、沿面方向に対して中間接続部４を省スペース化することができる。また、スタックビアのスタック数により第１導通ビアＶ１の高さの調整を容易に行うことができる。尚、第１導通ビアＶ１は、第１微小ビアＶ１ａと第２微小ビアＶ１ｂとを沿面方向にずらして接続するスタガードビアであってもよい。
また、図９は、第３変形例に係る中間接続部４の形態を表す断面図である。第３変形例においては、中間接続部４は、金属ブロック３との境界において、第１配線層Ｗ１と協働して第１絶縁層Ｒ１を挟む第３配線層Ｗ３が設けられる。このため、中間接続部４は、例えば既製品としての両面板に電子部品２を収容する開口部を設け、高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介して電子部品２と共に金属ブロック３に接続されるため、比較的容易に形成することができる。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態に係る部品内蔵基板１は、上記した第１実施形態の部品内蔵基板１とは製造方法の手順が異なる。以下、第１実施形態と異なる部分について説明することとし、第１実施形態と共通する構成要素については、同じ符号を付して詳細な説明を省略する。
以下において、図１０乃至１４を参照しつつ本発明の第２実施形態に係る部品内蔵基板１の製造方法について詳細に説明する。第２実施形態に係る部品内蔵基板１の製造方法は、ブロック準備工程、埋設工程、中間接続工程、部品収容工程、ビルドアップ工程、及びビア接続工程を含む。
図１０は、第２実施形態に係るブロック準備工程及び埋設工程を表す断面図である。第２実施形態に係る部品内蔵基板１の製造においては、まず、第１実施形態と同様の金属ブロック３を用意すると共に（ブロック準備工程）、金属ブロック３を埋設するように第２絶縁層Ｒ２及び内層配線層Ｗｉを形成する（埋設工程）。
より具体的には、埋設工程においては、仮固定テープ６に対し銅箔からなる外層配線層Ｗｏを配置し、金属ブロック３を載置した上で樹脂材料及び銅箔を積層して加熱・押圧することにより、金属ブロック３を埋設した第２絶縁層Ｒ２及び内層配線層Ｗｉを形成する。
図１１は、第２実施形態に係る中間接続工程を表す断面図である。埋設工程において金属ブロック３に第２絶縁層Ｒ２及び内層配線層Ｗｉが積層されると、内層配線層Ｗｉにパターニング加工が施される。このとき、金属ブロック３に対向する内層配線層Ｗｉの一部がパターニングにより第１配線層Ｗ１として分離される。また、第１配線層Ｗ１と金属ブロック３の一方の面とを接続する第１導通ビアＶ１を設けることにより、中間接続部４が形成される（中間接続工程）。
図１２は、第２実施形態に係る部品収容工程を表す断面図である。中間接続工程において中間接続部４が形成されると、金属ブロック３の一方の面の一部をザグリ加工で露出させ、第１接続端子２ａが金属ブロック３に接するように電子部品２を収容する（部品収容工程）。すなわち、金属ブロック３の直上の絶縁層うち、中間接続部４が設けられていない部分においてレーザによりザグリ部Ｃｂが形成され、電子部品２が導電性及び伝熱性に優れた高温はんだ、導電性接着剤、又はシンタリング剤等の図示しない接着材料を介してザグリ部Ｃｂにおいて金属ブロック３に接続される。
図１３は、第２実施形態に係るビルドアップ工程を表す断面図である。部品収容工程においてザグリ部Ｃｂに電子部品２が収容されると、電子部品２を埋設するように内層配線層Ｗｉに第３絶縁層Ｒ３及び第２配線層Ｗ２が積層される（ビルドアップ工程）。当該工程においては、例えば電子部品２、第１配線層Ｗ１、及び内層配線層Ｗｉに跨るようにプリプレグが配置されると共に銅箔を積層して加熱・押圧することによりビルドアップ層が形成される。
ここで、電子部品２と中間接続部４との隙間は、ビルドアップ工程における過程で流動するプリプレグが流入することにより隙間なく充填される。そのため、これらの隙間は、ボイドとして残ることが無いよう可能な限り狭く設定されることが好ましい。
図１４は、第２実施形態に係るビア接続工程を表す断面図である。ビルドアップ工程で形成された第２配線層Ｗ２は、パターニング加工が施され、第２導通ビアＶ２が形成されることにより第１配線層Ｗ１に接続された第１端子導通部Ｐ１と、第３導通ビアＶ３が形成されることにより電子部品２の第２接続端子２ｂに接続された第２端子導通部Ｐ２とが形成される（ビア接続工程）。これにより、電子部品２は、第２接続端子２ｂが第３導通ビアＶ３を介して第２配線層Ｗ２における第１端子導通部Ｐ１に接続されると共に、第１接続端子２ａについても金属ブロック３、第１導通ビアＶ１、及び第２導通ビアＶ２を介して第２配線層Ｗ２における第２端子導通部Ｐ２に導通する導電路が形成される。
図１５は、第２実施形態に係る部品内蔵基板１を表す断面図である。ビア接続工程において第２配線層の接続が完了すると、外層配線層Ｗｏから仮固定テープ６が剥離され、外層配線層Ｗｏがパターニングされたのち、必要に応じてヒートシンク５を設けることにより図１５に示す部品内蔵基板１が完成する。ここで、パターニングにおいては、外層配線層Ｗｏのうち金属ブロック３に接する部分を除去してもよいが、当該部分が金属ブロック３と同じ材料であれば一つの金属ブロック３として両者を一体化させてもよい。
これにより本発明の第２実施形態に係る部品内蔵基板１の製造方法によれば、上記した第１実施形態と略同一の部品内蔵基板１を構成することができ、効率的に放熱可能な基板に内蔵される電子部品２が両面に第１接続端子２ａ及び第２接続端子２ｂを備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層Ｗ２に導通させることができる。
＜本発明の実施態様＞
本発明の第１実施態様に係る部品内蔵基板は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、前記金属ブロックを収容する第２絶縁層と、前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続された第２端子導通部とを含む。
本発明の第１実施態様に係る部品内蔵基板は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層が金属ブロックの一方の面に接続されている。このため、部品内蔵基板は、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
これにより本発明の第１実施形態に係る部品内蔵基板によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
本発明の第２実施態様に係る部品内蔵基板は、上記した本発明の第１実施態様において、前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広い。
本発明の第２実施態様に係る部品内蔵基板によれば、電子部品と中間接続部との隙間にボイドが形成されないよう当該隙間の間隔を短くしても、第１配線層を電子部品から沿面方向に十分離間して配置することができるため、電子部品の第２接続端子と第１配線層との短絡を防止することができる。
本発明の第３実施態様に係る部品内蔵基板は、上記した本発明の第１又は第２実施態様において、前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる。
本発明の第３実施態様に係る部品内蔵基板によれば、電子部品の第１接続端子と第２配線層との間に流れる比較的大きい電流を２つの導電路に分散させることができるだけでなく、電子部品から金属ブロックへの伝熱経路も沿面方向両側に拡大させることができる。
本発明の第４実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第３実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記電子部品の前記第２接続端子までの距離と同一に設定される。
本発明の第４実施態様に係る部品内蔵基板によれば、第２配線層から第１配線層へ形成される第２導通ビアと、第２配線層から第２接続端子へ形成される第３導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
本発明の第５実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第３実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される。
本発明の第５実施態様に係る部品内蔵基板によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
本発明の第６実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第５実施態様のいずれかにおいて、前記第２絶縁層と前記第３絶縁層との間に内層配線層を備え、前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される。
本発明の第６実施態様に係る部品内蔵基板によれば、第２配線層から第１配線層へ形成される第１導通ビアと、第２配線層から内層配線層へ形成される導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
本発明の第７実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第６実施態様のいずれかにおいて、前記第１導通ビアはスタックビア、又はスタガードビアである。
本発明の第７実施態様に係る部品内蔵基板によれば、第１導通ビアを複数の導通ビアで構成することにより、個々の導通ビアをより小さく形成することができるため、沿面方向に対して中間接続部を省スペース化することができるほか、スタックビア又はスタガードビアの積層数により第１導通ビアの高さの調整を容易に行うことができる。
本発明の第８実施態様に係る部品内蔵基板は、上記した本発明の第１乃至第７実施態様のいずれかにおいて、前記中間接続部には、前記金属ブロックとの境界に第３配線層が設けられる。
本発明の第８実施態様に係る部品内蔵基板によれば、中間接続部は、例えば接着材料を介して電子部品と共に金属ブロックに接続される既製品としての両面板により構成することができるため、比較的容易且つ安価に形成することができる。
本発明の第９実施態様に係る部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、前記金属ブロックを第２絶縁層に収容する収容工程と、前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む。
本発明の第９実施態様に係る部品内蔵基板の製造方法は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層を金属ブロックの一方の面に接続する。このため、部品内蔵基板の製造方法では、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
これにより本発明の第９実施形態に係る部品内蔵基板の製造方法によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
本発明の第１０実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９実施態様において、前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広く設定される。
本発明の第１０実施態様に係る部品内蔵基板の製造方法によれば、電子部品と第１絶縁層との隙間にボイドが形成されないよう当該隙間の間隔を短くしても、第１配線層を電子部品から沿面方向に十分離間して配置することができるため、電子部品の第２接続端子と第１配線層との短絡が防止された部品内蔵基板を製造することができる。
本発明の第１１実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９又は第１０実施態様において、前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる。
本発明の第１１実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第１接続端子と第２配線層との間に流れる比較的大きい電流を２つの導電路に分散させることができるだけでなく、電子部品から金属ブロックへの伝熱経路も沿面方向両側に拡大することができる。
本発明の第１２実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１１実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される。
本発明の第１２実施態様に係る部品内蔵基板の製造方法によれば、第２配線層から第１配線層へ形成される第２導通ビアと、第２配線層から第２接続端子へ形成される第３導通ビアとが同じ長さに揃うため、容易且つ高精度にビアを形成することができ品質向上を図ることができる。
本発明の第１３実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１１実施態様のいずれかにおいて、前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される。
本発明の第１３実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
本発明の第１４実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１３実施態様のいずれかにおいて、前記第２絶縁層と前記第３絶縁層との間に内層配線層が形成され、前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される。
本発明の第１４実施態様に係る部品内蔵基板の製造方法によれば、電子部品の第２接続端子は、第１配線層よりも第２配線層から離間しているため、電子部品及び第１配線層に第３絶縁層及び第２配線層を積層して加熱・押圧する場合に受ける応力が軽減され、電子部品が損傷する虞を低減することができる。
本発明の第１５実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１４実施態様のいずれかにおいて、前記第１導通ビアはスタックビア、又はスタガードビアである。
本発明の第１５実施態様に係る部品内蔵基板の製造方法によれば、第１導通ビアを複数の導通ビアで構成することにより、個々の導通ビアをより小さく形成することができるため、沿面方向に対して中間接続工程を省スペースで行うことができるほか、スタックビア又はスタガードビアの積層数により第１導通ビアの高さの調整を容易に行うことができる。
本発明の第１６実施態様に係る部品内蔵基板の製造方法は、上記した本発明の第９乃至第１５実施態様のいずれかにおいて、前記中間接続工程においては、前記金属ブロックと前記第１絶縁層との境界に第３配線層が設けられる。
本発明の第１６実施態様に係る部品内蔵基板によれば、中間接続工程において、例えば接着材料を介して電子部品と共に金属ブロックに接続される既製品としての両面板により構成することができるため、比較的容易且つ安価に形成することができる。
本発明の第１７実施態様に係る部品内蔵基板の製造方法は、一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
本発明の第１７実施態様に係る部品内蔵基板の製造方法は、沿面方向の寸法が電子部品よりも大きい金属ブロックが伝熱部材として電子部品と共に内蔵され、電子部品及び第３導通ビアを介する導電路と、第１導通ビア及び第２導通ビアを介する導電路との両方により第２配線層を金属ブロックの一方の面に接続する。このため、部品内蔵基板の製造方法では、電子部品から金属ブロックを介した効率的な放熱経路が形成されていると共に、基板内部で金属ブロックと接する第１接続端子を金属ブロック、第１導通ビア、及び第２導通ビアからなる導電路を介して省スペース且つ短配線長で第２配線層に導通させることができる。
これにより本発明の第１７実施形態に係る部品内蔵基板の製造方法によれば、効率的に放熱可能な基板に内蔵される電子部品が両面に第１電極端子及び第２電極端子を備える場合であっても、小型化及び低ノイズ化を図りつつ両方の電極端子を第２導電層に導通させることができる。
１ 部品内蔵基板
２ 電子部品
２ａ 第１接続端子
２ｂ 第２接続端子
３ 金属ブロック
４ 中間接続部
５ ヒートシンク
６ 仮固定テープ
Ｒ１～Ｒ３ 第１絶縁層～第３絶縁層
Ｖ１～Ｖ３ 第１導通ビア～第３導通ビア
Ｗ１～Ｗ２ 第１配線層～第２配線層
Ｐ１ 第１端子導通部
Ｐ２ 第２端子導通部
Ｗｏ 外層配線層
Ｗｉ 内層配線層
Ｇ 隙間
Ｃｂ ザグリ部
Ｃｓ 収容部

Claims (17)

  1. 一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板であって、
    導電性及び伝熱性を有し、一方の面に前記電子部品の前記第１接続端子が接続され、沿面方向の寸法が前記電子部品よりも大きい金属ブロックと、
    前記電子部品に沿面方向で並設され、第１絶縁層及び第１配線層を含み、前記第１配線層が前記第１絶縁層を貫通する第１導通ビアを介して前記金属ブロックの前記一方の面に接続される中間接続部と、
    前記金属ブロックを収容する第２絶縁層と、
    前記電子部品を埋設するように前記第２絶縁層に積層され、第２配線層が積層された第３絶縁層と、を備え、
    前記第２配線層は、前記第３絶縁層を貫通する第２導通ビアを介して前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアを介して前記電子部品の前記第２接続端子に接続された第２端子導通部とを含む、部品内蔵基板。
  2. 前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広い、請求項１に記載の部品内蔵基板。
  3. 前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる、請求項１又は２に記載の部品内蔵基板。
  4. 前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される、請求項１乃至３のいずれかに記載の部品内蔵基板。
  5. 前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される、請求項１乃至３のいずれかに記載の部品内蔵基板。
  6. 前記第２絶縁層と前記第３絶縁層との間に内層配線層を備え、
    前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される、請求項１乃至５のいずれかに記載の部品内蔵基板。
  7. 前記第１導通ビアはスタックビア、又はスタガードビアである、請求項１乃至６のいずれかに記載の部品内蔵基板。
  8. 前記中間接続部には、前記金属ブロックとの境界に第３配線層が設けられる、請求項１乃至７のいずれかに記載の部品内蔵基板。
  9. 一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、
    導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、
    前記金属ブロックの一方の面に対し、前記電子部品の前記第１接続端子を接続すると共に、前記電子部品に沿面方向で並設して第１絶縁層及び第１配線層を積層し、前記第１絶縁層を貫通する第１導通ビアで前記第１配線層を接続する中間接続工程と、
    前記金属ブロックを第２絶縁層に収容する収容工程と、
    前記電子部品を埋設するように前記第２絶縁層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、
    前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
  10. 前記第１配線層は、前記第１絶縁層に比して、沿面方向における前記電子部品との間隔が広く設定される、請求項９に記載の部品内蔵基板の製造方法。
  11. 前記第１導通ビアと前記第２導通ビアとから構成される導電路が、前記電子部品を挟んで沿面方向両側に設けられる、請求項９又は１０に記載の部品内蔵基板の製造方法。
  12. 前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離と同一に設定される、請求項９乃至１１のいずれかに記載の部品内蔵基板の製造方法。
  13. 前記第１配線層は、前記第２配線層からの距離が前記第２配線層から前記電子部品の前記第２接続端子までの距離よりも狭く設定される、請求項９乃至１１のいずれかに記載の部品内蔵基板の製造方法。
  14. 前記第２絶縁層と前記第３絶縁層との間に内層配線層が形成され、
    前記内層配線層は、前記第２配線層からの距離が前記第２配線層から前記第１配線層までの距離と同一に設定される、請求項９乃至１３のいずれかに記載の部品内蔵基板の製造方法。
  15. 前記第１導通ビアはスタックビア、又はスタガードビアである、請求項９乃至１４のいずれかに記載の部品内蔵基板の製造方法。
  16. 前記中間接続工程においては、前記金属ブロックと前記第１絶縁層との境界に第３配線層が設けられる、請求項９乃至１５のいずれかに記載の部品内蔵基板の製造方法。
  17. 一方の面に第１接続端子を備え、他方の面に第２接続端子を備える電子部品を内蔵する部品内蔵基板の製造方法であって、
    導電性及び伝熱性を有し沿面方向の寸法が前記電子部品よりも大きい金属ブロックを用意するブロック準備工程と、
    前記金属ブロックを埋設するように第２絶縁層及び内層配線層を形成する埋設工程と、
    前記金属ブロックに対向する前記内層配線層の一部をパターニングにより第１配線層として分離すると共に、前記第１配線層と前記金属ブロックの一方の面とを接続する第１導通ビアを設ける中間接続工程と、
    前記金属ブロックの一方の面の一部をザグリ加工で露出させ、前記第１接続端子が前記金属ブロックに接するように前記電子部品を収容する部品収容工程と、
    前記電子部品を埋設するように前記内層配線層に第３絶縁層及び第２配線層を積層するビルドアップ工程と、
    前記第３絶縁層を貫通する第２導通ビアで前記第１配線層に接続された第１端子導通部と、前記第３絶縁層を貫通する第３導通ビアで前記電子部品の前記第２接続端子に接続された第２端子導通部とを前記第２配線層に形成するビア接続工程と、を含む部品内蔵基板の製造方法。
JP2021555840A 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法 Active JP7161629B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/008664 WO2022185522A1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2022185522A1 JPWO2022185522A1 (ja) 2022-09-09
JP7161629B1 true JP7161629B1 (ja) 2022-10-26

Family

ID=83154097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021555840A Active JP7161629B1 (ja) 2021-03-05 2021-03-05 部品内蔵基板、及びその製造方法

Country Status (6)

Country Link
US (1) US20240237189A9 (ja)
JP (1) JP7161629B1 (ja)
KR (1) KR20230153369A (ja)
CN (1) CN116897421A (ja)
TW (1) TW202241233A (ja)
WO (1) WO2022185522A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
US20130027896A1 (en) * 2011-07-29 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
US20130134589A1 (en) * 2011-11-28 2013-05-30 Infineon Technologies Ag Chip-package and a method for forming a chip-package
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US9860990B1 (en) * 2016-09-02 2018-01-02 Boardtek Electronics Corporation Circuit board structure with chips embedded therein and manufacturing method thereof
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2020174148A (ja) * 2019-04-11 2020-10-22 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
WO2020250405A1 (ja) * 2019-06-14 2020-12-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP2013513970A (ja) * 2009-12-18 2013-04-22 インテル コーポレイション スモールフォームファクタ、システムオンパッケージにコンポーネントを組み込む装置と方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
US20130027896A1 (en) * 2011-07-29 2013-01-31 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board and method of manufacturing the same
US20130134589A1 (en) * 2011-11-28 2013-05-30 Infineon Technologies Ag Chip-package and a method for forming a chip-package
WO2015016017A1 (ja) * 2013-07-31 2015-02-05 富士電機株式会社 半導体装置
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US20180019178A1 (en) * 2016-07-12 2018-01-18 Industrial Technology Research Institute Chip packaging and composite system board
US9860990B1 (en) * 2016-09-02 2018-01-02 Boardtek Electronics Corporation Circuit board structure with chips embedded therein and manufacturing method thereof
JP2018049938A (ja) * 2016-09-21 2018-03-29 株式会社東芝 半導体装置
JP2020174148A (ja) * 2019-04-11 2020-10-22 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
WO2020250405A1 (ja) * 2019-06-14 2020-12-17 株式会社メイコー 部品内蔵基板、及び部品内蔵基板の製造方法

Also Published As

Publication number Publication date
US20240237189A9 (en) 2024-07-11
KR20230153369A (ko) 2023-11-06
WO2022185522A1 (ja) 2022-09-09
US20240138053A1 (en) 2024-04-25
CN116897421A (zh) 2023-10-17
TW202241233A (zh) 2022-10-16
JPWO2022185522A1 (ja) 2022-09-09

Similar Documents

Publication Publication Date Title
CN107787112B (zh) 具有电子元件的印刷电路板、其制造方法及电子元件模块
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP3588230B2 (ja) 配線基板の製造方法
US20180130761A1 (en) Semiconductor package, manufacturing method thereof, and electronic element module using the same
JP2003347741A (ja) 複合多層基板およびそれを用いたモジュール
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
KR100976201B1 (ko) 인쇄회로기판 및 그 제조 방법
US9345125B2 (en) Wiring substrate
JP6716045B1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
US11672076B2 (en) Component carrier with protruding thermally conductive tongue and corresponding method of manufacturing
JP2011129844A (ja) 電子装置およびその製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2013115110A (ja) 段差構造のプリント配線板
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
KR20120039163A (ko) 인쇄회로기판 및 그 제조방법
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
KR102377811B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2005051012A (ja) 高放熱型プラスチックパッケージ及びその製造方法
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN118158895A (zh) Pcb组件及pcb组件加工方法
JP4364231B2 (ja) 高放熱型プラスチックパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221014

R150 Certificate of patent or registration of utility model

Ref document number: 7161629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150