CN116711469A - 在两侧上具有电子部件和热传导块状件的部件承载件 - Google Patents

在两侧上具有电子部件和热传导块状件的部件承载件 Download PDF

Info

Publication number
CN116711469A
CN116711469A CN202180087582.XA CN202180087582A CN116711469A CN 116711469 A CN116711469 A CN 116711469A CN 202180087582 A CN202180087582 A CN 202180087582A CN 116711469 A CN116711469 A CN 116711469A
Authority
CN
China
Prior art keywords
electronic component
block
component carrier
stack
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180087582.XA
Other languages
English (en)
Inventor
迈克·莫瑞安茨
约翰尼斯·施塔尔
西蒙·普雷斯勒
玛丽亚·普鲁蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Publication of CN116711469A publication Critical patent/CN116711469A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

一种部件承载件(100)，该部件承载件包括：叠置件(102)，该叠置件包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；布置在叠置件中的第一电子部件(108)和第二电子部件(110)；第一块状件(112)和第二块状件(114)，该第一块状件和第二块状件布置在叠置件(102)中，位于第一电子部件(108)和第二电子部件(110)的下方；以及第三块状件(116)和第四块状件(118)，该第三块状件和第四块状件布置在叠置件(102)中，位于第一电子部件(108)和第二电子部件(110)的上方；其中，所述块状件是热传导的。

Description

在两侧上具有电子部件和热传导块状件的部件承载件
技术领域
本发明涉及一种制造部件承载件的方法，以及涉及一种部件承载件。
背景技术
在配备有一个或更多个电子部件的部件承载件的产品功能不断增加、这样的部件日益小型化以及安装或嵌入在部件承载件诸如印刷电路板上的部件的数量不断增加的情况下，具有多个部件的越来越强大的阵列式部件或封装件被采用，这些部件或封装件具有多个接触部或连接部，这些接触部之间的间距越来越小。在操作期间，移除由这些部件和部件承载件本身产生的热成为越来越大的问题。同时，部件承载件应在机械上鲁棒，并且在电气上可靠，以便即使在恶劣条件下也能操作。
特别地，从部件承载件中的嵌入式电子部件中有效地移除热是一个问题。
可能需要从部件承载件中的电子部件中有效地移除热。
发明内容
根据本发明的第一方面的示例性实施方式，提供了一种部件承载件，其中，该部件承载件包括：至少一个电传导层结构和/或至少一个电绝缘层结构，布置(尤其是层压)在叠置件中的第一电子部件和第二电子部件，布置(尤其是层压)在位于第一电子部件和第二电子部件下方的叠置件中的第一块状件和第二块状件，以及布置(尤其是层压)在位于第一电子部件和第二电子部件上方的叠置件中的第三块状件和第四块状件，其中，所述块状件是热传导的(特别是至少部分电传导的)。
根据本发明的第一方面的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：提供包括至少一个电传导层结构和/或至少一个电绝缘层结构的叠置件，将第一电子部件和第二电子部件(特别地通过层压)布置在叠置件中，将第一块状件和第二块状件(特别地通过层压)布置在位于第一电子部件和第二电子部件下方的叠置件中，以及将第三块状件和第四块状件(特别地通过层压)布置在位于第一电子部件和第二电子部件上方的叠置件中，其中，所述块状件是热传导的(特别是至少部分电传导的)。
根据本发明的第二方面的示例性实施方式，提供了一种部件承载件，该部件承载件包括：包括至少一个电传导层结构和/或至少一个电绝缘层结构的叠置件；布置在叠置件中的热传导和/或电传导块状件；延伸穿过叠置件的至少一部分并穿过整个块状件的竖向孔，其中，该块状件具有钉头式结构，该钉头式结构围绕竖向孔的至少一部分并向下突出超过该块状件的下部主表面的平面部分且向上突出超过该块状件的上部主表面的平面部分；以及位于竖向孔的至少一部分中的接触结构(特别是电传导接触结构)，该接触结构沿着钉头式部分与该块状件建立连接(特别是电传导连接)。
根据本发明的第二方面的另一示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：提供包括至少一个电传导层结构和/或至少一个电绝缘层结构的叠置件，将热传导和/或电传导块状件布置在叠置件中，形成延伸穿过该叠置件的至少一部分并穿过整个块状件的竖向孔，从而在该竖向孔周围形成该块状件的钉头式结构，其中，钉头式结构向下突出超过该块状件的下部主表面的平面部分并向上突出超过该块状件的上部主表面的平面部分，以及在竖向孔的至少部分中形成接触结构(特别是电传导接触结构)，从而沿着钉头式部分与块状件建立连接(特别是电传导连接)。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在部件承载件上和/或部件承载件中容纳一个或更多个部件以提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被构造为用于部件的机械承载件和/或电子承载件。特别地，部件承载件可以是下述各者中的一者：印刷电路板、有机中介层、和IC(集成电路)基板。部件承载件还可以是结合了上述类型的部件承载件中的不同类型的部件承载件的混合板
在本申请的上下文中，术语“叠置件”可以特别表示平行地安装在彼此的顶部上的多个平面层结构的布置结构。
在本申请的上下文中，术语“层结构”可以特别地表示共同平面内的连续的层、图形化的层、或多个不连续的岛状部。
在本申请的上下文中，术语“电子部件”可以特别地表示完成电子任务的部件。例如，这样的电子部件可以是包括半导体材料的半导体芯片，特别是包括半导体材料作为主要材料或基本材料的半导体芯片。例如，半导体材料可以是IV型半导体诸如硅或锗，或者可以是III-V型半导体材料诸如砷化镓。特别地，该半导体元件可以是半导体芯片诸如裸晶片(die)或模制晶片。
在本申请的上下文中，术语“层压”可以特别地表示通过施加热和/或机械压力进行连接。特别地，对层结构叠置件内的电子部件进行层压可以通过由加热和/或机械压力引发的对先前至少部分未固化的层结构(诸如树脂或预浸片)进行固化来完成。通过加热和/或压力，先前至少部分未固化的层结构可以变得暂时可流动以便流入相应的电子部件和叠置件的层结构之间的空隙中，可以经历固化过程(特别地通过聚合、交联等)，然后可以被重新固化。因此，层压可以通过加热和/或施加压力(而不是通过模制)使特别地平面的固体层结构与相应的电子部件相互连接。
在本申请的上下文中，术语“热传导(并且优选地至少部分电传导)块状件”可以特别地表示由具有高热传导性和优选地但不一定地高电传导性的材料制成的较大本体(诸如被成形为立方体或柱体或盘的本体)。在电传导性方面，高电传导块状件可以具有金属电传导性，即作为金属的电传导性。例如，高电传导体在20℃时的电传导率可以是至少5·106S/m，特别地至少2·107S/m。在热传导性方面，高热传导块状件的材料的热传导性可以是至少35W/mK，特别地至少100W/mK。
在本申请的上下文中，术语“竖向孔”可以特别地表示在与部件承载件或其层叠置件的平面主表面基本上垂直的方向上延伸到部件承载件中的凹部。
在本申请的上下文中，术语“钉头式结构”可以特别地指块状件的被成形为在部件承载件的截面视图中水平对准的钉头的部分(例如，参见图26)。更具体地，这样的钉头式结构可以具有在部件承载件的截面视图中从竖向孔朝向变窄矩形部分向内渐缩的渐缩部分。在截面视图中具有其最大直径的钉头式结构的端部处，钉头式结构可以具有竖向线。确切地说，可以通过在孔成形过程期间以足够的能量冲击来形成延伸穿过整个块状件的竖向孔来形成这种钉头式结构。在不希望被特定理论所束缚的情况下，目前认为所述能量冲击可能产生变形，这种变形可能是由于铜(或其他材料)的延性变形而形成钉头式结构。特别地，这样的钉头式结构可以由旋转钻孔工具机械地形成。替代性地，也可以通过具有足够功率的激光束来形成钉头式结构，并用于激光钻制竖向孔。当到达(特别地金属)块状件时，块状件的材料可能会变形，然后可能形成钉头式结构。这样的钉头式结构可以沿着竖向孔的仅部分周缘或整个周缘存在。根据钻孔期间的工艺参数，钉头式结构有可能不会完全沿着周缘延伸。
在本申请的上下文中，术语“电传导接触结构”可以特别地表示一种具有电传导性的构件或材料，它被布置在竖向孔的仅一部分(例如仅覆盖竖向孔的侧壁)或整个竖向孔中，并与竖向孔所延伸穿过的块状件直接物理接触，使得电流可以在电传导接触结构与块状件之间传导。
根据本发明的第一方面的示例性实施方式，提供了一种部件承载件，该部件承载件在其内部——特别地完全在叠置材料内——嵌入了电子部件诸如硅芯片以及与电子部件连接的高传导块状件。有利地，嵌入式电子部件和嵌入式块状件可以彼此热耦合和/或电耦合。通过采取这种措施，可以有效地将电子部件在部件承载件运行期间产生的电和/或热从部件承载件的内部经由具有低电阻和/或低热阻以及具有短热路径和/或电路径的高传导块状件传导出去(特别地直到外缘)。这改善了电性能和/或热性能，从而提高了部件承载件的整体可靠性，因为不良影响诸如热应力的产生以及由此产生的不良现象诸如翘曲可以得到有力的抑制。特别地在对嵌入式电子部件和嵌入式块状件进行电耦合时，极高的电流(例如100安培或更多)可以通过较大块状件进行传导，而不会对部件承载件造成过度加热。也可以协同地使用这些块状件，以移除由部件承载件的这种高电流操作所产生的相当大量的热。非常有利地，示例性实施方式可以将两个电子部件层压在层压式层叠置件的内部中，这在部件承载件的操作期间产生了简单的制造过程、部件承载件的紧凑设计、对嵌入式电子部件的适当机械保护、以及对由电子部件产生的热的良好移除。通过使用嵌入(优选地也是通过层压)每个电子部件的上方和下方的成对热传导和至少部分电传导的块状件而使在其两个相对的主表面中的每个主表面上的每个电子部件冷却，可以促进部件承载件的所述优良热性能。因此，每个电子部件不仅可以在一个方向上而且可以同时在两个相反的方向上建立热移除路径直至部件承载件的两个外部主表面。通过将电子部件层压在叠置件中，可以保持较小的空间消耗。此外，这可以避免如由模制引起的另外的材料桥状件。通过层压避免所述额外的材料桥状件可以另外提高热移除能力，可以抑制叠置件内部中热应力形成的趋势，从而可以减少或者甚至消除不期望出现的现象诸如分层和翘曲。此外，所述制造架构和部件承载件设计可以同时传输高电流和进行高效冷却。特别地，可以在单一层压阶段中有效地进行电子部件的嵌入，这可以简化制造过程。
根据本发明的第二方面的示例性实施方式(可以与根据第一方面的实施方式结合，或者可以不与根据第一方面的实施方式结合)，提供了一种部件承载件，该部件承载件具有嵌入在(优选地层压的)层叠置件中的热传导和电传导块状件，其中所述块状件可以在也延伸穿过整个块状件的竖向孔中与电传导接触结构电连接和/或热连接。非常有利地，该块状件在与电传导接触结构的对接区域中可以具有钉头式结构，该钉头式结构可以局部地增加连接面积。因此，这样的钉头式结构可以通过在竖向孔附近向上和向下局部地加宽块状件，增加块状件和接触结构之间的接触面积。可以通过由在形成延伸穿过整个块状件的通孔期间足够高的能量冲击，特别地通过高转速的机械钻孔或高能量激光束的激光钻孔，来形成这样的钉头式结构。在不希望被特定理论束缚的情况下，目前认为这样的能量冲击会造成变形，这种变形可能是由于(特别地金属)块状件材料的延展性变形，从而形成钉头式结构。通过进行机械钻孔或激光钻孔(或其他类型的竖向孔形成)过程，并对周围的金属块状件材料产生足够的能量冲击，使得可以形成钉头式结构，这有利地增加了块状件和接触结构之间的接触面积。因此，可以获得改进的热耦合和电耦合。
在下文中，将对制造方法的另外的示例性实施方式以及部件承载件进行解释。
块状件可以被嵌入到叠置件中，例如通过层压嵌入到叠置件中。然而，也可以在加工期间就地制造铜块状件。可以不嵌入铜块状件，而是使用厚的铜箔(也是通过层压来使用)，并将块状件之间的凹部蚀刻掉。
特别地，第一电子部件和第二电子部件可以位于相同竖向水平处，特别地位于叠置件的相同层结构上和/或相同层结构中。还可以是第一块状件和第二块状件位于相同竖向水平处，特别地位于叠置件的相同层结构上和/或相同层结构中。另外地或替代性地，还可以是第三块状件和第四块状件位于相同竖向水平处，特别地位于叠置件的相同层结构上和/或相同层结构中。第一电子部件可以与第一块状件和第三块状件热耦合和/或电耦合。第二电子部件可以与第二块状件和第四块状件热耦合和/或电耦合。第一电子部件和第二电子部件可以是电耦合的。
在实施方式中，所述每个块状件与第一电子部件和第二电子部件中的至少一者电耦合和/或热耦合。特别地，除了块状件的热移除功能外，这些块状件还可以促进电流的流动。这可以保持整体的欧姆电阻，从而减少损失。此外，块状件在热移除和电信号传输方面的双重功能可以使得制造紧凑的模块型部件承载件成为可能。
在实施方式中，第一电子部件和第二电子部件中的每一者是半导体芯片，特别地是半导体功率芯片和晶体管芯片中的至少一者。这样的半导体芯片可以例如以硅、碳化硅或氮化镓技术来体现。当实现为晶体管芯片时，相应的电子部件可以是例如场效应晶体管芯片(特别地金属氧化物半导体场效应晶体管芯片，即MOSFET芯片)或双极晶体管芯片(特别地绝缘栅双极晶体管芯片，即IGBT芯片)。考虑到短电流路径和由每个嵌入式电子部件两侧上的热传导块状件的有效热移除，该部件承载件非常适用于功率半导体应用。
在实施方式中，叠置件仅包括层压式层结构。特别地，叠置件可以不含模具化合物。通过层压而不是模制的方式将叠置件的所有组成部分相互连接，可以避免将额外的材料类型(特别地模具化合物)引入到部件承载件中，这使得在温度变化时保持热应力较小。
在实施方式中，所述块状件中的至少一个块状件包括下述中的一者：金属块状件，特别地铜块状件；在其两个相对的主表面中的至少一个主表面上覆盖有电传导层的陶瓷块状件(诸如氮化铝块状件)；以及陶瓷块状件(特别地纯陶瓷块状件，即没有金属涂层)。在实施方式中，块状件可以是铜块状件。非常有利地，铜具有很高的热传导性和电传导性。此外，在部件承载件诸如印刷电路板(PCB)中实施铜不涉及额外的材料，这在保持CTE(热膨胀系数)失配较小方面具有优势。替代性地，可以将块状件实现为陶瓷块状件，例如由氮化铝制成的陶瓷块状件。这样的陶瓷材料具有很高的热传导性，并且可以通过用金属诸如铜部分地或全部地包覆陶瓷块状件，使该陶瓷块状件具有电传导性(从而也有助于部件承载件内的电传导性)。例如，陶瓷块状件的顶部表面和底部表面可以仅部分地覆盖有铜层。
在实施方式中，部件承载件包括：第一芯部，第一电子部件和第二电子部件被实施或布置(特别地安装)在第一芯部上和/或内部；第二芯部，第一块状件和第二块状件被实施或布置(特别地安装)在第二芯部上和/或内部；和第三芯部，第三块状件和第四块状件被实施或布置(特别地安装)在第三芯部上和/或内部。因此，部件承载件可以通过将三个预先形成的芯部相互连接而形成，其中两个外部芯部可以在其中嵌入热传导和至少部分电传导的块状件，而中央芯部具有安装——例如通过(优选地银)烧结——在其上和/或其中的电子部件(诸如金属氧化物半导体场效应晶体管芯片，MOSFET)。芯部可以表示厚而完全固化的电绝缘层结构。有利地，使用三个芯部以容置部件和块状件可以允许一方面实施单独的技术来处理热传导和至少部分电传导的块状件(诸如在PCB技术中处理的铜块状件)，且另一方面实施电子部件的组装(例如烧结连接MOSFET)。铜块状件也可以是在原地制造的或被制造为自制铜块状件。
在实施方式中，第一电子部件和第二电子部件在其相对的主表面之间以竖向电流流动的方式运行。特别地，电子部件中的每个电子部件可以被实现为具有竖向电流流动的半导体芯片。例如，实现为场效应晶体管芯片的电子部件可以在一个主表面上具有源极焊盘和栅极焊盘，并且在另一相对的主表面上具有漏极焊盘。在操作期间，电流可以随后在两个相对的主表面上的焊盘之间流过半导体本体。有利地，具有竖向电流流动的电子部件的实施可以使部件承载件保持紧凑并且可以减少寄生电容。
在实施方式中，部件承载件包括连续的电传导路径，该电传导路径包括至少一个电传导层结构、所述块状件、第一电子部件和第二电子部件。特别地，所述块状件除了具有热移除能力外，还可以有利地促进部件承载件的电功能。
在实施方式中，部件承载件包括至少一个竖向孔(诸如机械或激光钻孔)，该竖向孔延伸穿过叠置件的至少一部分，并完全延伸穿过所述块状件中的至少一个块状件，其中该至少一个竖向孔填充有电传导结构。优选地，这样的竖向孔可以通过机械地钻孔穿过整个块状件和穿过叠置件的一部分来形成。也可以通过蚀刻形成部分孔或者甚至整个孔。在形成竖向孔——可以是通孔或盲孔——后，该竖向孔可以部分或全部地填充有电传导材料诸如铜。例如，仅竖向孔的侧壁可以涂覆有或衬有电传导材料，而竖向孔的中央部分可以保持中空。替代性地，竖向孔的整个体积可以填充有电传导材料。例如，竖向孔的部分或全部填充可以通过非电镀完成，可选地随后进行电镀。
如上段所述，接触结构可以包括镀覆金属结构。然而，接触结构也可以实现为单独的构件诸如金属针，该金属针可以被插入或压入竖向孔中。在竖向孔形成后，预先形成的金属针可以因此插入竖向孔中，从而与竖向孔所穿越或穿透的块状件形成或建立电传导连接和热传导连接。
在实施方式中，上述连续电传导路径也可以包括所述竖向孔中的电传导结构。特别地，可以在金属填充的竖向孔和完全由竖向孔穿越的金属块状件之间的对接部处形成的钉头式结构可以确保具有高接触面积的低欧姆连接。
在实施方式中，部件承载件包括至少一个竖向孔，该竖向孔延伸穿过叠置件的至少一部分，并使至少两个所述块状件彼此连接，特别地使至少两个所述块状件彼此电连接，该块状件特别地实现为铜块状件。这可以允许建立短的电路径(以用于保持小的损失)和/或热路径(以用于有效地移除热)。
在实施方式中，通过第一电子部件和第二电子部件建立被配置用于高功率应用的电流路径，特别地用于至少20kV的电压传输的电流路径。因此，可以获得具有高电性能的电子装置。
在实施方式中，第一块状件、第二块状件、和至少一个电传导层结构的至少一个电力电流布线结构中的至少一者与第一电子部件和第二电子部件中的至少一者电耦合，并被配置为具有高电流承载能力的电力总线的至少一部分。因此，部件承载件可以传导例如10安培或更高的电流，如例如汽车或机车应用所需要的。有利地，电传导层可以由一个或更多个叠置的厚铜层和/或块状件制成以用于向嵌入式电子部件传输高电流，并且因此可以建立内部式或嵌入式电力总线。第一块状件、第二块状件和至少一个电力电流布线结构中的每一者也可以实现为多个金属片(例如铜箔)的叠置件，和/或可以实现为多个单独的电流路径，这些电流路径可以通过图案化来产生。
在实施方式中，第一块状件、第二块状件和至少一个电力电流布线结构中的至少一者在第一电子部件和第二电子部件中的至少一者下方具有至少为300μm的金属厚度，该金属厚度特别地在300μm至1mm的范围内，该金属厚度优选地用于汽车应用。特别地，布置在相应的电子部件下方并被配置为向电子部件供应电力的金属(优选地铜)厚度可以比部件承载件的普通铜箔厚得多。凭借上述高厚度，甚至可以满足苛刻的汽车甚至机车应用的电力供应需求。
在实施方式中，所述电力总线被配置为具有至少10安培的高电流承载能力，特别地至少50安培的高电流承载能力，优选地至少最多达500安培的高电流承载能力。这样的电流值对于汽车(例如，甚至高达750安培或更多)和机车应用(例如，甚至最多达1000安培或更多)来说是典型的。根据本发明的示例性协议，部件承载件的高度复杂的热性能对于这种高功率的应用可以具有特别的优势。
在实施方式中，部件承载件在叠置件的内部包括烧结型连接介质，特别地用于连接第一电子部件和第二电子部件中的至少一者。有利地，用于连接嵌入式电子部件的嵌入式烧结库可以在叠置件的内部实施。这可以确保部件承载件内部的适当完整性以及在叠置件内部中嵌入式电子部件的低欧姆和热效率的连接。令人惊讶地，具有嵌入式元件的叠置件内部中的烧结连接已被证明与PCB制造技术完全兼容。
在实施方式中，部件承载件包括至少一个侧部腔体，该侧部腔体形成在叠置件的至少一个横向端部部分中。这样的侧部腔体可以在叠置件的相应侧壁处形成台阶部。非常有利地，PCB叠置件的这种侧部腔体提供了适当的机械对接部和电对接部，特别地对于电力连接件。
优选地，部件承载件包括形成在叠置件的相对横向端部部分中的多个侧部腔体。这确保了不同的电力端子之间具有足够的间距，并因此在其间具有适当的电去耦。有利地，这可以可靠地防止火花放电或电弧。
在实施方式中，至少一个电传导层结构的电力电流布线结构和/或至少一个电传导连接块状件被暴露或布置在至少一个侧部腔体中，并形成具有高电流承载能力的电力总线的至少一部分。有利地，部件承载件可以包括至少一个电力连接件(诸如电力针)，该电力连接件与暴露在至少一个侧部腔体中的电力电流布线结构和/或至少一个电传导连接块状件直接电连接，特别地用于建立部件承载件与外部高电流电源的电力连接。因此，厚的电传导层结构和/或附加的铜块状件可以暴露在侧部腔体中，并可以允许简单地连接一个或更多个电力连接件以用于向部件承载件供应电源。可以在部件承载件的其他地方处提供用于传输电信号的信号端子。
因此，本发明的优选实施方式可以在模块型部件承载件的至少一个侧部上包括一个或更多个侧部腔体。在这个腔体或这些腔体中，外部电力总线可以直接附接到内部电力总线(诸如厚铜层，如上所述)。这可以允许建立低电感耦合，从而传输最多达750安培(优选地最多达500安培)的非常高的电流。该连接可以通过焊接或其他连接技术来完成。为了防止对电路板的其他信号产生负面影响，从外部电力总线到横向电传导层有一定距离可能是有利的。
在实施方式中，部件承载件包括在第一块状件下方和第二块状件下方的至少一个另外的热传导块状件，以用于将第一电子部件和/或第二电子部件的热经由至少一个另外的热传导块状件传导至冷却单元(诸如具有冷却片的散热器)。这可以进一步提高模块式部件承载件的热性能。
在实施方式中，至少一个另外的热传导块状件包括在第一块状件下方并与第一块状件热连接的第一另外的热传导块状件，以及包括在第二块状件下方并与第二块状件热连接的第二另外的热传导块状件。因此，可以为每个单独的第一块状件和第二块状件提供单独的附加的热传导块状件(例如由陶瓷或铜制成)，以用于适当调整从指定的嵌入式电子部件的热移除路径。
在实施方式中，部件承载件包括连续的热传导和电绝缘结构，该热传导和电绝缘结构布置在第一块状件的下方和第二块状件的下方，并在叠置件的整个宽度上延伸。这样的连续的热传导和介电层可以延伸到叠置件内部的整个水平平面上，并且可以不含电传导元件。这可以确保部件承载件的底部面与电力的适当去耦，但仍然可以保证适当的热移除。
在实施方式中，连续的热传导和电绝缘结构包括均匀的热传导和电绝缘层或者由均匀的热传导和电绝缘层构成，特别地包括热预浸料层。因此，该连续层可以是介电和热传导的，并且可以被夹持在叠置件的上部电传导结构与下面的外部冷却单元之间。
在另一实施方式中，连续的热传导和电绝缘结构包括均匀的热传导和电绝缘层结构，特别地包括热预浸料的层结构，其中嵌入了至少一个另外的热传导块状件，特别地嵌入了陶瓷嵌件，该陶瓷嵌体增强了热传导功能。优选地，至少一个另外的热传导块状件包括位于第一块状件下方的第一热传导块状件，并且包括位于第二块状件下方的第二热传导块状件。因此，所提到的连续层可以部分地由陶瓷(例如氮化铝或氮化硅)在叠置件的电传导部分和外部冷却单元之间制成。因此，可以在叠置件-内部电力总线下方提供一个或更多个陶瓷嵌体，该陶瓷嵌体被热传导预浸料所包围。
在实施方式中，第一热传导块状件具有比第一块状件更小的横向延伸部，和/或第二热传导块状件具有比第二块状件更小的横向延伸部。优选地，陶瓷嵌体具有比电力总线的铜块状件更小的尺寸。这可以减少制造工作量，因为仅在绝对需要的地方提供昂贵的陶瓷材料。同时，这种由热预浸料包围的选择性布置的陶瓷块状件已被证明足以提供出色的冷却性能。
在实施方式中，至少一个电传导层结构包括至少一个电力电流布线结构，以用于向第一电子部件和第二电子部件中的至少一者的至少一个电力端子(例如，当相应的电子部件实现为场效应晶体管芯片时，为源极端子和/或漏极端子)提供电力。此外，至少一个电传导层结构可以包括至少一个控制布线结构，以用于向第一电子部件和第二电子部件中的至少一者的至少一个控制端子(例如，当相应的电子部件实现为场效应晶体管芯片时，为栅极端子)提供控制信号。有利地，与至少一个控制布线结构相比，至少一个电力电流布线结构可以被设置为沿着空间上分离的电路径。这使得控制信号和电源信号可以分别提供给第一部件和第二部件中的相应一者。
在实施方式中，至少一个控制布线结构被设置为共同用于第一电子部件和第二电子部件两者。这简化了电路，并使部件承载件接触。因此，控制布线结构的数量和控制信号的数量可以减少。
在实施方式中，共同的至少一个控制布线结构被配置为以相同或至少基本相同的控制信号路径长度向第一电子部件和第二电子部件的控制端子提供控制信号。这就避免了由于控制信号布线的长度明显不同，在不同的时间点用相同的控制信号控制部件而产生的假象(例如切换延迟)。
在实施方式中，通过连接介质，第一电子部件被安装在第一块状件上以及第二电子部件被安装在第二块状件上。特别地，连接介质可以包括下述中的一者：烧结结构、焊接结构和粘合剂。通过这样的连接介质，可以在电子部件与指定的底部侧块状件之间建立低欧姆和高热传导的耦合。银烧结介质或扩散结合介质可以是优选的。也可以通过热压结合来建立连接。
在实施方式中，块状件被配置为在第一电子部件和第二电子部件之间电传导，并且被配置为将热从部件承载件中移除出去。由于块状件可以被配置和相互连接以实现热和电的双重功能，因此可以创建具有高电性能和热性能的紧凑式部件承载件。
在实施方式中，在部件承载件的截面视图中，建立了上述电流路径，该电流路径具有水平部分、延伸穿过第一电子部件的后续竖向部分、后续水平部分、在第一电子部件和第二电子部件之间延伸的后续竖向部分、后续水平部分、延伸穿过第二电子部件的后续竖向部分、以及后续水平部分。通过所描述的电流轨迹，竖向直路径延伸穿过相应的电子部件和一个或更多个金属填充的竖向孔，以及水平路径沿着电传导层结构和/或至少部分电传导块状件延伸，这可以显著减少寄生电容，从而可以减少损耗和信号失真。
在实施方式中，第一电子部件和第二电子部件被配置并通过块状件和至少一个电传导层结构而互连以提供半桥功能。半桥可以是使用切换件来控制输出电压的电流转换器。例如，半桥可以在马达控制中实现。
在实施方式中，叠置件包括多个电绝缘层结构，其中叠置件的至少一个电绝缘层结构(特别地最上部和/或最下部的电绝缘层结构)与叠置件的其余的至少一个电绝缘层结构相比具有更高的热传导率。具有比其他电绝缘层结构更高的热传导率的一个或更多个电绝缘层结构可以是例如热预浸料，该热预浸料的热传导率可以是至少1.0W/mK，特别地是至少1.8W/mK，优选地是至少2W/mK。因此，这样的热预浸料可以为热移除提供明显的贡献，并且因此可以在叠置件的外部位置处最有效。其余的一个或更多个电绝缘层结构可以例如由普通的预浸料制成，并且可以具有例如为0.3W/mK至0.8W/mK的热传导性。
在实施方式中，钉头式结构向上和/或向下突出超出相应的平面部分一定值，该值在5μm至70μm的范围内，特别地该值在50μm至70μm的范围内。由于钉头式结构的上部和/或下部延伸超出块状件的平面部分的这种尺寸，电传导接触结构与钉头式结构之间接触面积的增加可能非常明显，以至于在该对接区域中可以获得高机械和电气可靠性。
在涉及形成钉头式结构的实施方式中，块状件可以包括金属或由金属构成，该金属特别地是铜。铜被证明特别适合于当在钻孔期间优选地由机械钻孔工具(或替代性地由激光束)冲击而在块状件中引入热能时形成在上部和下部处具有明显延伸部的钉头式结构。替代性地，用于形成钉头式结构的块状件包括金属涂覆陶瓷。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个电传导层结构的叠置件。例如，部件承载件可以是所提到的一个或多个电绝缘层结构和一个或多个电传导层结构的层压件，特别是通过施加机械压力和/或热能而形成的所提到的一个或多个电绝缘层结构和一个或多个电传导层结构的层压件。所提到的叠置件可以提供板状部件承载件，该板状部件承载件能够为其他部件提供大的安装表面并且仍然是非常薄且紧凑的。
在实施方式中，部件承载件被成形为板。这有助于实现紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供了较大的基底。此外，特别地作为嵌入式电子部件的示例的裸晶片(die)，由于其厚度小，可以方便地嵌入到薄板诸如印刷电路板中。
在一种实施方式中，部件承载件被配置为以下中的一者：印刷电路板、基板(特别地为IC基板)、和中介层。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示例如通过施加压力和/或供给热能而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。通过例如以激光钻孔或机械钻孔的方式形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行部分地或完全地填充从而形成过孔或任何其他通孔连接部，各个电传导层结构可以以期望的方式彼此连接。经填充的孔将整个叠置件连接(延伸穿过多个层或整个叠置件的通孔连接部)，或者经填充的孔将至少两个电传导层连接，该经填充的孔为所谓的过孔。类似地，光学互连部可以穿过叠置件的各个层而形成以接纳电光电路板(electro-optical circuit board，EOCB)。除了可能被嵌入印刷电路板中的一个或更多个部件之外，印刷电路板通常被构造为将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。该一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以包括具有增强纤维(比如，玻璃纤维)的树脂。
在本申请的上下文中，术语“基板”可以特别地表示小的部件承载件。相对于PCB而言，基板可以是相对较小的部件承载件，该部件承载件上可以安装一个或更多个部件并且该部件承载件可以用作一个或更多个芯片与另外的PCB之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是，电子部件)大致相同的尺寸(例如，在芯片级封装(Chip Scale Package，CSP)的情况下)。更具体地，基板可以理解为这样的承载件：用于电连接件或电网的承载件、以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是传导路径，而竖向连接件可以是例如钻制孔。这些横向连接件和/或竖向连接件布置在基板内并且可以用于提供已容置部件或未容置部件(比如，裸晶片)、特别是IC芯片与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以包括具有增强颗粒(比如，增强球状件，特别是玻璃球状件)的树脂。
基板或中介层可以包括以下各者中的至少一者的层或由以下各者中的至少一者的层构成：玻璃；硅(Si)和/或可光成像的或可干蚀刻的有机材料、如环氧基堆叠材料(诸如，环氧基堆叠膜)；或者聚合物化合物(聚合物化合物可以包括或可以不包括光敏和/或热敏分子)、如聚酰亚胺或聚苯并恶唑。
在实施方式中，该至少一个电绝缘层结构包括以下各者中的至少一者：树脂或聚合物，诸如环氧树脂、氰酸酯树脂、苯并环丁烯树脂、双马来酰亚胺-三嗪树脂；聚亚苯基衍生物(例如，基于聚苯醚，PPE)、聚酰亚胺(PI)、聚酰胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)和/或它们的组合。也可以使用例如由玻璃(多层玻璃)制成的增强结构——诸如网状物、纤维、球状件或其他种类的填充颗粒——以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维被称为预浸料。这些预浸料通常是以它们的特性命名的，例如FR4或FR5，这些预浸料的特性描述了其阻燃特性。尽管预浸料特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料特别是环氧基堆叠材料(比如，堆叠膜)或可光成像介电材料。对于高频应用，高频材料、比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以是优选的。除了这些聚合物以外，低温共烧陶瓷(low temperature cofired ceramics，LTCC)或其他低的、非常低的或超低的DK材料可以作为电绝缘结构而应用在部件承载件中。
在实施方式中，所述至少一个电传导层结构包括以下各者中的至少一者：铜、铝、镍、银、金、钯、钨和镁。尽管铜通常是优选的，但是也是可以是其他材料或其涂覆变型、特别是涂覆有超导材料或传导性聚合物的变型，超导材料或传导性聚合物分别比如为石墨烯或聚(3,4-乙烯二氧噻吩(3,4-ethylenedioxythiophene))(PEDOT)。
至少一个部件可以嵌入部件承载件中和/或可以表面安装在部件承载件上。这样的部件可以选自下述各者：非电传导嵌体、电传导嵌体(比如，金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、光引导元件(例如，光波导或光导体连接件)、电子部件或其组合。嵌体可以是例如带有或不带有绝缘材料涂层的金属块(IMS-嵌体)，该金属块可以嵌入或表面安装以用于促进散热的目的。合适的材料是根据材料的热导率限定的，热导率应当为至少2W/mK。这种材料通常是基于但不限于金属、金属氧化物和/或陶瓷，例如为铜、氧化铝(Al2O3)或氮化铝(AlN)。为了提高热交换能力，也经常使用具有增加的表面面积的其他几何形状。此外，部件可以是：有源电子部件(实现了至少一个pn结)、无源电子部件比如电阻器、电感器或电容器、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路(比如现场可编程门阵列(field-programmable gate array，FPGA)、可编程阵列逻辑(programmable array logic，PAL)、通用阵列逻辑(generic array logic，GAL)和复杂可编程逻辑器件(complex programmable logic device，CPLD))、信号处理部件、电源管理部件(比如场效应晶体管(field-effect transistor，FET)、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)、互补金属氧化物半导体(complementary metal–oxide–semiconductor，CMOS)、结型场效应晶体管(junctionfield-effect transistor，JFET)、或绝缘栅场效应晶体管(insulated-gate field-effect transistor，IGFET)，以上均基于诸如碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化镓(Ga2O3)、砷化铟镓(InGaAs)之类的半导体材料和/或任何其他合适的无机化合物)、光电接口元件、发光二极管、光耦接器、电压转换器(例如，DC/DC转换器或AC/DC转换器)、密码部件、发送器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片和能量收集单元。然而，其他部件也可以嵌入到部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁性元件(比如，铁磁性元件、反铁磁性元件、多铁性元件或亚铁磁性元件，例如铁氧体芯)，或者这种磁性元件可以是顺磁性元件。然而，该部件还可以是例如呈板中板构型的IC基板、中介层或另外的部件承载件。部件可以表面安装在部件承载件上和/或可以嵌入部件承载件的内部中。此外，还可以使用其他部件、特别是使用那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件来作为部件。
在实施方式中，部件承载件是层压式部件承载件。在这样的实施方式中，部件承载件是通过施加压力和/或热而被叠置并连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个主表面或相反的两个主表面。换句话说，可以持续堆叠，直到获得期望的层数为止。
在完成电绝缘层结构和电传导层结构的叠置件的形成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成这种阻焊剂并且随后对阻焊剂的层进行图形化，以使一个或更多个电传导表面部分暴露，所述一个或更多个电传导表面部分用于将部件承载件电耦合至电子外围件。部件承载件的用阻焊剂保持覆盖的表面部分、特别是含铜的表面部分可以被有效地保护以免受氧化或腐蚀。
在表面处理方面，还可以将表面处理部选择性地施加至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(诸如焊盘、传导迹线等，特别地包括铜或由铜构成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而导致部件承载件可靠性较低。表面处理部则可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部例如通过焊接而实现与一个或更多个部件的接合过程。用于表面处理部的合适材料的示例是有机可焊性保护剂(Organic Solderability Preservative，OSP)、非电镀镍浸金(Electroless Nickel Immersion Gold，ENIG)、非电镀镍浸钯浸金(Electroless NickelImmersion Palladium Immersion Gold，ENIPIG)、金(特别是硬金)、化学锡、镍金、镍钯等。
附图说明
本发明的以上限定的方面和另外的方面通过将在下文中描述的实施方式的示例变得明显并且参照这些实施方式的示例进行说明。
图1例示了根据本发明的示例性实施方式的部件承载件的截面图。
图2至图22例示了在执行制造根据本发明的示例性实施方式的部件承载件的方法期间获得的结构的截面图。
图23是根据本发明的另一示例性实施方式的部件承载件的截面图。
图24例示了截面图以及图25例示了平面图，示出了电流流动穿过根据本发明的示例性实施方式的部件承载件的路径。
图26例示了根据本发明的另一示例性实施方式的部件承载件的截面图。
图27例示了根据本发明的示例性实施方式的具有钉头式结构的部件承载件的一部分的截面图。
图28是根据本发明的另一示例性实施方式的部件承载件的截面图。
图29例示了根据图28的部件承载件的简化平面图。
图30是根据本发明的另一示例性实施方式的部件承载件的截面图。
图31是根据本发明的另一示例性实施方式的部件承载件的截面图。
附图中的图示是示意性的。在不同的附图中，相似或相同的元件被提供以相同的附图标记。
具体实施方式
在将参照附图对示例性实施方式进行更详细地描述之前，将对开发本发明的示例性实施方式所基于的一些基本考虑进行总结。
根据本发明的示例性实施方式，提供了一种部件承载件，该部件承载件具有在运行期间产生大量的热的至少两个电子部件(诸如半导体芯片)。这些电子部件可以通过层压被嵌入到层叠置件中。为了移除热，每个电子部件可以提供有成对指定的热传导和至少部分电传导的块状件(例如铜块状件)，该块状件也被嵌入到叠置件中并被布置在每个相应的电子部件的上方和下方。这可以将紧凑的设计、简单的制造工艺、高热性能以及所获得的部件承载件的适当机械和电气可靠性结合起来。特别地，示例性实施方式涉及到块上芯片布置结构，该块上芯片布置结构被集成在部件承载件中并且在顶部侧上具有分配给相同芯片的附加块。这样的实施方式可以克服在由有限的铜层厚度(常规上最大为70μm)造成的部件承载件的水平面中载流能力方面的常规限制。常规地，较高的电流值需要多个电源层，这增加了空间消耗。与这种常规的方法相比，本发明的示例性实施方式可以实现较高的电流传输，特别地沿着与主要在水平面中延伸的块状件(诸如金属嵌体)连接的一个或更多个竖向延伸的孔实现较高的电流传输。
在这种架构中，晶体管芯片型电子部件的栅极连接可以使用薄铜技术来实现。这与小的焊盘尺寸和栅极与源极之间的间距适当地兼容。根据本发明的示例性实施方式的部件承载件可以基于具有嵌入式铜块状件的芯部来制造，该芯部可以被预制，从而简化了制造过程。特别地，可以使用烧结和/或扩散焊接的互连来建立全面积的金属互连，特别地在晶体管芯片型电子部件的漏极侧上建立全面积的金属互连。使用具有嵌入式铜块状件的烧结芯部也可以使热在水平面中以及在部件承载件的竖向方向上传输。例如，晶体管芯片型电子部件的栅极与源极之间的电传导接触可以通过微过孔来完成。将电子部件层压在叠置件中可以允许用印刷电路板(PCB)材料对电子部件(特别地实现为MOSFET芯片)进行嵌入或封装。这可以避免添加其他材料，诸如模具化合物。特别地，使用竖向通孔和金属嵌体来传输电流穿过模块型部件承载件可以是有利的。因此，块状件可以具有移除热(通过增加热传导性)和传导电流的双重功能。
有利地，根据本发明的示例性实施方式的部件承载件可以同时允许输送高电流并提供有效的冷却。可以用银背面金属化来嵌入电子部件，使得电子部件的背面上的焊盘金属化可以是可有可无的。此外，可以用细铜线连接电子部件的栅极焊盘，而源极焊盘和漏极焊盘可以用粗线(可以由铜块状件和铜线形成)连接以传递高电流和热。此外，优选地在单个层压工艺中，通过层压的方式嵌入电子部件可以显著简化制造架构。示例性实施方式可能非常适用于高功率应用，例如使用宽带隙半导体诸如SiC或GaN。对于电力电子应用，在部件承载件的每个电子部件的两个相对的主表面上的具有热传导块状件的冷却概念可以使并行地地输送高电流成为可能。因此，本发明的示例性实施方式可以在具有嵌入式电力部件(或内部具有嵌入式电子部件系统)的PCB型部件承载件中输送高电流，并通过并行地将产生的热从其中移除。
在本发明的一种实施方式中，电力部件可以被放置在具有集成式冷却块状件(例如可以由金属诸如铜和/或陶瓷诸如氮化铝制成)的制造芯部上，并且可以通过层压和烧结在单一过程中被嵌入。对应的电力部件可以与设备的底部表面一起放置到预先印刷在具有冷却块状件的芯部上的烧结库上。这可以使制造过程变得简单，并且特别地可以避免在制造期间的层压和随后的移除承载件胶带。在另外的层压阶段，具有冷却块状件的芯部可以被放置在顶部上。
根据本发明的另一示例性实施方式，提供了具有嵌入式热传导和电传导块状件的部件承载件，其中形成了竖向孔。竖向孔可以至少部分地填充有电传导接触结构，诸如铜针或镀覆结构。非常有利地，块状件可以在与接触结构的接触区域内设置有钉头式结构，该钉头式结构增加了它们的相互接触面积，并因此降低了热接触电阻和电接触电阻。块状件的钉头式结构可以延伸直到竖向孔，即可以沿其整个周缘部分地界定竖向孔。有利地，这样的钉头式结构可以在延伸穿过整个块状件的通孔形成期间通过能量冲击来形成，特别地通过使用快速旋转的钻孔工具进行机械钻孔或者通过脉冲或连续高能激光束进行激光钻孔来形成。
图1例示了根据本发明的示例性实施方式的部件承载件100的截面图。
如图所示，部件承载件100包括由多个电传导层结构104和多个电绝缘层结构106构成的层压式层叠置件102。层压可以特别表示通过应用压力和/或热来连接层结构104、106。例如，电传导层结构104可以包括图案化的或连续的铜箔(如图所示)和竖向贯通连接，例如可以通过镀覆产生的铜填充激光过孔。电绝缘层结构106可以包括相应的树脂(诸如相应的环氧树脂)，优选地在其中包括强化颗粒(例如玻璃纤维或玻璃球)。例如，电绝缘层结构106可以由预浸料或FR4制成。在所示的实施方式中，整个叠置件102仅由层压式层结构104、106制成，并且不含模具化合物。因此，层压式层叠置件102的材料基本上是均匀的，并且不涉及明显的CTE失配。这使叠置件102内部的热张力和应力保持较小。
第一电子部件108和第二电子部件110通过层压嵌入到叠置件102的中央部分中，并且位于相同竖向水平处。电子部件108、110中的每个电子部件可以实现为具有竖向电流流动的功率半导体晶体管芯片(更具体地是MOSFET)。例如，第一电子部件108和第二电子部件110可以被配置并且可以通过铜块状件112、114、116、118和电传导层结构104而互连以提供半桥功能。电子部件108、110在部件承载件100的操作期间可能产生大量的热。
如图所示，热传导和电传导的第一块状件112和热传导和电传导的第二块状件114也通过层压嵌入到叠置件102中位于相同竖向水平处，并且两者被布置在第一电子部件108和第二电子部件110的下方。更具体地，第一块状件112位于第一部件108的下方，并且与第一部件108进行电连接和热连接。如图所示，第一块状件112延伸到第一部件108的整个横向延伸部，并且甚至延伸超过第一部件108的横向边缘。对应地，第二块状件114位于第二部件110的下方，并且与第二部件110进行电连接和热连接。此外，第二块状件114延伸到第二部件110的整个横向延伸部，并且甚至延伸超过第二部件110的横向边缘。第一块状件112和第一部件108的叠置式布置结构被布置为与第二块状件114和第二部件110的叠置式布置结构并置。在所示的实施方式中，块状件112、114可以是铜块状件。
此外，第三块状件116和第四块状件118通过层压嵌入叠置件102中，位于相同竖向水平处，并被布置在第一电子部件108和第二电子部件110的上方。更具体地，第三块状件116位于第一部件108的上方，并与第一部件108进行电连接和热连接。如图所示，第三块状件116与第一部件108横向重叠。对应地，第四块状件118位于上方，并与第二部件110进行电连接和热连接。此外，第四块状件118与第二部件110横向重叠。在所示的实施方式中，块状件116、118可以是铜块状件。
作为这种金属嵌体的替代方案，也可以实施陶瓷嵌体(可以由金属包覆)作为一个或更多个块状件112、114、116、118来传输电流和/或热。例如，DCB(直接铜焊)基板或片也可以用作块状件112、114、116、118。
更具体地，部件承载件100的叠置件102由第一芯部130、第二芯部132和第三芯部134构成，第一电子部件108和第二电子部件110被安装在该第一芯部中，第一块状件112和第二块状件114被安装在该第二芯部中，以及第三块状件116和第四块状件118被安装在该第三芯部中。每个相应的芯部130、132、134可以包括厚的中央电绝缘层结构106，该电绝缘层结构可以由完全固化的FR4材料制成，并且可以或可以不在其两个相对的主表面上分别可选地覆盖有相应的电传导层结构104，诸如图案化铜箔。
与图24和图25类似，连续的电传导路径(参见图24和图25中的附图标记136)可以由电传导层结构104、块状件112、114、116、118、第一电子部件108和第二电子部件110形成以及由下文所述的竖向孔120中的电传导结构140形成。因此，块状件112、114、116、118可以满足双重功能。一方面，块状件可以促进电力穿过电子部件108、110在部件承载件100的内部中进行传导。同时，根据图1，块状件可以在部件承载件100的操作期间朝向上部主表面和下部主表面移除由电子部件108、110产生的热。这可以确保有效的双面冷却，使部件承载件100特别适用于高功率应用。
还如图1所示，部件承载件100具有多个竖向孔120，该竖向孔从部件承载件100的上部主表面延伸穿过叠置件102的上部部分并穿过块状件112、114、116、118中的一个或两个块状件。更具体地，竖向孔120中的一个竖向孔延伸仅穿过第一块状件112以及穿过叠置件102位于第一块状件112上方和下方的部分。竖向孔120中的另一个竖向孔延伸仅穿过第四块状件118以及穿过叠置件102位于第四块状件118上方和下方的部分。又一竖向孔120延伸完全穿过第二块状件114并且完全穿过第三块状件116以及穿过叠置件102位于第二块状件114下方、第三块状件116上方和第二块状件114与第三块状件116之间的部分。所述竖向孔120中的每个竖向孔都可以部分地或全部地填充有电传导结构140。竖向孔120可以通过机械钻孔形成，或者替代性地通过激光钻孔或蚀刻形成。竖向孔120可以通过镀覆(特别地通过非电镀和/或电镀)填充有电传导结构140。替代性地，竖向孔120可以通过在每个相应的竖向孔120中插入相应的金属针而填充有电传导结构140。上面提到的连续电传导路径(参见图24和图25中的附图标记136)还可以包括(部分地或全部地)所述竖向孔120中的电传导结构140。因此，部件承载件100中的电流传输除此之外可以经由金属填充的竖向孔120来完成。
第一电子部件108可以通过连接介质144安装在第一块状件112上。对应地，第二电子部件110可以通过连接介质144安装在第二块状件114上。优选地，连接介质144可以是烧结结构(诸如银烧结结构)。因此，特别地可以用银背面金属化来嵌入电子部件108、110。因此，背面上的铜焊盘金属化对电力部件108、110来说可以是可有可无的。替代性地，也可以连接介质144是焊接结构(特别地配置为扩散焊接)或者是电传导胶。特别地，可以用细铜线连接电子部件108、110中相应的电子部件的栅极焊盘，而源极焊盘和漏极焊盘可以用厚金属(例如通过相应的块状件112、114和电传导层结构104)连接以传递高电流和热。在所示实施方式中，电子部件108、110在底部面上通过所描述的连接介质144分别与块状件112、114连接。在顶部面上，电子部件108、110可以通过微过孔连接。
根据图1，叠置件102的最下部电绝缘层结构106'可以是热预浸料，该热预浸料与叠置件102的其他电绝缘层结构106相比具有较高的热传导率(例如1.8W/mK)，该其他电绝缘层结构可以具有较低的热传导率(例如0.8W/mK)。所述热预浸层可以对朝向冷却单元170的热移除提供明显的贡献。
如图1所示，叠置件102可以安装在冷却单元170(诸如散热器)上，两者之间具有热对接材料176(可以是热传导的和电绝缘的)。
图2至图23例示了在执行根据本发明的按照块上芯片概念的示例性实施方式的部件承载件100的制造方法期间获得的结构的截面图。
参照图2，芯部132被示出为厚且完全固化的电绝缘层结构106(特别地由FR4制成)，该电绝缘层结构具有附接至其两个相对的主表面的电传导层结构104，例如铜箔。第一块状件112被嵌入到芯部132中。因此，芯部132可以用嵌入式铜(或氮化铝)立方体作为第一块状件112来制造。
图3示出了使用钢网印刷掩模172在图2所示结构的顶部上印刷为连接介质144的烧结库。
参照图4，在印刷被实现为烧结库的连接介质144后，钢网印刷掩模172被移除。
图5示出了第一电子部件108如何被安装或组装在连接介质144上。这可以通过拾取和放置过程来完成。因此，第一电子部件108(例如以硅、GaN或SiC技术形成的MOSFET、IGBT或二极管)被布置在烧结库上，对比图6。在第一电子部件108的组装期间，可以可选地施加机械压力和/或提高温度，以促进连接介质144上的附着力。
参照图7，在其两个相对的主表面上覆盖有相应的至少部分未固化的电绝缘层结构106(诸如B级预浸料或树脂)并在顶部上具有附加的电传导层结构104(诸如铜箔)的完全固化的芯部130(例如完全固化的FR4)可以设置有凹部或腔体174，并且可以放置在图6的结构的顶部上。更具体地，腔体174可以在芯部130中和下部未固化的电绝缘层结构106中形成，从而形成帽盖结构。由于把帽盖结构放在图6所示的结构上，第一电子部件108和连接介质144被容置在腔体174中。因此，可以提供预切的预浸料、预切的芯部130(可选地具有结构化铜层，未示出)、连续的预浸料片和连续的铜箔的叠层件，并将该叠层件放置在电子部件108的顶部上。
参照图8，另外的电传导层结构104(诸如铜箔)和另外的未固化的电绝缘层结构106(诸如预浸片)可以附接到图7中所示结构的下部主表面。因此，可以在图7的结构的底部面上施加预浸料(在本实施方式中是普通预浸料)的叠层件。根据图8，用作最下部电绝缘层结构106的标准预浸料可以具有不超过1.0W/mK的热传导率，特别地可以具有不超过0.8W/mK的热传导率。热过孔可以形成在底部面上。
图9是根据图8的结构的替代方案，并且还可以基于图7所示的结构来获得。根据图9，热预浸料可以作为未固化的电绝缘层结构106’与另外的电传导层结构104一起施加在底部面处。例如，热预浸料可以具有超过1.0W/mK的热传导率，特别地可以具有超过1.8W/mK的热传导率。例如，在图9的结构的底部面上没有形成热过孔。
因此，图8和图9的实施方式在最下部电绝缘层结构106/106'的热传导率方面和/或热过孔的存在与否方面有所不同。
在形成了图8和图9所示的结构后，可以通过施加压力和/或热来进行层压工艺。在层压工艺期间，腔体174被填充有来自先前未固化的电绝缘层结构106的树脂。简而言之，两个至少部分未固化的电绝缘层结构106(一个是连续的片材，以及另一个是预切的)在层压期间可以变得可流动，从而可以流动进入腔体174。通过在层压期间升高的温度和/或施加的机械压力，所述先前未固化的电绝缘层结构106可以被固化(例如通过聚合、交联等)，并且可以由此被重新固化。
图10示出了从根据图8的实施方式开始的层压工艺的结果。图11示出了从根据图9的替代性实施方式开始的层压工艺的结果。
此后，可以例如通过激光钻孔，进行过孔钻制。所获得的钻制孔可以填充有电传导材料诸如铜，例如可以通过镀覆填充有电传导材料。外部电传导层结构104可以随后被结构化，从而获得图案化的金属层。随后，叠置件102可以被安装在冷却单元170上，优选地在叠置件102与冷却单元170之间具有热对接材料176。
图12示出了根据图10的实施方式的所描述过程的结果，而图13示出了根据图11的实施方式的所描述过程的结果。
在所描述的微过孔接触过程之后，现在参考图14(对应于图12的实施方式)和图15(对应于图13的实施方式)，制造过程可以继续在层叠件上施加连接介质144(诸如烧结库)，即在经加工的层叠置件的上部主表面上施加连接介质。除此以外，另外的热传导和电传导块状件116可以嵌入到另外的芯部134中，该另外的芯部可以在两侧上包覆有图案化的另外的电传导层结构104。在一方面图12/图13所示的其上具有连接介质144的结构与在另一方面具有嵌入式块状件116的另外的芯部134之间可以插入另外的预切的未固化的电绝缘层结构106，该另外的预切的未固化的电绝缘层结构具有与连接介质144对准的通孔178。此后，可以通过层压将所述三个组成部分连接起来，使用插入的另外的预切的未固化的电绝缘层结构106(可以表示为间隔预浸料)作为在层压期间被固化的可流动树脂的源。
在穿过整个结构钻制竖向通孔120后，所得到的结构分别示出在图16(对应于图14)和图17(对应于图15)中。钻制竖向通孔120可以通过机械钻孔来完成。如图所示，竖向孔120也可以延伸穿过整个块状件112、116。竖向孔120可以部分地或全部地由电传导结构140填充。例如，这可以通过镀覆来完成。替代性地，可以在竖向孔120中插入金属针作为电传导结构140。
参照图18，图16的结构可以连接到热对接材料176和冷却单元170。如图18所示，也可以形成微过孔，如上文参考图12和图13所述。
图19示出了与冷却单元170连接的图17的结构。
图20示出了图19的实施方式的变型，该变型具有8层、底部面上的热预浸料、和两个压制循环。
图21示出了图19的实施方式的另一变型，该另一变型具有七层、顶部面上和底部面上的热预浸料(参见附图标记106')、和三个压制循环。
参考图22，示出了图18的实施方式的变型，该变型具有七层、顶部面上和底部面上的普通预浸料、以及三个压制循环。
图23例示了根据本发明的另一示例性实施方式的部件承载件100的截面图。图23的实施方式与图1的实施方式的不同之处特别地在于，根据图23，所述块状件112、114中的每个块状件(而不是由铜构成)包括相应的陶瓷块状件112a、114a，在相应的陶瓷块状件112a、114a的顶部面(和/或底部面)上覆盖有相应的电传导层112b、114b。每个陶瓷块状件112a、114a可以由例如氮化铝制成。图23所示的实施方式在底部面上没有热预浸料，但在又一实施方式中可以具有这样的热传电传导绝缘层结构106'。
特别地，嵌入式电子部件108、110可以是MOSFET芯片，该MOSFET芯片可以例如用Si、GaN、SiC、GaAs或GaS技术来制造。替代性地，电子部件108、110可以是例如IGBT、二极管等。
所有电传导层结构104(特别地铜层)可以设计成信号层(例如由铜箔或厚度为35μm的层制成)。
更一般地，电传导层结构104的厚度可以例如在10μm至50μm的范围内，特别地在20μm至40μm的范围内。最初未固化的电绝缘层结构106的厚度可以在10μm至80μm的范围内，特别地在20μm至70μm的范围内。芯部130、132、134的厚度可以例如在100μm至700μm的范围内，特别地在200μm至500μm的范围内。块状件112、114、116、118的厚度可以例如是至少100μm，特别地在100μm至700μm的范围内，更特别地在200μm至500μm的范围内。
图24例示了截面图，以及图25例示了平面图，示出了流动穿过根据本发明的示例性实施方式的部件承载件100的电流路径136，该部件承载件100特别地是图1或图23中所示的部件承载件。
如图所示，在根据图24的部件承载件100的截面视图中，建立了电流路径136，该电流路径具有水平部分148(该水平部分148可以对应于穿过电传导层结构104的电流)、延伸穿过第一电子部件108的后续竖向部分150、后续水平部分152(该后续水平部分152可以对应于穿过连接介质144和电传导层结构104的电流)、在第一电子部件108与第二电子部件110之间延伸的后续竖向部分154(该后续竖向部分154可以对应于穿过中央金属填充竖向孔120的电流)、后续水平部分156(该后续水平部分156可以对应于穿过电传导层结构104的电流)、延伸穿过第二电子部件110的后续竖向部分158、以及后续水平部分160(该后续水平部分160可以对应于穿过另外的连接介质144和电传导层结构104的电流)。例示的路径136提供了非常小的寄生电容。
图26例示了根据本发明的另一示例性实施方式的部件承载件100的一部分的截面图。然而，下面参照图26描述的特征也可以在本发明的其他实施方式中实现，例如在图1或图23的实施方式中实现。更具体地，图26示出了部件承载件100在金属填充竖向通孔120和由所述金属填充竖向通孔120穿越的铜块状件112之间的交汇处的细节。
如图所示，热传导和电传导的金属块状件112被嵌入到层压式层叠置件102中，该层压式层叠置件可以如上所述构造。竖向孔120延伸穿过叠置件102的一部分并穿过整个块状件112，并且可以例如通过机械钻孔来形成。如图所示，块状件112具有钉头式结构122，该钉头式结构在周缘上围绕竖向孔120，向下突出超过块状件112的下部主表面的平面部分124并向上突出超过块状件112的上部主表面的平面部分126(该块状件在钻孔之前可以是立方体)。这样的钉头式结构122可以由块状件112的金属材料在机械钻制或激光钻制竖向孔120期间的延展变形而形成，即由钻孔能量冲击而形成。描述性地讲，铜材料可以部分地移位。
如图所示，竖向孔120中的电传导接触结构140沿着钉头式部分122与块状件112建立了电传导连接。由于钉头式部分122的竖向长形几何形状，接触结构140与金属块状件112之间的电接触由于钉头式部分122所提供的大连接面积而是高度可靠的。例如，接触结构140可以是镀覆金属结构(例如通过无电解沉积和/或流电沉积来形成)或者压入竖向孔120中的金属针。如图所示，钉头式结构122向上和向下突出超出相应的平面部分124、126相应的距离d。优选地，每个距离d可以在5μm至70μm的范围内，这保证了经变形的块状件112与接触结构140之间高度可靠的电连接。描述性地讲，钉头式结构122是通过使块状件112的金属材料经由形成竖向孔120而产生的能量冲击来金属成形而产生的，该竖向孔特别地通过使用钻孔工具的机械钻孔来形成。
钉头式结构122的范围在很大程度上取决于钻孔时的工艺参数。钻孔速度越高，越多的铜会被移位(由于其延展特性)，从而产生钉头式结构。另一影响因素是存在于表面上的预浸料的数量。铜块状件112的顶部上所施加的材料越软，钉头式结构122的周缘就越大。
图27例示了根据本发明的示例性实施方式的部件承载件100的一部分的剖面图，该部件承载件具有钉头式结构122。图27示出了经钻孔的铜嵌体，其中所获得的钉头式结构是通过以低速钻孔而获得的。可以通过图27确认钉头式结构122的存在。
图28例示了根据本发明的另一示例性实施方式的部件承载件100的截面图。图29例示了根据图28的部件承载件100的平面图。图28和图29的部件承载件100可以表示为具有在冷却器上烧结的分段陶瓷的模块。
根据图28，在叠置件102的内部中，烧结型连接介质144被设置在电子部件108和110中的每个电子部件的下方以及在第三块状件116和第一块状件118的下方。通过采取这种措施，可以通过嵌入叠置件102中的烧结库以与部件承载件制造技术适当兼容并且简单有效的方式连接第一电子部件108和第二电子部件110以及块状件116、118。此外，另外的热传导块状件186、188可以通过烧结型连接介质144连接在叠置件102的底部处。
第一块状件112、第二块状件114、以及被布置在第一电子部件108和第二电子部件110下方并与第一电子部件108和第二电子部件110电耦合的电力电流布线结构104'被配置为具有至少50安培的高电流承载能力的电力总线，优选地具有更大安培的高电流承载能力的电力总线。为了实现这一点，第一块状件112、第二块状件114和/或电力电流布线结构104'中的任一者可以在第一电子部件108和第二电子部件110中的相应一者下方具有至少300μm的铜厚度，优选地具有更大的铜厚度。
从图28的截面图和图29的(某种)平面图中都可以看出，多个侧部腔体180形成在叠置件102的相对横向端部部分中。再次参考图28，电力电流布线结构104’中的相应电力电流布线结构被暴露在侧部腔体180的每个侧部腔体中，以形成具有高电流承载能力例如至少50安培的叠置件内部电力总线的一部分。如图29所示，侧部腔体180中的叠置件内部电力总线的每个暴露部分可以与电力连接件184(例如电力针)连接，可以通过该电力连接件向部件承载件100提供电力信号。这使得图28和图29的部件承载件非常适用于在安培方面要求非常高的汽车和机车应用。
再次参考图28，部件承载件100包括位于第一块状件112下方和第二块状件114下方的另外的热传导块状件186、188，以用于使第一电子部件108和第二电子部件110的热经由另外的热传导块状件186、188向冷却单元170诸如散热器传导。更具体地，第一另外的热传导块状件186被设置在下方并与第一块状件112热连接。此外，第二另外的热传导块状件188位于下方并与第二块状件114热连接。如图28中的箭头所示，这允许正确地限定从嵌入式部件108、110经由块状件112、114和另外的块状件186、188朝向冷却单元170的热移除路径。
如上面已经提到的，电传导层结构104包括用于向第一电子部件108和第二电子部件110的电力端子供应电力的电力电流布线结构104'。例如，第一电子部件108和/或第二电子部件110可以是场效应晶体管芯片(更具体地是MOSFET芯片)。在这样的实施方式中，电力电流布线结构104'可以是用于将电力信号供应给电力端子诸如相应的电子部件108、110的源极和/或漏极的电传导路径。再次参考图28，电传导层结构104还可以包括控制布线结构177(参见虚线)，以用于将控制信号供应给第一电子部件108和第二电子部件110的控制端子。再次参考形成第一电子部件108和第二电子部件110的场效应晶体管芯片的上述示例，控制端子可以是栅极端子，以及控制信号可以是对场效应晶体管芯片型第一和第二电子部件108、110的切换进行控制的栅极控制信号。有利地，与控制布线结构177相比，电力电流布线结构104'可以沿着空间上分开的电路提供，使得电力信号和控制信号可以可靠地保持分开。
有利地，控制布线结构177可以被设置为共同用于第一电子部件108和第二电子部件110。更具体地，共同的控制布线结构177可以被配置为以基本相同的控制信号路径长度向第一电子部件108和第二电子部件110的控制端子提供控制信号。这可以确保对电子部件108、110的适当控制而没有相互延迟，从而可以实现出色的切换性能。
鉴于上述电路，场效应晶体管型电子部件108、110中的每个场效应晶体管型电子部件的栅极线可以在空间上与电源线分开，并且可以在薄铜层(例如具有10μm至40μm范围内的厚度)中引导。有利地，对应的电传导层结构104/104'可以位于叠置件102的内部，例如在两个电力层之间(参见图28的虚线)。在这样的实施方式中，其中嵌入有相应电子部件108、110的芯部130的铜层可以用于引导或传导控制信号，该控制信号可以仅以较短的路径长度上升到下一层，以便能够接触相应电子部件108、110的相应焊盘。可选地，所述路径也可以直接(即没有过孔)通向相应的电子部件108、110。在又一实施方式中，封装型部件承载件100可以具有信号线的节点，以保证到MOSFET的路径长度大致相同，这可以进一步改善电路的特性。
图30例示了根据本发明的另一示例性实施方式的部件承载件100的截面图。图30的部件承载件100可以表示为待烧结在冷却器上的具有热预浸料和铜区域的模块。
在图30的实施方式中，并且与图28的实施方式不同，电传导连接块状件182(仅示出一个)被布置在侧部腔体180中的相应侧部腔体中并暴露于该相应侧部腔体，并且形成具有高电流承载能力的电力总线的一部分。尽管在图30中没有示出，可以是铜块状件的电传导连接块状件182也可以与电力连接件184连接，以向部件承载件100的内部电力总线供应电力，其方式如图29所示。
有利地，根据图30的部件承载件100包括连续的热传导和电绝缘结构190，该连续的热传导和电绝缘结构被布置在第一块状件112的下方和第二块状件114的下方，并在叠置件102的整个宽度上延伸。描述性地讲，连续的热传导和电绝缘结构190形成了防止电向下传播的热介电平面。因此，连续的热传导和电绝缘结构190将上方的电路径与下方的热路径去耦。根据图30，连续的热传导和电绝缘结构190实现为均匀的热传导和电绝缘层，被实现为可以具有比电绝缘层结构106的其他预浸料材料高的热传导率值的热传导预浸料层。
图31是根据本发明的另一示例性实施方式的部件承载件的截面图。图31的部件承载件100可以表示为待烧结在冷却器上的具有热预浸料和铜区域的模块。
与图30不同，图31的连续的热传导和电绝缘结构190包括均匀的热传导和电绝缘层结构，该均匀的热传导和电绝缘层结构实现为热预浸料的层结构，分别实现为陶瓷嵌件的两个热传导块状件186、188被嵌入该均匀的热传导和电绝缘层结构中，并且该热传导块状件的上部主表面和下部主表面被暴露在均匀的热传导和电绝缘层结构之外。更具体地，第一热传导块状件186被布置在第一块状件112的下方并与该第一块状件112热耦合。此外，第二热传导块状件188位于第二块状件114的下方并与该第二块状件114热耦合。为了节省昂贵的陶瓷材料，第一热传导块状件186具有比第一块状件112小的横向延伸部，以及第二热传导块状件188具有比第二块状件114小的横向延伸部。因此，图31的实施方式结合了合理的制造工作与出色的热性能。
应注意的是，术语“包括”并不排除其他元件或步骤，并且“一个”或“一”并不排除多个。另外，可以将以与不同的实施方式相关联的方式描述的元件结合起来。
还应注意的是，权利要求中的附图标记不应被解释为对权利要求的范围进行限制。
本发明的实现形式不限于图中所示和上面描述的优选实施方式。替代地，即使在根本不同的实施方式的情况下，也可以有使用根据本发明所示的解决方案和原理的多种变型。

Claims (33)

1.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(102)，所述叠置件包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；
第一电子部件(108)和第二电子部件(110)，所述第一电子部件(108)和所述第二电子部件(110)被布置在所述叠置件(102)中，特别地被层压在所述叠置件(102)中；
第一块状件(112)和第二块状件(114)，所述第一块状件(112)和所述第二块状件(114)被布置在所述叠置件(102)中，位于所述第一电子部件(108)和所述第二电子部件(110)的下方；以及
第三块状件(116)和第四块状件(118)，所述第三块状件(116)和所述第四块状件(118)被布置在所述叠置件(102)中，位于所述第一电子部件(108)和所述第二电子部件(110)的上方，
其中，所述块状件(112、114、116、118)是热传导的。
2.根据权利要求1所述的部件承载件(100)，其中，所述块状件(112、114、116、118)中的每个块状件与所述第一电子部件(108)和所述第二电子部件(110)中的至少一者电耦合和/或热耦合。
3.根据权利要求1或2所述的部件承载件(100)，其中，所述第一电子部件(108)和所述第二电子部件(110)中的每一者是半导体芯片，特别地是半导体功率芯片和晶体管芯片中的至少一者。
4.根据权利要求1至3中任一项所述的部件承载件(100)，其中，所述叠置件(102)仅包括层压式层结构(104、106)。
5.根据权利要求1至4中任一项所述的部件承载件(100)，其中，所述块状件(112、114、116、118)中的至少一个块状件包括下述中的一者：金属块状件，特别是铜块状件；覆盖有电传导层(112b、114b)的陶瓷块状件，所述电传导层覆盖在所述陶瓷块状件(112a、114a)的两个相对的主表面中的至少一个主表面上；以及纯陶瓷块状件。
6.根据权利要求1至5中任一项所述的部件承载件(100)，所述部件承载件包括下述特征中的至少一者：
包括：第一芯部(130)，所述第一电子部件(108)和所述第二电子部件(110)被布置在所述第一芯部上和/或在所述第一芯部中；第二芯部(132)，所述第一块状件(112)和所述第二块状件(114)被布置在所述第二芯部上和/或在所述第二芯部中；以及第三芯部(134)，所述第三块状件(116)和所述第四块状件(118)被布置在所述第三芯部上和/或所述第三芯部中；
其中，所述第一电子部件(108)和所述第二电子部件(110)通过在所述第一电子部件(108)的相对的主表面和所述第二电子部件(110)的相对的主表面之间的竖向电流流动来工作。
7.根据权利要求1至6中任一项所述的部件承载件(100)，所述部件承载件包括连续的电传导路径(136)，所述连续的电传导路径包括所述至少一个电传导层结构(104)、所述块状件(112、114、116、118)、所述第一电子部件(108)和所述第二电子部件(110)。
8.根据权利要求1至7中任一项所述的部件承载件(100)，所述部件承载件包括至少一个竖向孔(120)，所述至少一个竖向孔延伸穿过所述叠置件(102)的至少一部分并完全延伸穿过所述块状件(112、114、116、118)中的至少一个块状件，其中，所述至少一个竖向孔(120)至少部分地填充有电传导结构(140)。
9.根据权利要求7和8所述的部件承载件(100)，其中，所述连续的电传导路径(136)包括所述至少一个竖向孔(120)中的所述电传导结构(140)。
10.根据权利要求1至9中任一项所述的部件承载件(100)，所述部件承载件包括下述特征中的至少一者：
其中，所述第一电子部件(108)安装在所述第一块状件(112)上，以及所述第二电子部件(110)通过连接介质(144)安装在所述第二块状件(114)上，其中特别地，所述连接介质(144)包括下述中的一者：烧结结构，特别是银烧结结构；焊接结构，特别是扩散焊接结构；以及粘合剂，特别是电传导粘合剂；
其中，所述块状件(112、114、116、118)被构造成在所述第一电子部件(108)与所述第二电子部件(110)之间进行电传导，并且被构造成将热从所述第一电子部件(108)和所述第二电子部件(110)中指定的一者移出所述部件承载件(100)。
11.根据权利要求1至10中任一项所述的部件承载件(100)，所述部件承载件包括下述特征中的至少一者：
其中，在所述部件承载件(100)的截面图中，建立了电流路径(136)，所述电流路径具有水平部分(148)、延伸穿过所述第一电子部件(108)的后续的竖向部分(150)、后续的水平部分(152)、在所述第一电子部件(108)与所述第二电子部件(110)之间延伸的后续的竖向部分(154)、后续的水平部分(156)、延伸穿过所述第二电子部件(110)的后续的竖向部分(158)、以及后续的水平部分(160)；
其中，所述第一电子部件(108)和所述第二电子部件(110)被配置并通过所述块状件(112、114、116、118)和所述至少一个电传导层结构(104)而互连以提供半桥功能。
12.根据权利要求1至11中任一项所述的部件承载件(100)，所述部件承载件包括下述特征中的至少一者：
其中，所述叠置件(102)包括多个电绝缘层结构(106、106')，并且其中，所述叠置件(102)的至少一个电绝缘层结构(106')与所述叠置件(102)的其余的至少一个电绝缘层结构(106)相比具有较高的热传导率，特别地，所述叠置件(102)的最上部和/或最下部的电绝缘层结构(106')与所述叠置件(102)的其余的至少一个电绝缘层结构(106)相比具有较高的热传导率；
其中，所述块状件(112、114、116、118)是至少部分电传导的；
包括至少一个竖向孔(120)，所述至少一个竖向孔延伸穿过所述叠置件(102)的至少一部分，并使所述块状件(112、114、116、118)中的至少两个块状件彼此连接，特别地，使所述块状件中的至少两个块状件彼此电连接，特别地，所述块状件被实现为铜块状件；
其中，穿过所述第一电子部件(108)和所述第二电子部件(110)建立有为高功率应用而配置的电流路径(136)，特别地建立有为至少20kV的电压传输而配置的电流路径。
13.根据权利要求1至12中任一项所述的部件承载件(100)，其中，所述第一块状件(112)、所述第二块状件(114)和所述至少一个电传导层结构(104)的至少一个电力电流布线结构(104')中的至少一者与所述第一电子部件(108)和所述第二电子部件(110)中的至少一者电耦合，并被配置为具有高电流承载能力的电力总线的至少一部分。
14.根据权利要求13所述的部件承载件(100)，其中，所述第一块状件(112)、所述第二块状件(114)和所述至少一个电力电流布线结构(104')中的至少一者在所述第一电子部件(108)和所述第二电子部件(110)中的至少一者下方具有至少为300μm的金属厚度，特别地，所述金属厚度在300μm至1mm的范围中。
15.根据权利要求13或14所述的部件承载件(100)，其中，所述电力总线配置有至少10安培的高电流承载能力，特别地配置有至少50安培的高电流承载能力，优选地配置有至少达到500安培的高电流承载能力。
16.根据权利要求1至15中任一项所述的部件承载件(100)，所述部件承载件包括位于所述叠置件(102)的内部中的烧结型连接介质(144)，特别地，所述连接介质用于连接所述第一电子部件(108)和所述第二电子部件(110)中的至少一者。
17.根据权利要求1至16中任一项所述的部件承载件(100)，所述部件承载件包括形成在所述叠置件(102)的至少一个横向端部部分中的至少一个侧部腔体(180)。
18.根据权利要求17所述的部件承载件(100)，所述部件承载件包括形成在所述叠置件(102)的相对的横向端部部分中的多个侧部腔体(180)。
19.根据权利要求17或18所述的部件承载件(100)，其中，所述至少一个电传导层结构(104)的电力电流布线结构(104')和/或至少一个电传导连接块状件(182)暴露在至少一个侧部腔体(180)中，并形成具有高电流承载能力的电力总线的至少一部分。
20.根据权利要求19所述的部件承载件(100)，所述部件承载件包括至少一个电力连接件(184)，所述电力连接件与暴露在至少一个侧部腔体(180)中的所述电力电流布线结构(104')和/或所述至少一个电传导连接块状件(182)直接电连接，特别地用于建立所述部件承载件(100)与高电流电源的电力连接。
21.根据权利要求1至20中任一项所述的部件承载件(100)，所述部件承载件包括至少一个另外的热传导块状件(186、188)，所述至少一个另外的热传导块状件位于所述第一块状件(112)的下方且位于所述第二块状件(114)的下方，以用于将热从所述第一电子部件(108)和/或所述第二电子部件(110)经由所述第一块状件(112)和/或所述第二块状件(114)并经由所述至少一个另外的热传导块状件(186、188)而朝向冷却单元(170)传导。
22.根据权利要求21所述的部件承载件(100)，其中，所述至少一个另外的热传导块状件(186、188)包括：第一另外的热传导块状件(186)，所述第一另外的热传导块状件(186)位于所述第一块状件(112)的下方并与所述第一块状件热连接；以及第二另外的热传导块状件(188)，所述第二另外的热传导块状件(188)位于所述第二块状件(114)的下方并与所述第二块状件热连接。
23.根据权利要求1至22中任一项所述的部件承载件(100)，所述部件承载件包括连续的热传导和电绝缘结构(190)，所述连续的热传导和电绝缘结构(190)布置在所述第一块状件(112)下方和所述第二块状件(114)下方并且在所述叠置件(102)的整个宽度上延伸。
24.根据权利要求23所述的部件承载件(100)，其中，所述连续的热传导和电绝缘结构(190)包括均匀的热传导和电绝缘层或者由均匀的热传导和电绝缘层构成，特别地包括热预浸料层或由热预浸料层构成。
25.根据权利要求23所述的部件承载件(100)，其中，所述连续的热传导和电绝缘结构(190)包括均匀的热传导和电绝缘层结构，特别地所述均匀的热传导和电绝缘层结构为热预浸料的层结构，所述至少一个另外的热传导块状件(186、188)嵌入所述均匀的热传导和电绝缘层结构中，特别地至少一个陶瓷嵌体嵌入所述均匀的热传导和电绝缘层结构中。
26.根据权利要求25所述的部件承载件(100)，其中，所述至少一个另外的热传导块状件(186、188)包括位于所述第一块状件(112)下方的第一热传导块状件(186)和位于所述第二块状件(114)下方的第二热传导块状件(188)。
27.根据权利要求26所述的部件承载件(100)，其中，所述第一热传导块状件(186)具有比所述第一块状件(112)更小的横向延伸部，和/或所述第二热传导块状件(188)具有比所述第二块状件(114)更小的横向延伸部。
28.根据权利要求1至27中任一项所述的部件承载件(100)，
其中，所述至少一个电传导层结构(104)包括：至少一个电力电流布线结构(104')，所述至少一个电力电流布线结构(104')用于向所述第一电子部件(108)和所述第二电子部件(110)中的至少一者的至少一个电力端子供应电力；和至少一个控制布线结构(177)，所述至少一个控制布线结构(177)用于向所述第一电子部件(108)和所述第二电子部件(110)中的至少一者的至少一个控制端子提供控制信号；以及
其中，所述至少一个电力电流布线结构(104')是沿着与所述至少一个控制布线结构(177)相比在空间上分开的电路径设置的。
29.根据权利要求28所述的部件承载件(100)，其中，所述至少一个控制布线结构(177)被设置为共同用于所述第一电子部件(108)和所述第二电子部件(110)。
30.根据权利要求29所述的部件承载件(100)，其中，共同的所述至少一个控制布线结构(177)被配置为以基本相同的控制信号路径长度向所述第一电子部件(108)和所述第二电子部件(110)的所述控制端子提供控制信号。
31.一种制造部件承载件(100)的方法，其中，所述方法包括：
提供叠置件(102)，所述叠置件包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；
将第一电子部件(108)和第二电子部件(110)布置在所述叠置件(102)中，特别地将所述第一电子部件(108)和所述第二电子部件(110)层压在所述叠置件(102)中；
将第一块状件(112)和第二块状件(114)布置在所述叠置件(102)中，位于所述第一电子部件(108)和所述第二电子部件(110)的下方；以及
将第三块状件(116)和第四块状件(118)布置在所述叠置件(102)中，位于所述第一电子部件(108)和所述第二电子部件(110)的上方；
其中，所述块状件(112、114、116、118)是热传导的。
32.一种部件承载件(100)，其中，所述部件承载件(100)包括：
叠置件(102)，所述叠置件包括至少一个电传导层结构(104)和/或至少一个电绝缘层结构(106)；
布置在所述叠置件(102)中的热传导和/或电传导的块状件(112)；
竖向孔(120)，所述竖向孔延伸穿过所述叠置件(102)的至少一部分并穿过整个块状件(112)，其中，所述块状件(112)具有钉头式结构(122)，所述钉头式结构(122)围绕所述竖向孔(120)的至少一部分，并且向下突出超过所述块状件(112)的下部主表面的平面部分(124)且向上突出超过所述块状件(112)的上部主表面的平面部分(126)；以及
接触结构(140)，所述接触结构(140)位于所述竖向孔(120)的至少一部分中，并沿着所述钉头式部分(122)与所述块状件(112)形成连接。
33.根据权利要求32所述的部件承载件(100)，所述部件承载件包括下述特征中的至少一个特征：
其中，所述接触结构(140)是电传导接触结构(140)，并沿着所述钉头式部分(122)与所述块状件(112)形成电传导连接；
其中，所述接触结构(140)包括下述中的一者：镀覆金属结构和压入到所述竖向孔(120)中的针；
其中，所述钉头式结构(122)向上和/或向下突出超过相应的平面部分(124、126)一定值，所述值在5μm至70μm的范围内，特别地所述值在50μm至70μm的范围内；
其中，所述块状件(112)包括金属涂覆的陶瓷，或者由金属构成，特别地由铜构成。
CN202180087582.XA 2020-11-05 2021-11-05 在两侧上具有电子部件和热传导块状件的部件承载件 Pending CN116711469A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20205934.1 2020-11-05
EP20205934.1A EP3996473A1 (en) 2020-11-05 2020-11-05 Component carrier with electronic components and thermally conductive blocks on both sides
PCT/EP2021/080749 WO2022096638A1 (en) 2020-11-05 2021-11-05 Component carrier with electronic components and thermally conductive blocks on both sides

Publications (1)

Publication Number Publication Date
CN116711469A true CN116711469A (zh) 2023-09-05

Family

ID=73138702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180087582.XA Pending CN116711469A (zh) 2020-11-05 2021-11-05 在两侧上具有电子部件和热传导块状件的部件承载件

Country Status (4)

Country Link
US (1) US20240014142A1 (zh)
EP (2) EP3996473A1 (zh)
CN (1) CN116711469A (zh)
WO (1) WO2022096638A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641944A (en) * 1995-09-29 1997-06-24 Allen-Bradley Company, Inc. Power substrate with improved thermal characteristics
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US9681558B2 (en) * 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
EP2988328B1 (en) * 2014-08-19 2021-05-12 ABB Schweiz AG Power semiconductor module and method of manufacturing the same
JP2016149475A (ja) * 2015-02-13 2016-08-18 イビデン株式会社 回路基板及びその製造方法
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled

Also Published As

Publication number Publication date
WO2022096638A1 (en) 2022-05-12
US20240014142A1 (en) 2024-01-11
EP3996473A1 (en) 2022-05-11
EP4241540A1 (en) 2023-09-13

Similar Documents

Publication Publication Date Title
EP3355349B1 (en) Efficient heat removal from component carrier with embedded diode
EP3716321A1 (en) Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
CN113284864B (zh) 嵌入式电力系统的冷却配置集成
US11799198B2 (en) Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
US11864306B2 (en) Component carrier with an embedded thermally conductive block and manufacturing method
CN112713120A (zh) 功率电子组件及其产生方法
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
EP4040926A1 (en) Component carriers connected by staggered interconnect elements
US20240014142A1 (en) Component Carrier With Electronic Components and Thermally Conductive Blocks on Both Sides
CN113632223B (zh) 具有厚导电层的电力组件
US20240113037A1 (en) Package having component carrier with cavity and electronic component as well as functional filling medium therein
EP4287785A1 (en) Component carrier with embedded electronic switch components and a capacitor device
CN217883966U (zh) 包括至少两个部件的部件承载件
CN213960402U (zh) 部件承载件及用于制造部件承载件的制造系统
EP4227991A2 (en) Component carrier with connected component having redistribution layer at main surface
US20240090118A1 (en) Component Carrier With an Embedded Thermally Conductive Block and Manufacturing Method
CN213960397U (zh) 用于部件承载件的层结构
EP4099807A1 (en) Component carrier interconnection and manufacturing method
CN117177433A (zh) 封装件和制造封装件的方法
WO2024094373A1 (en) Package and method of manufacturing the package
WO2024088494A1 (en) Semiconductor package
CN116779581A (zh) 部件承载件和制造部件承载件的方法
CN117377191A (zh) 具有部件承载件、中介层和部件的封装件及其制造方法
CN115707181A (zh) 部件承载件和对部件承载件进行制造的方法
CN115379643A (zh) 部件承载件以及制造部件承载件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination