JP2016149475A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2016149475A
JP2016149475A JP2015026082A JP2015026082A JP2016149475A JP 2016149475 A JP2016149475 A JP 2016149475A JP 2015026082 A JP2015026082 A JP 2015026082A JP 2015026082 A JP2015026082 A JP 2015026082A JP 2016149475 A JP2016149475 A JP 2016149475A
Authority
JP
Japan
Prior art keywords
circuit board
metal block
core substrate
cavity
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015026082A
Other languages
English (en)
Inventor
幸信 三門
Yukinobu Mikado
幸信 三門
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
浅野　浩二
Koji Asano
浩二 浅野
孔太郎 高木
Kotaro Takagi
孔太郎 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015026082A priority Critical patent/JP2016149475A/ja
Priority to US15/044,295 priority patent/US10143092B2/en
Publication of JP2016149475A publication Critical patent/JP2016149475A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】金属ブロックと絶縁樹脂層との剥離を抑えることが可能な回路基板及びその製造方法を提供する。【解決手段】本発明の回路基板１０では、コア基板１１のキャビティ１６に収容されている金属ブロック１７のうち第１絶縁樹脂層２１，２１で覆われている表裏の両面（第１主面１７Ｆ、第２主面１７Ｓ）が粗面になっているので、金属ブロック１７と第１絶縁樹脂層２１，２１との剥離を抑えることができ、回路基板１０における金属ブロック１７の固定が安定する【選択図】図４

Description

本発明は、キャビティを有するコア基板にビルドアップ層が積層されている回路基板及びその製造方法に関する。
従来、この種の回路基板として、キャビティに収容されている金属ブロックの表裏の両面が、ビルドアップ層に含まれる絶縁樹脂層によって固定されているものが知られている（例えば、特許文献１参照）。
特開２０１３−１３５１６８号（段落［００２８］〜［００３０］、図３（Ｂ））
しかしながら、上記した従来の回路基板では、絶縁樹脂層が金属ブロックから剥離して、金属ブロックの固定強度が低下することがあった。
本発明は、上記事情に鑑みてなされたもので、金属ブロックと絶縁樹脂層との剥離を抑えることが可能な回路基板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項１に係る発明は、コア基板と、前記コア基板を貫通するキャビティと、前記キャビティに収容される金属ブロックと、前記コア基板の表裏に積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、前記キャビティと前記金属ブロックとの隙間に充填される充填樹脂と、前記コア基板の表側に積層される前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、前記金属ブロックのうち前記ビルドアップ層で覆われる表裏の両面における樹脂との接続面が粗面であり、かつ、前記表裏の両面のうち前記電子部品実装部側の面の粗度が反対側の面の粗度よりも大きい。
本発明の第１実施形態に係る回路基板の平面図 回路基板における製品領域の平面図 図２のＡ−Ａ切断面における回路基板の側断面図 金属ブロックの端部周辺の拡大側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 電解銅箔の製造工程を示す側面図 金属ブロックの製造工程を示す側断面図 回路基板を含むＰｏＰの側断面図 第２実施形態の回路基板の側断面図 変形例に係る回路基板の側断面図 変形例に係る回路基板における製品領域の平面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１３に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。
図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＢ面１１Ｂとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。
各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＢ面１１Ｂの導体回路層１２との間が接続されている。
キャビティ１６には、金属ブロック１７が収容されている。金属ブロック１７は、例えば銅製の直方体であって、金属ブロック１７の平面形状はキャビティ１６の平面形状より一回り小さくなっている。また、金属ブロック１７の厚さ、即ち、金属ブロック１７の表裏の一方の面である第１主面１７Ｆと、金属ブロック１７の表裏の他方の面である第２主面１７Ｂとの間の距離は、コア基板１１の板厚より僅かに大きくなっている。そして、金属ブロック１７は、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂからそれぞれ僅かに突出し、金属ブロック１７の第１主面１７Ｆがコア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｂがコア基板１１のＢ面１１Ｂにおける導体回路層１２の最外面と略面一になっている。また、金属ブロック１７とキャビティ１６の内面との間の隙間には、本発明に係る充填樹脂１６Ｊが充填されている。
金属ブロック１７の第１主面１７Ｆと第２主面１７Ｂとは略同じ面積をなし、互いに平行になっている。また、金属ブロック１７における第１主面１７Ｆの外縁部と第２主面１７Ｂの外縁部との間の４側面は、第１主面１７Ｆ及び第２主面１７Ｂの間の中央に向かって深くなるように湾曲した溝形側面１７Ａ（本発明の「側面」に相当する）となっている。
図４には、金属ブロック１７の一部の拡大図が示されている。同図に示すように、金属ブロック１７の第１主面１７Ｆ及び第２主面１７Ｂ（即ち、金属ブロック１７の表裏の両面）は、粗面になっている。具体的には、金属ブロック１７の第１主面１７Ｆの算術平均粗さＲａが、例えば２．１［μｍ］である一方、第２主面１７Ｂの算術平均粗さＲａが、例えば０．１６［μｍ］であり、金属ブロック１７の第１主面１７Ｆの粗度が、第２主面１７Ｂの粗度よりも大きくなっている（ＪＩＳ Ｂ ０６０１−１９９４の定義による）。
図３に示すように、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｂ面１１Ｂ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１、第１導体層２２、第２絶縁樹脂層２３、第２導体層２４とを積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。また、第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、金属ブロック１７と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。また、ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッド２６になっている。ここで、導体回路層１２と第１導体層２２との間を接続するビア導体２１Ｄの径（トップ径）と、金属ブロック１７と第１導体層２２との間を接続するビア導体２１Ｄの径（トップ径）とは略同じでも良いが、異なっていても良い。
コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である回路基板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた中パッド２６Ａ群と、それら中パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。また、小パッド２６Ｃ群から本発明に係る電子部品実装部２６Ｊが構成されている。さらに、例えば、図２に示すように、小パッド２６Ｃ群の中央で製品領域Ｒ２の対角線上に並んだ４つの小パッド２６Ｃと、それら４つの小パッド２６Ｃの列の隣で前記対角線と平行に並んだ３つの小パッド２６Ｃとの計７つの小パッド２６Ｃの真下となる位置に金属ブロック１７が配置されている。そして、それら７つの小パッド２６Ｃのうち、図３に示すように、例えば４つの小パッド２６Ｃが８つのビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に接続されている。これに対し、コア基板１１のＢ面１１Ｂ上のビルドアップ層２０の最外面である回路基板１０のＢ面１０Ｂでは、中パッド２６Ａより大きな３つの大パッド２６Ｂが本発明に係る基板接続部を構成し、６つのビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に接続されている。即ち、本実施形態の回路基板１０では、金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＢ面１１Ｂ側のビルドアップ層２０より、Ｆ面１１Ｆ側のビルドアップ層２０の方が多くなっている。
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
（２）図５（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。
（３）図５（Ｃ）に示すように、コア基板１１のＢ面１１Ｂのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
（５）図５（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
（６）電解めっき処理が行われ、図６（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図６（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＢ面１１Ｂ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＢ面１１Ｂの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
（８）図６（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。
（９）図６（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＦ面１１Ｆ上に張り付けられる。
（１０）後述する方法により製造された表裏の面で粗度が異なる金属ブロック１７が用意される。このとき、複数の金属ブロック１７が、例えば、第１主面１７Ｆ（粗度の大きい方の面）が下になった状態で予め並べられている。
（１１）図７（Ａ）に示すように、金属ブロック１７がマウンター（図示せず）によってキャビティ１６に第１主面１７Ｆを下にして収められる。
（１２）図７（Ｂ）に示すように、コア基板１１のＢ面１１Ｂ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＢ面１１Ｂの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属ブロック１７との隙間に充填される。
（１３）図７（Ｃ）に示すように、テープ９０が除去される。
（１４）図７（Ｄ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と金属ブロック１７との隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂのプリプレグから染み出てキャビティ１６の内面と金属ブロック１７との隙間に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
（１５）図８（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。それら複数のビアホール２１Ｈの一部のビアホール２１Ｈは、導体回路層１２上に配置され、他の一部のビアホール２１Ｈは金属ブロック１７上に配置される。なお、金属ブロック１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属ブロック１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
（１６）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（１７）図８（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（１８）電解めっき処理が行われ、図８（Ｃ）に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
（１９）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図９（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、各第１導体層２２の他の一部と金属ブロック１７とがビア導体２１Ｄによって接続された状態になる。
（２０）上記した（１２）〜（１９）と同様の処理により、図９（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
（２１）図９（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
（２２）図１０に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で回路基板１０が完成する。なお、金属膜４１の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。
次に、図１１及び図１２に基づいて金属ブロック１７の製造方法について説明する。
（１）図１１に示すように、表面が粗面になっている電極９１に銅が電着して電解銅箔６０が形成される。このとき、電解銅箔６０の表裏の両面のうち、電極と接していた側の面は電極の粗面の形状が転写されて粗面となる一方、反対側の面は比較的滑らかになっている。
（２）（１）の電解銅箔６０が貯留槽に貯留されている酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、表裏の両面が粗面であり、かつ、表裏で粗度が異なる銅板５０が形成される。
（３）図１２（Ａ）に示すように、銅板５０の表裏の面に所定パターンのエッチングレジスト５１が形成される。
（４）図１２（Ｂ）に示すように、エッチング処理により銅板５０のエッチングレジスト５１から露出している部分がハーフエッチングされる。
（５）図１２（Ｃ）に示すように、銅板５０が支持部材５２に貼られる。このとき、銅板５０は、例えば、粗度の大きい方の面が下になるように配される。
（６）図１２（Ｄ）に示すように、銅板５０のエッチングレジスト５１から露出している部分がエッチング処理により切断される。これにより金属ブロック１７が形成される。また、エッチング処理は、金属ブロック１７の側面が溝形側面１７Ａとなるまで行われる。つまり、一度のエッチング処理で切断と溝形側面１７Ａの形成との両方が行われる。なお、本発明における「エッチング面」とは、エッチングにより形成される面のことを指している。
（７）各金属ブロック１７が支持部材５２に貼られた状態で、剥離液（例えば、水酸化ナトリウム水溶液）に所定時間浸された後、水洗される。これにより、図１２（Ｅ）に示すように、エッチングレジスト５１が剥離され、複数の金属ブロック１７が粗度の大きい方の面（第１主面１７Ｆ）が下になっている状態で支持部材５２上に並ぶ。
（８）支持部材５２上に並んでいる金属ブロック１７が乾燥される。
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１３に示すように、回路基板１０の有する前述の大、中、小のパッド２６Ｂ，２６Ａ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ｂ，２７Ａ，２７Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０が有する例えばグランド用の４つのパッドが、ビア導体２１Ｄ，２３Ｄを介して回路基板１０の金属ブロック１７に接続される。
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＢ面８２Ｂに備えるパッドに第１パッケージ基板１０Ｐにおける回路基板１０の中半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の大半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０のうち金属ブロック１７に接続されているパッド２６と半田付けされる。なお、ＣＰＵ８０及びマザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の金属ブロック１７とが、ビア導体２１Ｄ，２３Ｄで接続されてもよい。
ＣＰＵ８０が発熱すると、その熱は、ＣＰＵ８０が実装されている回路基板１０のＦ面１０Ｆ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属ブロック１７に伝わり、回路基板１０のＢ面１０Ｂ側のビルドアップ層２０に含まれるビア導体２１Ｄ，２３Ｄを介して金属ブロック１７からマザーボード８４へと放熱される。ここで、本実施形態の回路基板１０では、金属ブロック１７に接続されているビア導体２１Ｄの数が、ＣＰＵ８０が実装されるＦ面１０Ｆ側のビルドアップ層２０の方が、放熱先のマザーボード８４が接続されるＢ面１１Ｂ側のビルドアップ層２０より多くなっているので、ＣＰＵ８０から金属ブロック１７への熱の伝達を効率よく行うことができる。
ところで、回路基板１０は、ＣＰＵ８０の使用、不使用により熱伸縮を繰り返す。そして、金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との熱伸縮率の相違から、金属ブロック１７とビルドアップ層２０の第１絶縁樹脂層２１との間に剪断力が作用し、第１絶縁樹脂層２１と共にビア導体２１Ｄが金属ブロック１７から剥離することが懸念される。しかしながら、本実施形態の回路基板１０では、金属ブロック１７のうち第１絶縁樹脂層２１，２１で覆われている表裏の両面（第１主面１７Ｆ及び第２主面１７Ｂ）が粗面になっているので、金属ブロック１７と第１絶縁樹脂層２１，２１との剥離を抑えることができ、回路基板１０における金属ブロック１７の固定が安定する。さらに、金属ブロック１７の表面を粗面にすることで、金属ブロック１７と第１絶縁樹脂層２１，２１及びキャビティ１６内の充填樹脂１６Ｊとの接触面積が増し、金属ブロック１７から回路基板１０への排熱効率が上がる。
また、金属ブロック１７は、表裏の面で粗度が異なるが、粗度が比較的大きい方の面（第１主面１７Ｆ）でＣＰＵ８０と接続され、粗度が比較的小さい方の面（第２主面１７Ｂ）でマザーボード８４と接続されるため、熱応力の大きい第１主面１７Ｆ側で、金属ブロック１７と第１絶縁樹脂層２１との剥離をより一層抑えることができる。
また、金属ブロック１７の側面が、中央に向かって深くなるように湾曲した溝形側面１７Ａとなっているため、金属ブロック１７の側面が平坦面のものよりも充填樹脂１６Ｊとの接触面積を大きくすることができ、固定強度を従来よりも高くすることができる。
また、銅板５０から金属ブロック１７への加工をプレス加工等により行うと、金属ブロック１７の外縁部がダレて、第１主面１７Ｆ又は第２主面１７Ｂから突出した部分が第１導体層２２と接触し、ショートが発生する虞がある。これに対し、本実施形態の回路基板１０では、銅板５０から金属ブロック１７への加工をエッチング処理により行っているため、金属ブロック１７の外縁部が第１主面１７Ｆ又は第２主面１７Ｂより突出することを防ぐことができ、ショートの発生を防ぐことができる。
［第２実施形態］
本実施形態の回路基板１０Ｖは、図１４に示されている。この回路基板１０Ｖには、金属ブロック１７を収容したキャビティ１６の近傍に、積層セラミックコンデンサ３０を収容した複数のキャビティ３２が備えられている。積層セラミックコンデンサ３０は、例えば、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっている。また、各積層セラミックコンデンサ３０は、金属ブロック１７と同様に、コア基板１１のＦ面１１Ｆ及びＢ面１１Ｂから僅かに突出し、積層セラミックコンデンサ３０の各電極３１の第１平面３１Ｆがコア基板１１のＦ面１１Ｆ側の導体回路層１２における最外面と面一になると共に、積層セラミックコンデンサ３０の各電極３１の第２平面３１Ｂがコア基板１１のＢ面１１Ｂ側の導体回路層１２における最外面と面一になっていて、電子部品実装部２６Ｊの下方に配されている。そして、それら各積層セラミックコンデンサ３０の電極３１に、コア基板１１の表裏両面のビルドアップ層２０，２０に含まれるビア導体２１Ｄ，２３Ｄが接続されている。また、この回路基板１０Ｖを製造する際には、金属ブロック１７と積層セラミックコンデンサ３０とが同じ工程でキャビティ１６，３２に収容される。ここで、積層セラミックコンデンサ３０の電極３１と第１導体層２２との間を接続するビア導体２１Ｄの径（トップ径）と、導体回路層１２と第１導体層２２との間を接続するビア導体２１Ｄの径（トップ径）と、金属ブロック１７と第１導体層２２との間を接続するビア導体２１Ｄの径（トップ径）とはそれぞれ略同じでも良いが、異なっていても良い。
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態のビア導体２１Ｄは、ビア導体２３Ｄによって回路基板１０，１０Ｖの最外面に露出したパッド２６まで接続された状態になっていたが、例えば、ビア導体２３Ｄが接続されていない、パッド２６が設けられていない、など、ビア導体２１Ｄに接続された導体が回路基板１０，１０Ｖの最外面に露出した部分に接続されていない状態であってもよい。
（２）上記実施形態の回路基板１０，１０Ｖは、金属ブロック１７に接続されているビア導体２１Ｄの数が、コア基板１１のＦ面１１Ｆ側のビルドアップ層２０の方が、Ｂ面１１Ｂ側のビルドアップ層２０より多くなっていたが、Ｂ面１１Ｂ側のビルドアップ層２０のビア導体２１Ｄの数の方が多くてもよいし、あるいは、同数であってもよい。
（３）上記実施形態の金属ブロック１７の表裏の面は、銅板５０を切断する前に粗化されていたが、切断後に粗化されてもよい。その場合は、金属ブロック１７の表面すべてが粗化されている状態になる。
（４）上記実施形態の金属ブロックは、酸により表面の粗化を行っていたが、例えば、粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。
（５）上記第２実施形態では、キャビティ３２に収容されているのが積層セラミックコンデンサ３０であったが、積層セラミックコンデンサ３０ではなく、他の電子部品、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品のほか、ＩＣ回路等の能動部品など、であってもよい。
（６）上記実施形態では、キャビティ１６の内側面が平坦面となっていたが、図１５に示すように、溝形側面１７Ａに向かって膨出する膨出側面１６Ａとなっていてもよい。
（７）上記実施形態の金属ブロック１７は、その平面形状が長方形であったが、他の多角形状であってもよいし、図１６に示すように円形であってもよいし、楕円形又は長円形であってもよい。
（８）上記実施形態の金属ブロック１７は銅製であったが、これに限られるものではなく、例えば、銅にモリブデンやタングステンを混ぜたものや、アルミニウム等であってもよい。
（９）上記実施形態では、金属ブロック１７の第１主面１７Ｆと第２主面１７Ｂとの間の距離が、コア基板１１の板厚より大きくなっていたが、コア基板１１の板厚と同一であってもよいし、コア基板１１の板厚より小さくてもよい。
（１０）上記実施形態では、金属ブロック１７がマウンターによってキャビティ１６に収められる際に、複数の金属ブロック１７が予め第１主面１７Ｆ（粗度の大きい方の面）が下になっている状態で並べられていたが、表裏の面がランダムになっている状態で並べられ、その中から粗度の大きい方の面が下になっているものを選んで収容する、又は、粗度の違いを見分け、粗度の大きい方の面が下になっているものはそのまま、粗度の小さい方の面が下になっているものはひっくり返して収容する構成であってもよい。後者の場合、例えば、銅板５０の片面に色を付ける等目印をつけ、その目印を手掛かりとして粗度の違いを見分ける構成としてもよい。
（１１）上記実施形態では、第１主面１７Ｆの算術平均粗さＲａが２．１［μｍ］で、第２主面１７Ｂの算術平均粗さＲａが０．１６［μｍ］であったが、金属ブロック１７の第１主面１７Ｆの粗度が第２主面１７Ｂの粗度よりも小さければよく、上記数値に限られるものではない。好ましくは、第１主面１７Ｆの算術平均粗さが１．０［μｍ］〜３．０［μｍ］の範囲内で、第２主面１７Ｂの算術平均粗さが０．１［μｍ］〜１．０［μｍ］の範囲内であることが適当である。
（１２）上記実施形態では、金属ブロック１７の側面が湾曲していたが、第１主面１７Ｆ及び第２主面１７Ｂと直交する構成であってもよい。
１０，１０Ｖ 回路基板
１１ コア基板
１６，３２ キャビティ
１６Ｊ 充填樹脂
１７ 金属ブロック
２０ ビルドアップ層
２１ 第１絶縁樹脂層（絶縁樹脂層）
２１Ｄ ビア導体（第１ビア導体、第２ビア導体）
２６Ｊ 電子部品実装部
２６Ｂ 大パッド（基板接続部）

Claims (17)

  1. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記キャビティに収容される金属ブロックと、
    前記コア基板の表裏に積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、
    前記キャビティと前記金属ブロックとの隙間に充填される充填樹脂と、
    前記コア基板の表側に積層される前記ビルドアップ層の最外部に設けられて、電子部品が実装される電子部品実装部と、を有する回路基板であって、
    前記金属ブロックのうち前記ビルドアップ層で覆われる表裏の両面における樹脂との接続面が粗面であり、かつ、前記表裏の両面のうち前記電子部品実装部側の面の粗度が反対側の面の粗度よりも大きい。
  2. 請求項１に記載の回路基板であって、
    前記金属ブロックの前記表裏の両面のうち前記電子部品実装部側の面の算術平均粗さが１．０［μｍ］〜３．０［μｍ］であり、反対側の面の算術平均粗さが０．１［μｍ］〜１．０［μｍ］である。
  3. 請求項１又は２に記載の回路基板であって、
    前記コア基板の裏側に積層される前記ビルドアップ層の最外部に設けられて、他の回路基板に接続される基板接続部と、
    前記電子部品実装部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続される第１のビア導体と、
    前記基板接続部側の最内部の前記ビルドアップ層に設けられ、前記金属ブロックに接続される第２のビア導体と、を有する。
  4. 請求項３に記載の回路基板であって、
    前記第１のビア導体の数は前記第２のビア導体の数よりも多い。
  5. 請求項１乃至４の何れか１の請求項に記載の回路基板であって、
    前記金属ブロックのうち前記表裏の両面間の側面は、溝状に窪んでいる。
  6. 請求項５に記載の回路基板であって、
    前記側面がエッチング面となっている。
  7. 請求項１乃至６の何れか１の請求項に記載の回路基板であって、
    前記コア基板を貫通する複数の前記キャビティと、
    何れかの前記キャビティに収容される前記金属ブロックと、
    何れかの他の前記キャビティに収容される電子部品と、を有する。
  8. コア基板にキャビティを形成することと、
    前記コア基板の表裏に前記キャビティを覆う絶縁樹脂層を含むビルドアップ層を積層することと、を行う回路基板の製造方法であって、
    前記キャビティに、表裏の面で粗度が異なる金属ブロックを収容することと、
    前記キャビティと前記金属ブロックとの隙間に充填樹脂を充填することと、
    前記コア基板の表裏に積層される前記ビルドアップ層のうち、前記金属ブロックの粗度が大きい側の面を覆う前記ビルドアップ層の最外部に、電子部品が実装される電子部品実装部を設けることと、を行う。
  9. 請求項８に記載の回路基板の製造方法であって、
    前記金属ブロックの前記表裏の両面のうち前記電子部品実装部側の面の算術平均粗さを１．０［μｍ］〜３．０［μｍ］にして、反対側の面の算術平均粗さを０．１［μｍ］〜１．０［μｍ］にする。
  10. 請求項８又は９に記載の回路基板の製造方法であって、
    前記コア基板の裏側に積層される前記ビルドアップ層の最外部に、他の回路基板に接続される基板接続部を設けることと、
    前記電子部品実装部側の最内部の前記ビルドアップ層に、前記金属ブロックに接続される第１のビア導体を設けることと、
    前記基板接続部側の最内部の前記ビルドアップ層に、前記金属ブロックに接続される第２のビア導体を設けることと、を行う。
  11. 請求項１０に記載の回路基板の製造方法であって、
    前記第１のビア導体の数を前記第２のビア導体の数よりも多くする。
  12. 請求項８乃至１１の何れか１の請求項に記載の回路基板の製造方法であって、
    前記金属ブロックのうち前記表裏の両面間の側面を、溝状に窪ませる。
  13. 請求項１２に記載の回路基板の製造方法であって、
    表裏の面で粗度が異なる金属板の表裏の両面に所定パターンのエッチングレジストを形成し、前記エッチングレジストから露出している部分をエッチングにより切断して前記金属ブロックを製造する。
  14. 請求項１３に記載の回路基板の製造方法であって、
    前記エッチングレジストが形成された前記金属板を途中までエッチングすることと、
    ハーフエッチングされた前記金属板を支持部材に貼ることと、
    前記支持部材に貼られた状態の前記金属板をエッチングにより切断することとを行う。
  15. 請求項１３又は１５に記載の回路基板の製造方法であって、
    表面が粗面になっている電極に金属を電着させ、前記電極に接していた方の面が反対側の面よりも粗度が大きい電解金属箔を得ることと、
    前記電解金属箔の表裏の両面を粗化して前記金属板を得ることと、を行う。
  16. 請求項８乃至１５の何れか１の請求項に記載の回路基板の製造方法であって、
    前記コア基板に複数の前記キャビティを形成することと、
    何れかの前記キャビティに前記金属ブロックを収容することと、
    何れかの他の前記キャビティに電子部品を収容することと、を行う。
  17. 請求項８乃至１６の何れか１の請求項に記載の回路基板の製造方法であって、
    前記キャビティを覆う前記絶縁樹脂層の一部を前記キャビティに入り込ませて前記充填樹脂を形成する。
JP2015026082A 2015-02-13 2015-02-13 回路基板及びその製造方法 Pending JP2016149475A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015026082A JP2016149475A (ja) 2015-02-13 2015-02-13 回路基板及びその製造方法
US15/044,295 US10143092B2 (en) 2015-02-13 2016-02-16 Circuit substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015026082A JP2016149475A (ja) 2015-02-13 2015-02-13 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016149475A true JP2016149475A (ja) 2016-08-18

Family

ID=56622510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015026082A Pending JP2016149475A (ja) 2015-02-13 2015-02-13 回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US10143092B2 (ja)
JP (1) JP2016149475A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330701B2 (en) 2019-09-25 2022-05-10 Kioxia Corporation Module board and printed board

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
CN112040631B (zh) * 2020-08-05 2021-04-27 景旺电子科技(珠海)有限公司 电路板的嵌铜块方法及电路板的嵌铜块工具
EP3996473A1 (en) * 2020-11-05 2022-05-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electronic components and thermally conductive blocks on both sides
US11439018B2 (en) * 2020-12-29 2022-09-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11412618B2 (en) * 2020-12-29 2022-08-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
US20020189853A1 (en) * 2001-06-15 2002-12-19 Phoenix Precision Technology Corp. BGA substrate with direct heat dissipating structure
US7383629B2 (en) * 2004-11-19 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making circuitized substrates utilizing smooth-sided conductive layers as part thereof
TWI360375B (en) * 2007-03-29 2012-03-11 Advanced Semiconductor Eng Carrier with embedded component and manufacturing
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5987314B2 (ja) 2011-12-27 2016-09-07 イビデン株式会社 プリント配線板
US20140251658A1 (en) * 2013-03-07 2014-09-11 Bridge Semiconductor Corporation Thermally enhanced wiring board with built-in heat sink and build-up circuitry
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板
EP2894950B1 (en) * 2013-05-31 2020-07-29 Dialog Semiconductor GmbH Embedded heat slug to enhance substrate thermal conductivity
US9661738B1 (en) * 2014-09-03 2017-05-23 Flextronics Ap, Llc Embedded coins for HDI or SEQ laminations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330701B2 (en) 2019-09-25 2022-05-10 Kioxia Corporation Module board and printed board

Also Published As

Publication number Publication date
US10143092B2 (en) 2018-11-27
US20160242293A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
JP2016149475A (ja) 回路基板及びその製造方法
JP2016015433A (ja) 回路基板及びその製造方法
JP2016025143A (ja) 回路基板及びその製造方法
JP2016096297A (ja) 金属塊内蔵配線板及びその製造方法
JP2016015432A (ja) 回路基板及びその製造方法
US9554462B2 (en) Printed wiring board
US20130284506A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2016207940A (ja) 電子部品内蔵配線板及びその製造方法
JP2014236188A (ja) 配線板及びその製造方法
JP2013214579A (ja) 配線板及びその製造方法
US9831163B2 (en) Circuit substrate and method for manufacturing the same
JP2014236187A (ja) 配線板及びその製造方法
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
JP2016171118A (ja) 回路基板及びその製造方法
JP2015211204A (ja) 回路基板及びその製造方法
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
JP2014049578A (ja) 配線板、及び、配線板の製造方法
JP2007329318A (ja) 基板
JP2017069474A (ja) 回路基板及びその製造方法
JP2017084843A (ja) 回路基板及びその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP2016149474A (ja) 回路基板及びその製造方法
JP2016171121A (ja) 回路基板及びその製造方法
JP2017069497A (ja) 回路基板及びその製造方法