JP2016207940A - 電子部品内蔵配線板及びその製造方法 - Google Patents

電子部品内蔵配線板及びその製造方法 Download PDF

Info

Publication number
JP2016207940A
JP2016207940A JP2015090711A JP2015090711A JP2016207940A JP 2016207940 A JP2016207940 A JP 2016207940A JP 2015090711 A JP2015090711 A JP 2015090711A JP 2015090711 A JP2015090711 A JP 2015090711A JP 2016207940 A JP2016207940 A JP 2016207940A
Authority
JP
Japan
Prior art keywords
electronic component
insulating resin
layer
core substrate
laminated core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015090711A
Other languages
English (en)
Inventor
健二 酒井
Kenji Sakai
健二 酒井
大介 池田
Daisuke Ikeda
大介 池田
俊樹 古谷
Toshiki Furuya
俊樹 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015090711A priority Critical patent/JP2016207940A/ja
Priority to US15/138,792 priority patent/US9807885B2/en
Publication of JP2016207940A publication Critical patent/JP2016207940A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1563—Reversing the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】従来よりもキャビティ内における電子部品の固定を強固にすることが可能な電子部品内蔵配線板及びその製造方法の提供を目的とする。
【解決手段】本発明の電子部品内蔵配線板１０では、積層コア基板１１が、複数の第１絶縁樹脂層１２と複数の第１導電層１３とが交互に積層されてなる。そして、小キャビティ１６Ａは、第１絶縁樹脂層１２を３層貫通して形成されているのに対し、大キャビティ１６Ｂは、第１絶縁樹脂層１２を５層貫通して形成されている。また、小キャビティ１６Ａと大キャビティ１６Ｂとに共通して、キャビティ１６Ａ，１６Ｂの厚さ方向の中央に、中央絶縁樹脂層１２Ａが位置している。
【選択図】図１

Description

本発明は、電子部品を収容するキャビティをコア基板に複数備えてそれらキャビティがビルドアップ層で覆われている電子部品内蔵配線板及びその製造方法に関する。
この種の電子部品内蔵配線板として、複数のキャビティが一様にコア基板を貫通する構造になっているものが知られている（例えば、特許文献１参照）。
特開２０１４−１８７１２５（段落［００１６］、図１、２）
しかしながら、上述した従来の電子部品内蔵配線板の構造では、キャビティに収容される電子部品の大きさが異なる場合、小さい電子部品にとってコア基板を貫通しているキャビティは過剰に大きいものとなる。即ち、従来の電子部品内蔵配線板では、キャビティと電子部品との大きさのバランスが悪くなることが起こり得る。
本発明は、上記事情に鑑みてなされたもので、キャビティと電子部品との大きさのバランスが良い電子部品内蔵配線板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項１に係る発明は、複数の絶縁樹脂層と複数の導電層とを交互に積層してなる積層コア基板と、前記積層コア基板の表裏の両側に重ねられ、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層と、前記積層コア基板の少なくとも１つの前記絶縁樹脂層を貫通して、電子部品をそれぞれ収容する複数のキャビティと、を有する電子部品内蔵配線板であって、前記複数のキャビティは、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含み、前記積層コア基板の板厚方向の中央の絶縁樹脂層が、前記複数のキャビティに共通してそれらキャビティの厚さ方向の中央に位置している。
本発明の第１実施形態に係る電子部品内蔵配線板の側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 電子部品内蔵配線板の製造工程を示す側断面図 ＣＰＵが搭載されている状態の電子部品内蔵配線板の側断面図 変形例に係る積層コア基板の部分平断面図 変形例に係る電子部品内蔵配線板の側断面図 変形例に係る電子部品内蔵配線板の側断面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１８に基づいて説明する。図１に示すように、本実施形態の電子部品内蔵配線板１０は、本発明の「電子部品」としての積層セラミックコンデンサ１７Ａ（本発明の「キャパシタ部品」に相当する）及び積層セラミックコイル１７Ｂ（本発明の「コイル部品」に相当する）が内蔵されている積層コア基板１１の表裏の両面にビルドアップ層２０，２０を積層してなる。
積層コア基板１１は、複数の第１絶縁樹脂層１２と複数の第１導電層１３とが交互に積層されてなる。詳細には、複数の第１絶縁樹脂層１２のうち板厚方向の中央に位置する中央絶縁樹脂層１２Ａの表裏の両側に第１導電層１３，１３が形成されていて、その第１導電層１３，１３上に第１絶縁樹脂層１２と第１導電層１３とが３層ずつ交互に重ねられている。また、第１絶縁樹脂層１２は、プリプレグ（芯材を樹脂含浸してなるＢステージの樹脂シート）から形成され、その厚さは２０〜３０μｍとなっている。
また、積層コア基板１１には、複数の第１絶縁樹脂層１２を貫通する２つのキャビティ１６，１６が形成されていて、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂはこれらキャビティ１６，１６にそれぞれ収容されることで積層コア基板１１に内蔵されている。積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、共に、セラミックス製の角柱体の両端部を１対の電極３１，３１で覆った構造になっていて、それらの平面形状は対応するキャビティ１６，１６の平面形状より一回り小さくなっている。また、積層セラミックコンデンサ１７Ａの厚さ（即ち、積層セラミックコンデンサ１７Ａの電極３１の表裏の一方の面である第１主面３１Ｆと、表裏の他方の面である第２主面３１Ｂとの間の距離）は、第１絶縁樹脂層１２略３層分であるのに対し、積層セラミックコイル１７Ｂの厚さ（即ち、積層セラミックコイル１７Ｂの電極３１の表裏の一方の面である第１主面３１Ｆと、表裏の他方の面である第２主面３１Ｂとの間の距離）は、第１絶縁樹脂層１２略５層分である。
各第１絶縁樹脂層１２には、それぞれ複数のビアホール１２Ｈが形成され、それらビアホール１２Ｈは、中央絶縁樹脂層１２Ａに向かって徐々に縮径したテーパー状になっている。なお、中央絶縁樹脂層１２Ａに形成されているビアホール１２Ｈは、下方に向かって徐々に縮径したテーパー状になっている。これらビアホール１２Ｈ内にめっきが充填されて複数のビア導体１２Ｄ（本発明の「第１ビア導体」に相当する）が形成されている。そして、第１絶縁樹脂層１２のビア導体１２Ｄによって、積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂと第１導電層１３との間及び第１絶縁樹脂層１２同士の間が接続されている。なお、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂに接続するビア導体１２Ｄは、第１主面３１Ｆ側にのみ配されていて、第２主面３１Ｂ側には配されていない。また、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの第１主面３１Ｆに接続するビア導体１２Ｄは、後述するビルドアップ層２０のビア導体２１Ｄも含めて同軸上に接続されている。
積層コア基板１１の表側面であるＦ面１１Ｆ側のビルドアップ層２０も、裏側面であるＢ面１１Ｂ側のビルドアップ層２０も共に、積層コア基板１１側から、第２絶縁樹脂層２１と第２導電層２２とを２層ずつ交互に積層してなる。第２絶縁樹脂層２１は、例えば、味の素ファインテクノ社製のＡＢＦフィルムであり、芯材を含んでいない。また、第２絶縁樹脂層２１の厚さは７〜１５μｍであり、積層コア基板１１の第１絶縁樹脂層１２よりも薄くなっている。また、第２導電層２２も、積層コア基板１１の第１導電層１３より薄くなっている（つまり、積層コア基板１１の第１絶縁樹脂層１２、第２導電層２２が共に、ビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２よりも厚くなっている）。
ビルドアップ層２０の第２絶縁樹脂層２１にも、複数のビアホール２１Ｈが形成され、それらビアホール２１Ｈ内にめっきが充填されて複数のビア導体２１Ｄ（本発明の「第２ビア導体」に相当する）が形成されている。そして、第２絶縁樹脂層２１のビア導体２１Ｄによって、第１導電層１３と第２導電層２２との間及び第２導電層２２同士の間が接続されている。また、第２絶縁樹脂層２１が積層コア基板１１の第１絶縁樹脂層１２よりも薄くなっていることに伴い第２絶縁樹脂層２１のビア導体２１Ｄは第１絶縁樹脂層１２のビア導体１２Ｄよりも短くなっていると共に、第２絶縁樹脂層２１のビア導体２１Ｄのビア径が第１絶縁樹脂層１２のビア導体１２Ｄのビア径よりも小さくなっている。
ビルドアップ層２０のうち最外層の第２導電層２２上には、ソルダーレジスト層２５が積層されている。ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導電層２２のうちパッド用孔から露出した部分がパッド２６になっている。
さて、上述したように、積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとでは厚さが異なっていて、積層セラミックコンデンサ１７Ａが積層セラミックコイル１７Ｂよりも厚くなっている。本実施形態の電子部品内蔵配線板１０では、これら積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとの厚さの違いに合わせて、２つのキャビティ１６，１６の厚さが異なっている（以下、適宜、積層セラミックコンデンサ１７Ａが収容されているキャビティ１６を「小キャビティ１６Ａ」といい、積層セラミックコイル１７Ｂが収容されているキャビティ１６を「大キャビティ１６Ｂ」という。なお、小キャビティ１６Ａが本発明の「第１キャビティ」に相当し、大キャビティ１６Ｂが本発明の「第２キャビティ」に相当する）。
小キャビティ１６Ａは、第１絶縁樹脂層１２を３層貫通して形成されているのに対し、大キャビティ１６Ｂは、第１絶縁樹脂層１２を５層貫通して形成されている。また、小キャビティ１６Ａと大キャビティ１６Ｂとに共通して、キャビティ１６Ａ，１６Ｂの厚さ方向の中央に、中央絶縁樹脂層１２Ａが位置している。つまり、小キャビティ１６Ａ、大キャビティ１６Ｂ及び積層コア基板１１の厚さ方向の中央が全て中央絶縁樹脂層１２Ａの位置で共通している。なお、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、キャビティ１６Ａ，１６Ｂから僅かに突出し、それらの第１主面３１Ｆ及び第２主面３１Ｂが、第１導電層１３の最外面とそれぞれ面一になっている。
また、積層セラミックコンデンサ１７Ａと小キャビティ１６Ａの内側面との間及び積層セラミックコイル１７Ｂと大キャビティ１６Ｂの内側面との間には素子保持樹脂１６Ｊ（本発明の「充填樹脂」に相当する）が充填され、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは各キャビティ１６Ａ，１６Ｂの内側面の全体から離間する位置に配置されている。この素子保持樹脂１６Ｊは第１絶縁樹脂層１２と同じ組成になっている。
次に、本実施形態の電子部品内蔵配線板１０の製造方法について説明する。まず、積層コア基板１１は以下のようにして製造される。
（１）図２（Ａ）に示すように、中央絶縁樹脂層１２Ａとしてのプリプレグの表裏の両面に、銅箔１２Ｃがラミネートされているものが用意される。
（２）図２（Ｂ）に示すように、積層コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて複数のビアホール１２Ｈが形成される。
（３）電解めっき処理が行われ、図２（Ｃ）に示すように、電解めっきがビアホール１２Ｈ内に充填されてビア導体１２Ｄが形成されると共に、銅箔１１Ｃ上に電解めっき膜が形成される。以降、銅箔１１Ｃと電解めっき膜とを合わせて電解めっき層３４という。
（４）図２（Ｄ）に示すように、電解めっき層３４上に、所定パターンのエッチングレジスト３３が形成される。
（５）エッチングが行われ、図３（Ａ）に示すように、電解めっき層３４のうちエッチングレジスト３３から露出した部分が除去される。
（６）エッチングレジスト３３が剥離され、図３（Ｂ）に示すように、残された電解めっき層３４により第１導電層１３が形成される。これにより、中央絶縁樹脂層１２Ａの表裏の第１導電層１３，１３がビア導体１２Ｄにより接続された状態になる。
（７）図３（Ｃ）に示すように、中央絶縁樹脂層１２Ａの表裏の両面上の第１導電層１３，１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められる。
（８）図４（Ａ）に示すように、表裏の両側の第１絶縁樹脂層１２にＣＯ２レーザが照射されて複数のビアホール１２Ｈ，１２Ｈが形成される。これらビアホール１２Ｈ，１２Ｈは、第１導電層１３，１３上に配置される。
（９）電解めっき処理が行われ、図４（Ｂ）に示すように、電解めっきがビアホール１２Ｈ，１２Ｈ内に充填されてビア導体１２Ｄ，１２Ｄが形成されると共に、電解めっき層３４．３４が形成される。
（１０）図４（Ｃ）に示すように、電解めっき層３４，３４上に、所定パターンのエッチングレジスト３３，３３が形成される。
（１１）エッチングが行われ、図５（Ａ）に示すように、電解めっき層３４，３４のうちエッチングレジスト３３，３３から露出した部分が除去される。
（１２）エッチングレジスト３３，３３が剥離され、図５（Ｂ）に示すように、残された電解めっき層３４，３４により第１導電層１３，１３が形成される。
（１３）図５（Ｃ）に示すように、既に積層されている第１絶縁樹脂層１２群（以降、単に「第１絶縁樹脂層１２群」という）に、ルーター又はＣＯ２レーザによって小キャビティ１６Ａが形成される。
（１４）図６（Ａ）に示すように、小キャビティ１６Ａが塞がれるように、ＰＥＴフィルムからなるテープ９０が第１絶縁樹脂層１２群のＦ面１２Ｆ上に張り付けられる。
（１５）積層セラミックコンデンサ１７Ａが用意される。
（１６）図６（Ｂ）に示すように、積層セラミックコンデンサ１７Ａがマウンター（図示せず）によって小キャビティ１６Ａに収められる。
（１７）図６（Ｃ）に示すように、第１絶縁樹脂層１２群の裏側面であるＢ面１２Ｂ上の第１導電層１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められ、重ねられた第１絶縁樹脂層１２から染み出た樹脂が小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填される。
（１８）図７（Ａ）に示すように、テープ９０が除去される。
（１９）図７（Ｂ）に示すように、第１絶縁樹脂層１２群の表側面であるＦ面１２Ｆ上の第１導電層１３上に、第１絶縁樹脂層１２としてのプリプレグと銅箔３７とが積層されてから、加熱プレスされる。その際、第１導電層１３，１３同士の間がプリプレグにて埋められ、重ねられた第１絶縁樹脂層１２から染み出た樹脂が小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填される。また、小キャビティ１６Ａを覆う表裏の第１絶縁樹脂層１２，１２から染み出て小キャビティ１６Ａの内面と積層セラミックコンデンサ１７Ａとの隙間に充填された熱硬化性樹脂によって素子保持樹脂１６Ｊが形成される。
（２０）上記した（８）〜（１２）と同様の処理により、図７（Ｃ）に示すように、第１絶縁樹脂層１２群の最外面に第１導電層１３が形成されて、第１導電層１３同士の間及び第１導電層１３と積層セラミックコンデンサ１７Ａとの間がビア導体１２Ｄによって接続された状態になる。
（２１）図８（Ａ）に示すように、第１絶縁樹脂層１２群に、ルーター又はＣＯ２レーザによって大キャビティ１６Ｂが形成される。
（２２）上記した（１４）〜（１９）と同様の処理により、図８（Ｂ）に示すように、大キャビティ１６Ｂに積層セラミックコイル１７Ｂが収められ、その上から第１絶縁樹脂層１２が積層される。
（２３）上記した（８）〜（１２）と同様の処理により、図９に示すように、第１絶縁樹脂層１２群の最外面に第１導電層１３が形成されて、第１導電層１３同士の間及び第１導電層１３と積層セラミックコイル１７Ｂとの間がビア導体１２Ｄによって接続された状態になる。以上で積層コア基板１１が完成する。なお、上述した積層コア基板１１の導電層１３の形成方法は、サブトラクティブ法又はテンティング法と呼ばれている。
次に、ビルドアップ層２０の形成以降の製造工程を説明する。
（１）図１０に示すように、積層コア基板１１の表裏の両側の最外層の第１導電層１３，１３上に第２絶縁樹脂層２１としてのＡＢＦフィルムが積層されて、加熱プレスされる。
（２）図１１に示すように、積層コア基板１１の表裏の両側の第２絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。
（３）無電解めっき処理が行われ、第２絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（４）図１２に示すように、無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（５）電解めっき処理が行われ、図１３に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第２絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
（６）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）が除去され、図１４に示すように、残された電解めっき膜３９及び無電解めっき膜により、積層コア基板１１の表裏の各第２絶縁樹脂層２１上に第２導電層２２が形成される。そして、積層コア基板１１の表裏の最外層の各第１導電層１３の一部と第２導電層２２とがビア導体２１Ｄによって接続される。
（７）上記した（１）〜（６）と同様の処理により、図１５に示すように、積層コア基板１１の表裏の各第２導電層２２上にさらに第２絶縁樹脂層２１と第２導電層２２とが形成されて、第２導電層２２同士の間がビア導体２１Ｄによって接続された状態になる。
（８）図１６に示すように、積層コア基板１１の表裏の最外層の各第２導電層２２上にソルダーレジスト層２５，２５が積層される。
（９）図１７に示すように、積層コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、積層コア基板１１の表裏の最外層の各第２導電層２２のうちパッド用孔から露出した部分がパッド２６になる。
（１０）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図１に示した金属膜４１が形成される。以上で電子部品内蔵配線板１０が完成する。なお、上述したビルドアップ層２０の第２導電層２２の形成方法は、セミアディティブ法と呼ばれている。
本実施形態の電子部品内蔵配線板１０の構造及び製造方法に関する説明は以上である。次に電子部品内蔵配線板１０の使用例と作用効果とを説明する。本実施形態の電子部品内蔵配線板１０は、パッド２６上に、半田バンプ２７が形成されて、その上（Ｆ面１０Ｆ側）にＣＰＵ９５等が搭載されて半田付けされることで使用される。このとき、ＣＰＵ９５のパッドがビア導体１２Ｄ，２１Ｄを介して積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの各電極３１，３１に接続される。そして、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが、例えば、ＣＰＵ９５に対する電源ラインに接続されて、その電源ラインの電圧の安定化のために使用されることが考えられる。また、これら積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが信号ラインに接続されてノイズ除去のために使用されることも考えられる。また、これら積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂは、積層コア基板１１の板厚方向から透視されると、ＣＰＵ９５に全体が重なる。なお、電子部品内蔵配線板１０のＢ面１０Ｂ側はマザーボード（図示せず）に接続される。
さて、本実施形態の電子部品内蔵配線板１０では、上述したように、積層セラミックコンデンサ１７Ａが積層セラミックコイル１７Ｂよりも積層コア基板１１の板厚方向で小さくなっている。このため、それら積層セラミックコンデンサ１７Ａと積層セラミックコイル１７Ｂとをそれぞれ収容するキャビティ１６Ａ，１６Ｂが同じ大きさであると、積層セラミックコンデンサ１７Ａにとってキャビティ１６Ａが大きすぎることになる。
しかしながら、本実施形態の電子部品内蔵配線板１０では、積層コア基板１１が複数の第１絶縁樹脂層１２を積層してなり、キャビティ１６Ａ，１６Ｂがそれら複数の第１絶縁樹脂層１２のうちの所定数の第１絶縁樹脂層１２を貫通して形成されているので、キャビティ１６Ａ，１６Ｂを積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの厚さに合わせて形成することができ、積層セラミックコンデンサ１７Ａとキャビティ１６Ａとの大きさのバランスを良くすることができる。
また、積層セラミックコンデンサ１７Ａにとってキャビティ１６Ａが大きすぎると、キャビティ１６Ａ内に第１絶縁樹脂層１２が入り込むため、積層コア基板１１の凹凸が大きくなると考えられる。しかも、キャビティ１６Ａ内に充填される素子保持樹脂１６Ｊの量が不十分となり、キャビティ１６Ａ内における積層セラミックコンデンサ１７Ａの固定が十分になされないことも考えられる。これに対して、本実施形態の電子部品内蔵配線板１０では、キャビティ１６Ａ，１６Ｂを積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの厚さに合わせて形成することができるので、上述した問題の発生が防がれる。
また、これらキャビティ１６Ａ，１６Ｂが、積層コア基板１１の製造過程における、中央絶縁樹脂層１２Ａに対する他の第１絶縁樹脂層１２の積層数が異なる複数のタイミングで第１絶縁樹脂層１２群を貫通することで形成されるので、異なる大きさのキャビティ１６Ａ，１６Ｂを容易に形成することができる。
ところで、一般的に、絶縁層に芯材を含む樹脂フィルムを用い、導電層をエッチングにより形成するサブトラクティブ法により形成される基板と、絶縁層に芯材を含まない樹脂フィルムを用い、導電層をメッキにより形成するセミアディティブ法により形成される基板とでは、サブトラクティブ法により形成される基板の方が剛性が強くなる一方、セミアディティブ法により形成される基板の方が配線パターンを密（ファイン）にすることができる。これに対して、本実施形態の電子部品内蔵配線板１０では、積層コア基板１１がサブトラクティブ法により形成され、ビルドアップ層２０がセミアディティブ法により形成されているので、最外層の第２導電層２２の配線パターンを密（ファイン）にしつつ、電子部品内蔵配線板１０全体の剛性を向上することができる。
また、積層コア基板１１の第１絶縁樹脂層１２、第１導電層１３が比較的厚く、ビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２が比較的薄くなっているので、最外層の第２導電層２２の配線パターンの密（ファイン）具合を確保しながら電子部品内蔵配線板１０全体の剛性を向上させるという効果を得つつも、積層コア基板１１の第１絶縁樹脂層１２、第１導電層１３とビルドアップ層２０の第２絶縁樹脂層２１、第２導電層２２とが同じ厚さになっているものと比べて、電子部品内蔵配線板１０を薄くすることができる。
また、本実施形態では、２つのキャビティ１６Ａ，１６Ｂの両方が表裏から第１絶縁樹脂層１２に覆われているので、キャビティ１６Ａ，１６Ｂと積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂとの間の素子保持樹脂１６Ｊが芯材を有する第１絶縁樹脂層１２から染み出る樹脂により形成されている。これにより、キャビティ１６が表裏から第２絶縁樹脂層２１に覆われて素子保持樹脂１６Ｊが芯材を有しない第２絶縁樹脂層２１から染み出る樹脂により形成される場合よりも、積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂがキャビティ１６Ａ，１６Ｂ内で動くことが規制され、キャビティ１６Ａ，１６Ｂ内における積層セラミックコンデンサ１７Ａ又は積層セラミックコイル１７Ｂの固定を強固にすることができる。
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）上記実施形態では、各キャビティ１６に電子部品が１つずつ収容されていたが、１つのキャビティ１６に複数の電子部品が収容されていてもよい。その際、図１９に示すように、キャビティ１６内に電子部品同士の接触を防ぐ突起１６Ｔが形成されていてもよい。
（２）上記実施形態では、積層コア基板１１の第１絶縁樹脂層１２がビルドアップ層２０の第２絶縁樹脂層２１よりも厚くなっていたが、ビルドアップ層２０の第２絶縁樹脂層２１が厚くなっていてもよいし、両者の厚さが同じであってもよい。
（３）上記実施形態では、積層コア基板１１の第１導電層１３がビルドアップ層２０の第２導電層２２よりも厚くなっていたが、ビルドアップ層２０の第２導電層２２が厚くなっていてもよいし、両者の厚さが同じであってもよい。
（４）上記実施形態では、上記実施形態では、積層セラミックコンデンサ１７Ａに接続されたビア導体１２Ｄ，２１ＤがＦ面１０Ｆ側のみに設けられていたが、図２０に示すように、Ｆ面１０Ｆ側とＢ面１０Ｂ側との両方に設けられていてもよい。この場合、積層セラミックコンデンサ１７Ａに接続されたビア導体１２Ｄ，２１Ｄがマザーボードに接続されてもよい。
（５）上記実施形態では、積層コア基板１１を構成する第１絶縁樹脂層１２の数が７つで奇数であったが、偶数であってもよい。この場合、複数の第１絶縁樹脂層１２のうち中央の２つの第１絶縁樹脂層１２が中央絶縁樹脂層１２Ａに相当する。
（６）上記実施形態では、本発明の「電子部品」が積層セラミックコンデンサ１７Ａや積層セラミックコイル１７Ｂであったが、例えば、コンデンサ、抵抗、サーミスタ、コイル等の受動部品や、ＩＣ回路等の能動部品などであってもよい。また、各キャビティ１６に収容される複数の「電子部品」は異なるものであってもよいし、同じものであってもよい。
（７）上記実施形態では、２つのキャビティ１６Ａ，１６Ｂの両方が表裏から第１絶縁樹脂層１２により覆われていたが、例えば、大キャビティ１６Ｂが表裏から第２絶縁樹脂層２１により覆われている構成であってもよい。この場合、大キャビティ１６Ｂ内の素子保持樹脂１６Ｊが第２絶縁樹脂層２１から染み出た樹脂により形成される。
（８）上記実施形態では、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂが、それらを収容するキャビティ１６Ａ，１６Ｂよりも厚かったが、薄くてもよい。この場合であっても、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂの厚さとキャビティ１６Ａ，１６Ｂの厚さとの差を小さくすることができ、積層セラミックコンデンサ１７Ａ及び積層セラミックコイル１７Ｂとキャビティ１６Ａ，１６Ｂとの大きさのバランスを良くすることができる。
（９）上記実施形態では、積層コア基板１１の第１絶縁樹脂層１２が全て同じ厚さになっていたが、図２１に示すように、複数の第１絶縁樹脂層１２のうち中央絶縁樹脂層１２Ａが他の第１絶縁樹脂層１２よりも厚い構成であってもよい。図２１に示す電子部品内蔵配線板１０Ｖでは、中央絶縁樹脂層１２Ａの厚さが他の第１絶縁樹脂層１２の厚さの３倍になっている。そして、小キャビティ１６Ａは、中央絶縁樹脂層１２Ａのみを貫通して形成されているのに対し、大キャビティ１６Ｂは、中央絶縁樹脂層１２Ａとその表裏１層ずつの第１絶縁樹脂層１２，１２を貫通して形成されている。
また、この電子部品内蔵配線板１０Ｖの中央絶縁樹脂層１２Ａには、導電用貫通孔５４が形成されている。導電用貫通孔５４は、中央絶縁樹脂層１２Ａの表裏の両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔５４Ａ，５４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。導電用貫通孔５４内にはめっきが充填されてスルーホール導電導体５５が形成され、そのスルーホール導電導体５５によって中央絶縁樹脂層１２Ａの表裏の第１導電層１３, １３の間が接続されている。
１０ 電子部品内蔵配線板
１１ 積層コア基板
１２ 第１絶縁樹脂層
１２Ａ 中央絶縁樹脂層
１２Ｄ ビア導体
１３ 第１導電層
１６ キャビティ
１６Ａ 小キャビティ（第１キャビティ）
１６Ｂ 大キャビティ（第２キャビティ）
１６Ｊ 素子保持樹脂（充填樹脂）
１７Ａ 積層セラミックコンデンサ（電子部品、キャパシタ部品）
１７Ｂ 積層セラミックコイル（電子部品、コイル部品）
２０ ビルドアップ層
２１ 第２絶縁樹脂層
２１Ｄ ビア導体
２２ 第２導電層

Claims (20)

  1. 複数の絶縁樹脂層と複数の導電層とを交互に積層してなる積層コア基板と、
    前記積層コア基板の表裏の両側に重ねられ、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層と、
    前記積層コア基板の少なくとも１つの前記絶縁樹脂層を貫通して、電子部品をそれぞれ収容する複数のキャビティと、を有する電子部品内蔵配線板であって、
    前記複数のキャビティは、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含み、
    前記積層コア基板の板厚方向の中央の絶縁樹脂層が、前記複数のキャビティに共通してそれらキャビティの厚さ方向の中央に位置している。
  2. 請求項１に記載の電子部品内蔵配線板であって、
    前記キャビティの内側面と前記電子部品の外側面との隙間に充填される充填樹脂が、前記積層コア基板の前記絶縁樹脂層と同じ組成になっている。
  3. 請求項１又は２に記載の電子部品内蔵配線板であって、
    前記積層コア基板の前記絶縁樹脂層は前記ビルドアップ層の前記絶縁樹脂層よりも厚い。
  4. 請求項３に記載の電子部品内蔵配線板であって、
    前記積層コア基板の前記導電層は前記ビルドアップ層の前記導電層よりも厚い。
  5. 請求項３又は４に記載の電子部品内蔵配線板であって、
    前記積層コア基板の前記絶縁樹脂層を貫通するビア導体のビア径が、前記ビルドアップ層の前記絶縁樹脂層を貫通するビア導体のビア径よりも大きい。
  6. 請求項１乃至５の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記第２キャビティは前記第１キャビティよりも、前記積層コア基板の前記絶縁樹脂層偶数層分厚くなっている。
  7. 請求項６の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記第１キャビティに収容される前記電子部品はキャパシタ部品であり、前記第２キャビティに収容される前記電子部品はコイル部品である。
  8. 請求項１乃至７の何れか１の請求項に記載の電子部品内蔵配線板であって、
    表側の前記ビルドアップ層の最外層には、実装電子部品と接続するための実装電子部品接続部が備えられ、
    前記複数のキャビティに収容されている各前記電子部品は、前記実装電子部品接続部に前記実装電子部品が接続される際に、前記積層コア基板の板厚方向から透視されると前記実装電子部品に全体が重なるように配置されている。
  9. 請求項１乃至８の何れか１の請求項に記載の電子部品内蔵配線板であって、
    前記積層コア基板の前記導電層はサブトラクティブ法により形成されている一方、前記ビルドアップ層の前記導電層はセミアディティブ法により形成されている。
  10. 請求項９に記載の電子部品内蔵配線板であって、
    前記積層コア基板の前記絶縁樹脂層は芯材を含んでいる一方、前記ビルドアップ層の前記絶縁樹脂層は芯材を含んでいない。
  11. 複数の絶縁樹脂層と複数の導電層とを交互に積層して積層コア基板を形成することと、
    前記積層コア基板の前記絶縁樹脂層を貫通して複数のキャビティを形成することと、
    前記複数のキャビティに電子部品をそれぞれ収容することと、
    前記積層コア基板の表裏の両側に、前記積層コア基板と異なる組成の絶縁樹脂層と導電層とを積層してなるビルドアップ層を重ねることと、を行う電子部品内蔵基板の製造方法であって、
    前記積層コア基板の板厚方向の中央となる中央の前記絶縁樹脂層の表裏の両側に、前記導電層と他の前記絶縁樹脂層とを交互に重ねていく積層工程により、前記積層コア基板を形成することと、
    前記積層工程における前記中央の絶縁樹脂層に対する前記他の絶縁樹脂層の積層数が異なる複数のタイミングで前記絶縁樹脂層を貫通することで、前記積層コア基板の板厚方向で互いに厚さが異なる第１と第２のキャビティを含む複数のキャビティを形成することと、を行う。
  12. 請求項１１に記載の電子部品内蔵配線板の製造方法であって、
    全ての前記キャビティの表裏の両側を、前記積層コア基板の前記絶縁樹脂層で覆い、
    各前記キャビティを覆う前記絶縁樹脂層を前記キャビティの内側面と前記電子部品の外側面との隙間に染み出させて充填樹脂を形成する。
  13. 請求項１１又は１２に記載の電子部品内蔵配線板の製造方法であって、
    前記積層コア基板の前記絶縁樹脂層を前記ビルドアップ層の前記絶縁樹脂層よりも厚くする。
  14. 請求項１３に記載の電子部品内蔵配線板の製造方法であって、
    前記積層コア基板の前記導電層を前記ビルドアップ層の前記導電層よりも厚くする。
  15. 請求項１３又は１４に記載の電子部品内蔵配線板の製造方法であって、
    前記積層コア基板の前記絶縁樹脂層を貫通するビア導体のビア径を、前記ビルドアップ層の前記絶縁樹脂層を貫通するビア導体のビア径よりも大きくする。
  16. 請求項１１乃至１５の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
    前記第２キャビティを前記第１キャビティよりも、前記積層コア基板の前記絶縁樹脂層偶数層分厚くする。
  17. 請求項１６に記載の電子部品内蔵配線板の製造方法であって、
    前記第１キャビティに前記電子部品としてキャパシタ部品を収容し、前記第２キャビティに前記電子部品としてコイル部品を収容する。
  18. 請求項１１乃至１７の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
    前記ビルドアップ層の表側の最外層に、実装電子部品と接続するための実装電子部品接続部を備え、
    前記複数のキャビティに収容される各前記電子部品を、前記実装電子部品接続部に前記実装電子部品が接続される際に、前記積層コア基板の板厚方向から透視されると前記実装電子部品に全体が重なるように配置する。
  19. 請求項１１乃至１８の何れか１の請求項に記載の電子部品内蔵配線板の製造方法であって、
    前記積層コア基板の前記導電層をサブトラクティブ法により形成し、前記ビルドアップ層の前記導電層をセミアディティブ法により形成する。
  20. 請求項１９に記載の電子部品内蔵配線板の製造方法であって、
    前記積層コア基板の前記絶縁樹脂層として芯材を含む樹脂シートを用い、前記ビルドアップ層の前記絶縁樹脂層として芯材を含まない樹脂シートを用いる。
JP2015090711A 2015-04-27 2015-04-27 電子部品内蔵配線板及びその製造方法 Pending JP2016207940A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015090711A JP2016207940A (ja) 2015-04-27 2015-04-27 電子部品内蔵配線板及びその製造方法
US15/138,792 US9807885B2 (en) 2015-04-27 2016-04-26 Wiring board with built-in electronic component and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015090711A JP2016207940A (ja) 2015-04-27 2015-04-27 電子部品内蔵配線板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016207940A true JP2016207940A (ja) 2016-12-08

Family

ID=57147545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015090711A Pending JP2016207940A (ja) 2015-04-27 2015-04-27 電子部品内蔵配線板及びその製造方法

Country Status (2)

Country Link
US (1) US9807885B2 (ja)
JP (1) JP2016207940A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197876A (ja) * 2018-05-07 2019-11-14 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． フリップチップパッケージ基板
WO2022196262A1 (ja) * 2021-03-19 2022-09-22 Tdk株式会社 電子部品内蔵基板及びその製造方法
TWI823387B (zh) * 2021-05-14 2023-11-21 大陸商珠海越亞半導體股份有限公司 一種多器件分次嵌埋封裝基板及其製造方法
KR102658337B1 (ko) * 2021-05-14 2024-04-18 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
JP2015211194A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9839131B2 (en) * 2015-10-21 2017-12-05 International Business Machines Corporation Embedding a discrete electrical device in a printed circuit board
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
CN207022275U (zh) * 2017-04-01 2018-02-16 奥特斯(中国)有限公司 部件承载件
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP2019079901A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
EP3483921A1 (en) 2017-11-11 2019-05-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
CN116709645A (zh) 2019-12-02 2023-09-05 奥特斯科技(重庆)有限公司 制造部件承载件的方法及部件承载件
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11342272B2 (en) * 2020-06-11 2022-05-24 Advanced Semiconductor Engineering, Inc. Substrate structures, and methods for forming the same and semiconductor package structures
US20240006290A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Lth and svlc hybrid core architecture for lower cost component embedding in package substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2197540B (en) * 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
DE60128656T2 (de) * 2000-02-25 2007-10-04 Ibiden Co., Ltd., Ogaki Mehrschichtige leiterplatte und verfahren zu ihrer herstellung
JP5082321B2 (ja) * 2006-07-28 2012-11-28 大日本印刷株式会社 多層プリント配線板及びその製造方法
JP2009224379A (ja) * 2008-03-13 2009-10-01 Renesas Technology Corp 半導体装置およびその製造方法
KR101775150B1 (ko) * 2010-07-30 2017-09-05 삼성전자주식회사 다층 라미네이트 패키지 및 그 제조방법
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5342704B1 (ja) * 2012-11-12 2013-11-13 太陽誘電株式会社 高周波回路モジュール
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
JP5509362B1 (ja) * 2013-03-22 2014-06-04 太陽誘電株式会社 部品内蔵回路基板及びその検査方法
JP2014187125A (ja) 2013-03-22 2014-10-02 Ibiden Co Ltd 電子部品内蔵配線板の製造方法および電子部品内蔵配線板
JP6173781B2 (ja) * 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197876A (ja) * 2018-05-07 2019-11-14 恆勁科技股分有限公司Ｐｈｏｅｎｉｘ Ｐｉｏｎｅｅｒ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ． フリップチップパッケージ基板
WO2022196262A1 (ja) * 2021-03-19 2022-09-22 Tdk株式会社 電子部品内蔵基板及びその製造方法
TWI823387B (zh) * 2021-05-14 2023-11-21 大陸商珠海越亞半導體股份有限公司 一種多器件分次嵌埋封裝基板及其製造方法
JP7393469B2 (ja) 2021-05-14 2023-12-06 ズハイ アクセス セミコンダクター シーオー．，エルティーディー 複数の部品を複数回で埋め込みパッケージングした基板及びその製造方法
KR102658337B1 (ko) * 2021-05-14 2024-04-18 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 다중 소자의 단계적 임베디드 패키지 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US9807885B2 (en) 2017-10-31
US20160316566A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
JP2016207940A (ja) 電子部品内蔵配線板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
US9119322B2 (en) Wiring board and method for manufacturing the same
US20120188734A1 (en) Wiring board and method for manufacturing the same
KR20130080294A (ko) 커패시터 내장형 인쇄회로기판 및 그의 제조방법
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP2017157792A (ja) 電子部品内蔵基板及びその製造方法
US20120314389A1 (en) Wiring board and method for manufacturing same
JP2010129992A (ja) 配線基板
JP4287733B2 (ja) 電子部品内蔵多層プリント配線板
JP2017162849A (ja) 配線基板及びその製造方法
JP2015220281A (ja) プリント配線板
JP2015035497A (ja) 電子部品内蔵配線板
JP2016149475A (ja) 回路基板及びその製造方法
JP2018018936A (ja) 配線基板
JP2015035496A (ja) 電子部品内蔵配線板の製造方法
JP2016171119A (ja) 回路基板及びその製造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
US20160044788A1 (en) Printed circuit board and manufacturing method thereof
JP2016171118A (ja) 回路基板及びその製造方法
JP2016076656A (ja) 電子部品内蔵配線板及びその製造方法
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
JP2017084843A (ja) 回路基板及びその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법