JP2019197876A - フリップチップパッケージ基板 - Google Patents

フリップチップパッケージ基板 Download PDF

Info

Publication number
JP2019197876A
JP2019197876A JP2018159981A JP2018159981A JP2019197876A JP 2019197876 A JP2019197876 A JP 2019197876A JP 2018159981 A JP2018159981 A JP 2018159981A JP 2018159981 A JP2018159981 A JP 2018159981A JP 2019197876 A JP2019197876 A JP 2019197876A
Authority
JP
Japan
Prior art keywords
flip chip
chip package
layer
package substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018159981A
Other languages
English (en)
Inventor
竹青 胡
Zhu Qing Hu
竹青 胡
詩濱 許
Shr-Bin Shiu
詩濱 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phoenix Pioneer Technology Co Ltd
Original Assignee
Phoenix Pioneer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phoenix Pioneer Technology Co Ltd filed Critical Phoenix Pioneer Technology Co Ltd
Publication of JP2019197876A publication Critical patent/JP2019197876A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】フリップチップパッケージ基板を提供する。【解決手段】回路構造の一側面に強化構造が設けられることで、フリップチップパッケージ基板の剛性強度が増加するため、フリップチップパッケージ基板が大寸法パッケージである場合、フリップチップパッケージ基板は良好な剛性を有し、電子パッケージ部材の反りを回避することができる。【選択図】図２Ａ

Description

本発明は、フリップチップパッケージ技術に関し、特に強化構造を有するフリップチップパッケージ基板に関するものである。
近年、産業応用の発展に伴い、人工知能（ＡＩ）チップ、ハイエンドチップまたは積層チップ等のような大寸法チップパッケージ規格へ研究開発が進んでいる。例えば３Ｄまたは２．５ＤのＩＣ製造プロセスは、高密度回路／高積層数／大寸法設計のハイエンド製品、例えば人工知能（ＡＩ）チップ、ＧＰＵ等に応用されている。
従って、業界は、人工知能（ＡＩ）チップ、ハイエンドチップまたは積層チップ等のような大寸法チップを搭載するために、大寸法パネルのフリップチップパッケージ基板、例えば４０×４０ｍｍ2、７０×７０ｍｍ2またはその他重厚構造の板型を代わりに使用している。
図１Ａに示すように、該電子装置１は、回路板１８と、該回路板１８に設けられたフリップチップパッケージ基板１ａと、該フリップチップパッケージ基板１ａに結合された半導体チップ１９とを含む。具体的には、図１Ｂに示すように、該フリップチップパッケージ基板１ａは、コア層１０と、該コア層１０の両側に設けられた回路構造１１と、該回路構造１１に設けられたソルダレジスト層１２とを備え、該コア層１０は、該回路構造１１の回路層１１０と電気的に接続する導電スルーホール１００を有し、該回路構造１１は、それらの回路層１１０を被覆する少なくとも１つの誘電層１１１をさらに含む。又、接点（即ちＩ／Ｏ）１１２として該ソルダレジスト層１２から該回路構造１１の最外側の回路層１１０が露出し、半田材１３、１３'により該回路板１８と該半導体チップ１９とが結合される。
従来、コア層１０の製造には、ガラス繊維とエポキシ樹脂とからなる基材、例えばＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＦＲ４またはＦＲ５等が用いられ、その上に導通孔製造工程、例えば機械ドリル、レーザドリルまたは両テーパ状ビアホール等の孔開け工程を行い、孔の中に導電材を電気めっきで形成し、樹脂を充填（ｐｌｕｇｉｎ）している。
ただし、図１Ａに示すように、従来の電子装置１は、パッケージ過程において、該フリップチップパッケージ基板１ａが大寸法である場合、該フリップチップパッケージ基板１ａの剛性が不十分であり、該パッケージ高温製造工程において該フリップチップパッケージ基板１ａの各層間材料での熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｔｈｅｒｍａｌ ｅｘｐａｎｓｉｏｎ、ＣＴＥともいう）が不均一となり、反りが発生してしまうため、該半導体チップ１９との接続不良（例えば半田材１３'の未接合）になったり、半田付けの際に該回路板１８との接続不良（例えば半田材１３"の未接合）になったりすることがある。ひどい場合は、応力の関係によって該半導体チップ１９自身の電気故障または破損になったりすることさえある。
さらに、該コア層１０の厚さｈ（図１Ｂ参照）を本来の０．６ｍｍから１．０ｍｍ以上に増加することで、該フリップチップパッケージ基板１ａの剛性強度を増加させ、該フリップチップパッケージ基板１ａの反り程度を低減させようとすると、該コア層１０の厚さｈが増加する場合は、以下の欠点が生じてしまう。
（一）該コア層１０を厚くする方法は、薄型化または微細化向けのパッケージ設計の要求を満たすことができない。具体的には、該フリップチップパッケージ基板１ａの反りを防止するために、該コア層１０の厚さを増加すると、該フリップチップパッケージ基板１ａ全体が厚くなり、基板の製造には不利になり、加工コストが高くなる。
（二）該コア層１０を厚くした結果、各導電スルーホール１００の間の細ピッチの製造はより困難となる。具体的には、該コア層１０の厚さｈが増加すると、従来の技術では、該導電スルーホール１００の直径が大きくなり、該導電スルーホール１００の端面（孔径ｗ）のさらなる縮小ができず、導電スルーホール１００の間隙の効果的な縮小はできなくなる。
（三）該コア層１０を厚くした結果、細ピッチ回路の製造はより困難となる。具体的には、該コア層１０の厚さｈが増加すると、それに従って該導電スルーホール１００の孔径及びそのアスペクト比は大きくなる。言い換えれば、該導電スルーホール１００には、深さ（該厚さｈ）の増加に合わせるだけの孔径ｗが必要である（例えば該コア層１０の本来０．８ｍｍの厚さｈを０．１ｍｍの孔径に合わせるとしたら、該厚さｈが１．２ｍｍとなった場合、０．２ｍｍ以上の孔径ｗが必要となる）。従って、従来の技術では、該導電スルーホール１００の直径は必然的に大きくなり（さもなければ、機械ドリルまたはレーザドリルの作業はできなくなる）、その上方回路層１１０の回路配線面積は縮減され、微細回路及び細ピッチの回路層１１０の製造は困難となる。
（四）該導電スルーホール１００の深さ（該厚さｈ）が増加するため、該導電スルーホール１００への充填、またはスルーホールにおける該導電層１００ａへの電気めっきはより困難となる。具体的には、該導電スルーホール１００は該コア層１０の厚さｈが厚くなったため、スルーホールへの充填材の均一充填、または導電材への電気めっきの困難性が増加する。
（五）導電抵抗値が高くなり、電気的不良となる。具体的には、該コア層１０の厚さｈが増加すると、該フリップチップパッケージ基板１ａの全体厚さが厚くなるため、導電経路が必然的に長くなり、抵抗値が高くなり、電気的不良となる。
（六）放熱性は悪くなる。具体的には、該コア層１０の厚さが増加すると、フリップチップパッケージ基板１ａ全体が厚くなるため、該フリップチップパッケージ基板１ａの放熱困難性が必然的に増加し、放熱性が悪くなり、全体の効能と寿命に影響を与えてしまう。
また、従来の回路構造１１の誘電層１１１は、薄膜誘電材、例えばＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）のような材料を使用している。反りの課題を解決し改善するためにガラス繊維のプリプレグ（Ｐｒｅｐｒｅｇ、ＰＰともいう）を代わりに使用しようとすると、その他の欠点が生じてしまう。例えば、該ガラス繊維のプリプレグに対するレーザビアホール加工は、該誘電層１１１にＰＰが用いられているため、加工コストの増加のみならず、細ビアホールの製造も困難となる。
また、図１Ｃに示すように、該フリップチップパッケージ基板１ａ'は、コアレス（ｃｏｒｅｌｅｓｓ）層の態様であってもよい。その電気品質がコア層１０を有するフリップチップパッケージ基板１ａよりも優れ、その回路の幅と間隙が該コア層１０の導電スルーホール１００によって制限されないが、該コアレス層のフリップチップパッケージ基板１ａ'は、構造剛性がより悪くなり、パッケージ高温製造工程の場合に反りがより発生しやすくなる。
従って、従来の種々な問題を解決することは、極めて重要な課題となっている。
上記の従来技術の課題を解決するために、本発明は、対向する第１側と第２側を有する回路構造と、該回路構造の第１側及び／または第２側に設けられた強化構造とを含むフリップチップパッケージ基板を提供する。
上記フリップチップパッケージ基板において、該回路構造は、少なくとも１つの誘電層と該誘電層に設けられた回路層とを含む。例えば、該回路構造は、該誘電層と該回路層とが設けられたコア層をさらに含む。
上記フリップチップパッケージ基板において、該コア層内には該回路層に電気的に接続された導電部が複数形成されている。例えば、該導電部は、導電スルーホールと、単一の柱体または互いに接触積層された複数の柱体を含む。
上記フリップチップパッケージ基板において、該強化構造は、導電材または絶縁材である剛性層を含む。例えば、該強化構造は、該剛性層を被覆する絶縁部をさらに含み、該剛性層は該絶縁部を介して該回路構造に結合されている。さらに、該絶縁部は、該回路構造に結合された結合層と、該剛性層を被覆する保護層とを含む。
上記フリップチップパッケージ基板において、該強化構造は該回路構造に結合された絶縁部を含む。
上記フリップチップパッケージ基板において、該回路構造に電気的に接続されるように設けられた導電素子をさらに備え、該導電素子は該強化構造の中に位置し、かつ該強化構造から露出している。
上記フリップチップパッケージ基板において、該回路構造はコアレス層の態様である。
また、本発明は、上記フリップチップパッケージ基板と、該回路構造の第１側及び／または第２側に設けられた電子素子とを備えた電子パッケージ部材をさらに提供する。
上記電子パッケージ部材において、該回路構造に設けられ、該電子素子を被覆結合するパッケージ層をさらに備える。
上記のように、本発明に係るフリップチップパッケージ基板及び電子パッケージ部材は、主に該強化構造が該回路構造のいずれか一側面に設けられることで、該フリップチップパッケージ基板の剛性強度が増加する。従って、従来技術に対して、本発明は、パッケージ高温製造工程において、該電子パッケージ部材の反りが発生しないのみならず、該フリップチップパッケージ基板の薄型化設計には有利となり、該導電スルーホールの細ピッチ、回路密度の増加が可能となり、コア層を厚くすることなく、導通孔の充填または導通孔の電気めっきが容易となり、薄コア層の放熱性の向上と導電抵抗値の低下によって電気的性能が向上し、コア層導通孔の加工コストが低下し、該強化構造による放熱機能の向上等という効果を奏する。
さらに、本発明に係るフリップチップパッケージ基板は、大パッケージ寸法の電子パッケージ部材に応用されているため、パッケージ製造工程によって反りの発生はなく、また、機能の作動時に熱効果による反り、性能の低下またはチップ失効の課題が解消可能となる。従って、該フリップチップパッケージ基板の薄型化設計にはさらに有利となる。
従来の電子装置の断面模式図である。 従来のフリップチップパッケージ基板の断面模式図である。 従来の他のフリップチップパッケージ基板の断面模式図である。 本発明に係るフリップチップパッケージ基板の断面模式図である。 図２Ａの他の実施例である。 図２Ａの他の実施例である。 本発明に係る電子パッケージ部材の断面模式図。 図３Ａの他の実施例である。 図３Ａの他の実施例である。 本発明のフリップチップパッケージ基板の強化構造の他の実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の他の実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の異なる実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の異なる実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の異なる実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の他の実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の他の実施例の断面模式図。 本発明のフリップチップパッケージ基板の強化構造の他の実施例の断面模式図。
以下、具体的な実施例を用いて本発明の実施形態を説明する。この技術分野に精通した者は、本明細書の記載内容によって簡単に本発明のその他の利点や効果を理解できる。
また、明細書に添付された図面に示す構造、比例、寸法等は、この技芸に周知する者が理解できるように明細書に記載の内容に合わせて説明されるものであり、本発明の実施を制限するものではないため、技術上の実質的な意味を有せず、いかなる構造の修飾、比例関係の変更又は寸法の調整は、本発明の効果及び目的に影響を与えるものでなければ、本発明に開示された技術内容の範囲に入る。また、明細書に記載の例えば「上」、「一」等の用語は、説明が容易に理解できるようにするためのものであり、本発明の実施可能な範囲を限定するものではなく、その相対関係の変更又は調整は、技術内容の実質的変更がなければ、本発明の実施可能の範囲と見なされる。
図２Ａは、本発明に係るフリップチップパッケージ基板２の断面模式図である。図２Ａに示すように、上記フリップチップパッケージ基板２は、回路構造２ａと、強化構造２ｂとを備える。
上記回路構造２ａは、対向する第１側２０ａと第２側２０ｂを有し、いずれの側にも電子素子（例えば半導体チップ、受動素子等）が載置可能である。ここで、半導体チップが載置された外付側をチップ載置側という。以下、説明を容易にするため、第１側２０ａをチップ載置側とする。
この実施例において、該回路構造２ａは、内部に複数の導電部２００が形成されているコア層２０を有する。例えば、該コア層２０の材質は、ガラス繊維及び有機樹脂を含有した基材、例えばＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）、ＦＲ４またはＦＲ５等を使用したり、高剛性でガラス繊維なしの充填材（ｆｉｌｌｅｒ）（例えばＳｉＯ2）を含有した有機基材を使用したりして、その上に導通孔製造工程、例えば機械ドリルまたはレーザドリル等の孔開け工程を行うとともに、孔の中に導電材２００ａを順次に形成し、プラグホール（ｐｌｕｇ ｈｏｌｅ）製造工程を行うことで充填材２００ｂを形成する。
他の実施例において、図２Ｂに示すように、該コア層２０'の材質は有機絶縁材である。該有機絶縁材は、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ガラス繊維含有またはガラス繊維なしのプリプレグ（Ｐｒｅｐｒｅｇ）、成形化合物（Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）、例えばエポキシモールド樹脂（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ、ＥＭＣともいう）からなるコア基材であり、好ましくは、高剛性及び低熱膨張係数（ＣＴＥ）のＥＭＣである。さらに、該導電部２００'は、単一の導電柱体または互いに接触積層された複数の導電柱体２００ｃとからなり、少なくとも２つの導電柱体２００ｃの幅は異なっていてもよく、それぞれの導電柱体２００ｃの端面境界箇所Ｓは階段状となっている。ここでは、該導電部２００'の柱体２００ｃの積層数または周面態様は必要に応じて構成可能である。
従って、該導電部２００、２００'の製造方法は、一体成形または積層して製造可能であり、該導電部２００、２００'に関する輪郭形状は特に限定されるものではない。
また、該回路構造２ａは、該コア層２０、２０'上に設けられ、少なくとも１つの誘電層２１０と該誘電層２１０に結合された複数の回路層２１１とを含むビルドアップ部２１をさらに備え、該第１側２０ａに対応する該ビルドアップ部２１の上には、保護層を形成することなく、または必要に応じて絶縁保護層２２を形成するとともに、導電バンプ２３の半田パッド２１２に結合される該第１側２０ａの最外層の回路層２１１を該絶縁保護層２２から露出させていてもよい。例えば、該誘電層２１０は、液状エポキシ樹脂、膜状ＡＢＦ、プリプレグ、モールド樹脂（ＥＭＣ）または感光型樹脂からなってもよく、該絶縁保護層２２はソルダレジスト材、例えば感光型インキ、ＡＢＦまたは非感光型誘電材（例えばＥＭＣ）等であってもよく、該導電バンプ２３は、半田材２３０（図２Ａ、図２Ｂを参照）及び／または金属柱２３１（図２Ｂに示す導電バンプ２３'を参照）であってもよい。ここでは、該回路層２１１に関する配設層数は、必要に応じて構成可能である。
上記強化構造２ｂは、該回路構造２ａの第２側２０ｂに設けられている。
この実施例において、該強化構造２ｂは、剛性層２４を含み、該剛性層２４の材質は、高剛性材質であり、例えばアルミニウム、アルミニウム合金、ステンレス、銅、銅合金、ニッケル鉄合金またはその他金属材料であってもよい。また、図６Ａ〜図６Ｃに示す強化構造６ｂについて、該剛性層６４の材質は、例えば高剛性のセラミックス材（例えばＡｌ2Ｏ3またはＡｌＮ）、プラスチック、炭素繊維またはその他絶縁材であってもよい。従って、該剛性層２４、６４に関する材質は、必要に応じて構成可能であり、上記に限定されるものではない。
さらに、該強化構造２ｂは、該剛性層２４を被覆する絶縁部２５を含み、該剛性層２４は該絶縁部２５を介して該第２側２０ｂに結合されている。例えば、該絶縁部２５は、該第２側２０ｂに結合された結合層２５０と、該剛性層２４を被覆する保護層２５１とを含む。該絶縁部２５（または該保護層２５１）の材料は、有機誘電材（例えばソルダレジスト材）または無機誘電材（例えば絶縁酸化物）であってもよい。具体的には、該有機誘電材の種類は、ＡＢＦ、プリプレグ、モールド化合物、エポキシモールド樹脂（ＥＭＣ）またはアンダーフィル塗料をさらに含む。該絶縁部２５は、剛性層２４と導電素子２６との電気的導通を遮断し、ショートを防止することができる。
例えば、該結合層２５０と該保護層２５１とは材質が同様であってもよく、例えば図２Ａ、２Ｂ、４Ａ及び４Ｂに示す強化構造２ｂである。また、該結合層２５０と該保護層５５１とは材質が異なってもよく、例えば図５Ａないし図５Ｃに示す強化構造５ｂである。
また、該フリップチップパッケージ基板２は、該強化構造２ｂに埋設されかつ該強化構造２ｂから露出し、該第２側２０ｂの最外層の回路層２１１の電気接触パッド２１３に結合され電気的に接続されている複数の導電素子２６をさらに含む。例えば、該導電素子２６は柱体であり、その材質が銅（Ｃｕ）、ニッケル（Ｎｉ）または銅／ニッケル／金（Ｃｕ／Ｎｉ／Ａｕ）である。また、図４Ａに示すように、該導電素子４６ａは、金属ブロック、例えば銅ブロック４６０と、該銅ブロック４６０を被覆する半田材４６１とを含む。また、図４Ｂに示す導電素子４６ｂについて、その柱体構造は金属導電ペースト、例えば銅ペースト、銀ペースト、錫ペーストまたは錫ボールから製造されたものである。
また、該強化構造２ｂ、５ｂ、６ｂの製造工程はその種類が多い。例えば、該電気接触パッド２１３に電気的に接続するために、まず、該絶縁部２５（または結合層２５０）を介して第２側２０ｂに該剛性層２４、６４を貼合し、該絶縁部２５の上に該電気接触パッド２１３が露出する開口を形成し、その後、該開口に該導電素子２６、４６ａ、４６ｂを形成（電気めっき、置き入れまたは充填）してもよい。若しくは、まず、該電気接触パッド２１３に該導電素子２６、４６ａ、４６ｂを形成（電気めっきまたは充填）し、次に、該絶縁部２５（または結合層２５０）を介して第２側２０ｂに該剛性層２４、６４を貼合することで、該導電素子２６、４６ａ、４６ｂを該強化構造２ｂ、５ｂ、６ｂ（または該絶縁部２５）に埋設した後、リソグラフィ、エッチングまたはレーザ（Ｌａｓｅｒ）により開口を形成し、該導電素子２６、４６ａ、４６ｂを露出させてもよい。ここでは、該導電素子２６、４６ａ、４６ｂの端面が該強化構造２ｂの表面から露出するように、該導電素子２６、４６ａ、４６ｂの端面は、該強化構造２ｂ、５ｂ、６ｂの表面よりも高く、低くまたはそれと面一になってもよい。
一方、図２Ｃに示すように、該フリップチップパッケージ基板２"の回路構造２ａ'もコアレス（ｃｏｒｅｌｅｓｓ）層の態様であってもよい。該強化構造２ｂは、該回路構造２ａ'の第２側２０ｂに設けられている。該回路構造２ａ'は、該ビルドアップ部２１と、該絶縁保護層２２とを備え、該ビルドアップ部２１の回路層２１１の層間電気接続方法は、導電柱の形態（導電ビアホールの選択も可能）を使用している。該導電バンプ２３に結合された半田パッド２１２は、誘電層２１０に埋設されかつ該誘電層２１０の表面と面一になる（該誘電層２１０の表面に対して略凹、略凸となってもよい）。このように、該半田パッド２１２から該誘電層２１０が露出し、該絶縁保護層２２から該最外層の回路層２１１が露出することで、該露出する回路層２１１は、該導電素子２６に結合された電気接触パッド２１３として機能する。ここでは、該絶縁保護層２２は、必要に応じて該第１側２０ａに設けられても設けられなくてもよく、または該第２側２０ｂに設けられなくてもよい。従って、該絶縁保護層２２の配置は特に限定されるものではない。
図３Ａ及び図３Ｂは、本発明に係る電子パッケージ部材３、３'の断面模式図である。
図３Ａまたは図３Ｂに示すように、該電子素子３０と結合されるために、図２Ａまたは図２Ｂに示すフリップチップパッケージ基板２、２'の第１側２０ａに少なくとも１つの電子素子３０が設けられ、該第１側２０ａにパッケージ層３１、３１'が形成されている。また、回路板（図示せず）に結合されるために、該フリップチップパッケージ基板２、２'の強化構造２ｂにおける導電素子２６に半田ボール３２が接合されていてもよい。
この実施例において、該電子素子３０は、能動素子、受動素子、またはそれらの組み合わせである。該能動素子は、例えば半導体チップであり、該受動素子は例えば抵抗、キャパシタ、インダクタである。該電子素子３０は例えば半導体チップであり、導電バンプ２３、２３'がフリップチップ方法により該回路構造２ａの回路層２１１に電気的に接続される。また、該電子素子は、複数のワイヤ（図示せず）がワイヤボンディングにより該回路構造に電気的に接続されてもよい。しかしながら、該電子素子が該回路構造２ａに電気的に接続される方法は上記に限定されるものではない。該電子素子は、該第２側２０ｂに設けられても該ビルドアップ部２１に埋設されてもよい。
さらに、該パッケージ層３１は、該第１側２０ａと該電子素子３０との間に形成され、それらの導電バンプ２３を被覆するアンダーフィルであってもよい。また、該パッケージ層３１'は、該電子素子３０とそれらの導電バンプ２３'を被覆するための圧合製造工程用の薄膜、モールド製造工程用のパッケージ接着体または印刷製造工程用の接着材であってもよい。該パッケージ層３１'の材質は、ポリイミド（ＰＩ）、エポキシ（ｅｐｏｘｙ）またはモールドされたパッケージ材であってもよい。ここでは、図３Ａ及び図３Ｂのパッケージ層３１、３１'を同時に使用してもよい。従って、該電子素子３０に関するパッケージ方法は上記に限定されるものではない。
一方、図３Ｃに示す電子パッケージ部材３"は、図２Ｃに示すフリップチップパッケージ基板２"の回路構造２ａ"の第１側２０ａに該電子素子３０が設けられてもよい。その他の関連製造工程については、ここでは詳細を省略する。
上記のように、本発明に係るフリップチップパッケージ基板２、２'、２"及びこれによりパッケージされた電子パッケージ部材３、３'、３"は、該強化構造２ｂ、５ｂ、６ｂが該回路構造２ａ、２ａ'の第２側２０ｂに設けられることで、該フリップチップパッケージ基板２、２'、２"の剛性強度が増加する。従って、従来技術と比較すると、該フリップチップパッケージ基板２、２'、２"が大寸法パッケージである場合、たとえ該フリップチップパッケージ基板２、２'、２"を薄型化したとしても、該フリップチップパッケージ基板２、２'、２"は依然として高い剛性を有する。それ故に、後続のパッケージ高温製造工程または製品の使用時に、該電子パッケージ部材３、３'、３"の反りの発生を回避することができ、電子素子３０または回路板との接続不良の問題を回避することができる。
さらに、該フリップチップパッケージ基板２、２'、２"が大パッケージ寸法（例えば５５×５５、７０×７０、８０×８０ｍｍ2等）である場合、該回路構造２ａ、２ａ'のビルドアップ部２１の層数は、必要に応じて構成することができるため、該回路構造２ａ、２ａ'に反り程度の異なる変化が発生する可能性があり、該強化構造２ｂ、５ｂ、６ｂの厚さｔまたは該強化構造２ｂの構成材質を利用することができる。従って、該強化構造２ｂ、５ｂ、６ｂの厚さｔ及び構成材質を調整することで、該フリップチップパッケージ基板２、２'、２"の剛性を制御することができる。このため、該コア層２０の厚さを大きくする必要はなく、該コア層２０の厚さを低減することができる。また、該コア層２０を配置する必要はなく、該フリップチップパッケージ基板２、２'、２"の反りの問題を回避することができる。これにより、該導電部２００、２００'の端面は必要に応じて微細化へ構成することができる。また、該導電部２００、２００'を配置する必要がないため、該回路層２１１の回路配線の制限を低減することができ、細回路または細ピッチの回路層２１１の製造が容易となり、高密度パッケージの効果を奏することができる。
また、該コア層２０の厚さを大きくする必要がなく、該コア層２０の厚さを制限できるため、該導電部２００'に金属導電柱を用いることで導電抵抗を低減することができ、電気的性能が向上し、良好な放熱が可能となる。
また、該コア層２０の薄型化が可能となるため、該導電部２００の加工困難性が低下し、電子パッケージ部材３及びそのフリップチップパッケージ基板２全体の製造コストは大幅に低下する。
従って、本発明の技術的特徴により、下記の効果を奏することができる。
（一）本発明に係るフリップチップパッケージ基板２、２'、２"が高剛性の化構造２ｂの支持作用を有するため、該フリップチップパッケージ基板２、２'、２"及びそれにより完成された電子パッケージ部材３、３'、３"は大寸法のパッケージ作業、薄型化の設計を行うことができる。
（二）本発明に係るコア層２０は薄型化の設計を維持することができるため、本発明に係る導電部２００の端面は必要に応じて微細化の方向へ設計することができ、該導電部２００の細ピッチの目的を達成することができる。
（三）本発明係る導電部２００は細ピッチの設計ができ、該導電部２００の配置が必要でないため、該回路層２１１の回路配線レイアウトを低減することができ、高密度の回路層２１１を容易に製造することができる。
（四）本発明に係るコア層２０は、薄型化設計を維持することができるため、該導電部２００の直径と該コア層２０の厚さとのアスペクト比が増加することがなく、該導電部２００の導通孔への充填または該導電部２００の導電柱への電気めっきは容易となり、充填材質の効果的な均一充填は可能となる。
（五）本発明に係るコア層２０は薄型化設計の維持ができるため、該導電部２００の高さの増加がなく、導電抵抗値の低下が可能となり、電気的効果が向上する。
（六）本発明に係るコア層２０は、薄型化設計の維持ができ、該導電部２００の孔形とコア層２０の厚さとの間のアスペクト比の増加がないため、該コア層２０内の導通孔の加工困難性とコストは大幅に低下する。
（七）本発明に係る強化構造２ｂ、５ｂ、６ｂの厚い剛性層２４及び薄いコア層２０（または該コア層２０はなく）の特徴は、該電子パッケージ部材３、３'、３"の放熱性を効果的に向上できるため、パッケージ工程における高温に応じて反り変形の発生はなく、応用端の作動発熱時の効能安定性を確保することができる。さらに、該強化構造２ｂ、５ｂは金属材である場合、電気接地機能として良好に機能し、使用中のノイズの低減が可能となる。
上記のように、これらの実施形態は本発明の原理および効果を例示的に説明するに過ぎず、本発明は、これらによって限定されるものではない。本発明に係る実質的な技術内容は、特許請求の範囲に定義される。本発明は、この技術分野に精通した者により本発明の主旨を逸脱しない範囲で上記実施例を種々に修正や変更されることが可能であり、そうした修正や変更は、本発明の特許請求の範囲に入るものである。
１ 電子装置
１ａ、１ａ' フリップチップパッケージ基板
１０、２０、２０' コア層
１００ 導電スルーホール
１１、２ａ、２ａ' 回路構造
１１０、２１１ 回路層
１１１、２１０ 誘電層
１１２ 接点
１２ ソルダレジスト層
１３、１３'、１３"、２３０、４６１ 半田材
１８ 回路板
１９ 半導体チップ
２、２'、２" フリップチップパッケージ基板
２ｂ、５ｂ、６ｂ 強化構造
２０ａ 第１側
２０ｂ 第２側
２００、２００' 導電部
２００ａ 導電材
２００ｂ 充填材
２００ｃ 導電柱体
２１ ビルドアップ部
２１２ 半田パッド
２１３ 電気接触パッド
２２ 絶縁保護層
２３、２３' 導電バンプ
２３１ 金属柱
２４、６４ 剛性層
２５ 絶縁部
２５０ 結合層
２５１、５５１ 保護層
２６、４６ａ、４６ｂ 導電素子
３、３'、３" 電子パッケージ部材
３０ 電子素子
３１、３１' パッケージ層
３２ 半田ボール
４６０ 銅ブロック
Ｈ、ｈ、ｔ 厚さ
Ｓ 端面境界箇所
ｗ 孔径

Claims (14)

  1. 対向する第１側と第２側を有する回路構造と、
    該回路構造の第１側及び／または第２側に設けられた強化構造と、
    を備えることを特徴とするフリップチップパッケージ基板。
  2. 該回路構造は、少なくとも１つの誘電層と該誘電層に設けられた回路層とを含むことを特徴とする請求項１に記載のフリップチップパッケージ基板。
  3. 該回路構造は、該誘電層と該回路層とが設けられたコア層をさらに含むことを特徴とする請求項２に記載のフリップチップパッケージ基板。
  4. 該コア層内には該回路層に電気的に接続された導電部が複数形成されていることを特徴とする請求項３に記載のフリップチップパッケージ基板。
  5. 該導電部は、単一の柱体または互いに接触積層された複数の柱体を含むことを特徴とする請求項４に記載のフリップチップパッケージ基板。
  6. 該導電部は導電スルーホールであることを特徴とする請求項４に記載のフリップチップパッケージ基板。
  7. 該強化構造は、導電材または絶縁材である剛性層を含むことを特徴とする請求項１に記載のフリップチップパッケージ基板。
  8. 該強化構造は、該剛性層を被覆する絶縁部をさらに含み、該剛性層は該絶縁部を介して該回路構造に結合されていることを特徴とする請求項７に記載のフリップチップパッケージ基板。
  9. 該絶縁部は、該回路構造に結合された結合層と、該剛性層を被覆する保護層とを含むことを特徴とする請求項８に記載のフリップチップパッケージ基板。
  10. 該強化構造は該回路構造に結合された絶縁部を含むことを特徴とする請求項１に記載のフリップチップパッケージ基板。
  11. 該回路構造に電気的に接続されるように設けられた導電素子をさらに備え、該導電素子は該強化構造の中に位置し、かつ該強化構造から露出していることを特徴とする請求項１に記載のフリップチップパッケージ基板。
  12. 該回路構造はコアレス層の態様であることを特徴とする請求項１に記載のフリップチップパッケージ基板。
  13. 請求項１ないし請求項１２のいずれか一項に記載のフリップチップパッケージ基板と、
    該回路構造の第１側及び／または第２側に設けられた電子素子と、
    を備えたことを特徴とする電子パッケージ部材。
  14. 該回路構造に設けられ、該電子素子を被覆結合するパッケージ層をさらに備えることを特徴とする請求項１３に記載の電子パッケージ部材。
JP2018159981A 2018-05-07 2018-08-29 フリップチップパッケージ基板 Pending JP2019197876A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107115427A TW201947722A (zh) 2018-05-07 2018-05-07 覆晶封裝基板
TW107115427 2018-05-07

Publications (1)

Publication Number Publication Date
JP2019197876A true JP2019197876A (ja) 2019-11-14

Family

ID=68384213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018159981A Pending JP2019197876A (ja) 2018-05-07 2018-08-29 フリップチップパッケージ基板

Country Status (4)

Country Link
US (1) US11488911B2 (ja)
JP (1) JP2019197876A (ja)
CN (1) CN110459521B (ja)
TW (1) TW201947722A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020004725T5 (de) 2019-10-30 2022-06-15 Omron Healthcare Co., Ltd. Messvorrichtung, informationsendgerät, steuerprogramm und messsystem
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978417B2 (en) * 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN117279202A (zh) * 2022-06-15 2023-12-22 奥特斯奥地利科技与系统技术有限公司 封装件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031738A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP2006073777A (ja) * 2004-09-02 2006-03-16 Nec Toppan Circuit Solutions Inc 印刷配線板、その製造方法及び半導体装置
JP2008042154A (ja) * 2006-08-09 2008-02-21 Kinko Denshi Kofun Yugenkoshi パッケージ基板
JP2009260335A (ja) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4336605B2 (ja) * 2004-04-09 2009-09-30 日本特殊陶業株式会社 配線基板の製造方法
TW201113997A (en) * 2009-10-15 2011-04-16 Unimicron Technology Corp Package substrate and manufacture thereof, package structure and manufacture thereof
KR101752829B1 (ko) * 2010-11-26 2017-06-30 삼성전자주식회사 반도체 장치
CN103066048B (zh) * 2011-10-21 2015-11-25 欣兴电子股份有限公司 具有支撑体的封装基板、封装结构及其制法
TWI573230B (zh) * 2015-06-26 2017-03-01 矽品精密工業股份有限公司 封裝件及其封裝基板
KR102329799B1 (ko) * 2017-08-11 2021-11-22 삼성전자주식회사 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP2004031738A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2006073777A (ja) * 2004-09-02 2006-03-16 Nec Toppan Circuit Solutions Inc 印刷配線板、その製造方法及び半導体装置
JP2008042154A (ja) * 2006-08-09 2008-02-21 Kinko Denshi Kofun Yugenkoshi パッケージ基板
JP2009260335A (ja) * 2008-03-28 2009-11-05 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020004725T5 (de) 2019-10-30 2022-06-15 Omron Healthcare Co., Ltd. Messvorrichtung, informationsendgerät, steuerprogramm und messsystem
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置

Also Published As

Publication number Publication date
US20190341357A1 (en) 2019-11-07
US11488911B2 (en) 2022-11-01
TW201947722A (zh) 2019-12-16
CN110459521A (zh) 2019-11-15
CN110459521B (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20090194322A1 (en) Device mounting board and manufacturing method therefor, and semiconductor module
JP2019197876A (ja) フリップチップパッケージ基板
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
US20220406734A1 (en) Flip-chip packaging substrate and method for fabricating the same
TWI694566B (zh) 半導體封裝載板及其製法與電子封裝件
US9966323B2 (en) Semiconductor device
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US11139230B2 (en) Flip-chip package substrate and method for preparing the same
TWI746415B (zh) 覆晶封裝基板之核心結構及其製法
US11183447B2 (en) Flip-chip package substrate and method for fabricating the same
JP2009135391A (ja) 電子装置およびその製造方法
US20200388564A1 (en) Semiconductor package substrate, method for fabricating the same, and electronic package having the same
US11658104B2 (en) Intermediate substrate and fabrication method thereof
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
TWI739027B (zh) 覆晶封裝基板之核心結構及其製法
TWI762777B (zh) 半導體封裝基板及其製法與電子封裝件及其製法
TW201913944A (zh) 中介基板及其製法
TWI392072B (zh) 封裝基板及其製作方法
JP2007049154A (ja) チップ埋め込み型パッケージ構造およびその製造方法
TW202327010A (zh) 半導體封裝載板及其製法
CN111799242A (zh) 封装堆叠结构及其制法与载板组件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200804