CN117279202A - 封装件及其制造方法 - Google Patents

封装件及其制造方法 Download PDF

Info

Publication number
CN117279202A
CN117279202A CN202210679111.4A CN202210679111A CN117279202A CN 117279202 A CN117279202 A CN 117279202A CN 202210679111 A CN202210679111 A CN 202210679111A CN 117279202 A CN117279202 A CN 117279202A
Authority
CN
China
Prior art keywords
electrically conductive
package
layer stack
core
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210679111.4A
Other languages
English (en)
Inventor
睦智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202210679111.4A priority Critical patent/CN117279202A/zh
Priority to PCT/EP2023/065293 priority patent/WO2023242035A1/en
Publication of CN117279202A publication Critical patent/CN117279202A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供了一种封装件(100)及其制造方法，封装件包括：具有至少一个贯通孔(104)的芯部(102)，贯通孔由至少部分地覆盖有至少一个电传导镀覆材料部(106)的壁表面来界定；位于芯部(102)的一个主表面上的第一层叠置件(108)；以及位于芯部(102)的相反的另外的主表面上的第二层叠置件(110)，第一层叠置件(108)具有电传导元件(112)，与第二层叠置件(110)的具有较低集成密度的另外的电传导元件(114)相比，电传导元件具有较高的集成密度，另外的电传导元件(114)包括至少一个筒状竖向电传导连接元件(116)，至少一个筒状竖向电传导连接元件用于有助于在第二层叠置件(110)的背对芯部(102)的主表面处形成电传导连接接合部(118)。

Description

封装件及其制造方法
技术领域
本发明涉及封装件和制造封装件的方法。
背景技术
在配备有一个或更多个部件的部件承载件的产品功能增长并且这种部件的逐步小型化以及待与比如印刷电路板之类的部件承载件相连接的部件的数量增加的情况下，采用具有若干部件的日益强大的阵列状部件或封装件，阵列状部件或封装件具有多个接触部或连接部，其中这些接触部之间的间隔越来越小。特别地，部件承载件应当是机械上稳定且电气上可靠的，从而即使在恶劣条件下也能够操作。
形成部件承载件型封装件的常规方法仍然具有挑战性。
发明内容
可能需要形成紧凑且可靠的部件承载件型封装件。
根据本发明的示例性实施方式，提供了一种封装件，封装件包括：芯部，芯部具有至少一个贯通孔，至少一个贯通孔是由至少部分地覆盖有至少一个电传导镀覆材料部(或镀覆结构)的壁表面来界定的；位于芯部的一个主表面上的第一层叠置件；以及位于芯部的相反的另外的主表面上的第二层叠置件，其中，第一层叠置件具有电传导元件，与第二层叠置件的具有较低的集成密度的另外的电传导元件相比，第一层叠置件的电传导元件具有较高的集成密度，以及其中，另外的电传导元件包括至少一个筒状竖向电传导连接元件，至少一个筒状竖向电传导连接元件有助于在第二层叠置件的背对芯部的主表面处形成电传导连接接合部。
根据本发明的另外的示例性实施方式，提供了一种制造封装件的方法，其中，该方法包括：提供具有至少一个贯通孔的芯部，至少一个贯通孔由至少部分地覆盖有至少一个电传导镀覆材料部的壁表面来界定；在芯部的一个主表面上形成第一层叠置件；在芯部的相反的另外的主表面上形成第二层叠置件，其中，第一层叠置件具有电传导元件，与第二层叠置件的具有较低的集成密度的另外的电传导元件相比，第一层叠置件的电传导元件具有较高的集成密度；以及，为另外的电传导元件提供至少一个筒状竖向电传导连接元件，至少一个筒状竖向电传导连接元件有助于在第二层叠置件的背对芯部的主表面处形成电传导连接接合部。
在本申请的上下文中，术语“封装件”可以特别地表示能够将一个或更多个部件容置在该封装件上以及/或者将一个或更多个部件容置在该封装件中以提供机械支撑以及/或者电连接性的任何支撑结构。换言之，封装件可以构造为用于部件的机械承载件和/或电子承载件。特别地，封装件可以是部件承载件型装置。这种部件承载件可以是印刷电路板、有机中介层和IC(集成电路)基板中的一者。部件承载件还可以是将不同类型的部件承载件组合的混合板。
在本申请的上下文中，术语“芯部”可以特别地表示封装件的中央承载件结构。例如，芯部可以包括完全固化的介电材料、比如FR4。然而，芯部也可以包括玻璃、陶瓷、诸如硅的半导体、和/或金属。
在本申请的上下文中，术语“贯通孔”可以特别地表示延伸穿过芯部的整个厚度的竖向的或倾斜的孔。
在本申请的上下文中，术语“镀覆材料部”可以特别地表示可以通过一个或更多个镀覆过程而形成的电传导材料部。例如，镀覆材料部可以是部分地或全部地覆盖所述壁表面的电传导镀覆涂覆部。镀覆材料部也可以对贯通孔仅进行部分地填充，而留出中央空隙或介电容积部。在另外的实施方式中，镀覆材料部对整个贯通孔进行填充。可以形成镀覆材料部的一个或更多个镀覆过程可以包括非电镀覆(例如通过化学过程进行的溅射或非电镀覆)和/或电镀镀覆(特别是电镀)。
在本申请的上下文中，术语“叠置件”可以特别地表示多个平面层结构的布置结构，多个平面层结构以一个在另一个顶部上的方式平行地安装。层结构可以特别地表示在公共的平面内的连续层、图形化层或多个非连续的岛状件。
在本申请的上下文中，术语“集成密度”可以表示相应的层叠置件的单位面积或体积的电传导元件(特别是：迹线元件(比如布线结构)、连接元件(比如垫)、和/或竖向贯通连接部(比如金属贯通孔))的数量。因此，较高密度的层叠置件中的电传导元件的量可以高于较低密度的层叠置件中的电传导元件的量。因此，集成密度可以意为单位面积或体积的电传导元件的数量。较低密度的层叠置件中的集成密度可以小于较高密度的层叠置件中的集成密度。对应地，较低密度的层叠置件中的线间隔比(line space ratio)和/或线间距(line pitch)可以高于较高密度的层叠置件中的线间隔比和/或线间距。术语“线间隔比”可以表示电传导迹线元件的一对特征尺寸，即一个电传导迹线元件的特征线宽以及相邻电传导迹线元件之间的特征距离。术语“线间距”可以表示两个相邻的电传导元件的对应边缘之间的距离。
在本申请的上下文中，术语“筒状竖向电传导连接元件”可以特别地表示一个或更多个竖向延伸的金属结构，所述金属结构例如包括铜或由铜构成。术语“竖向”可以表示第二层叠置件的厚度方向。筒状竖向电传导连接元件的示例可以是金属柱(特别是铜柱)、金属筒状件或金属填充的钻孔(比如被镀覆的机械钻出的过孔)。在一个实施方式中，第二层叠置件的所有电传导元件可以是竖向贯通连接部。然而，在实施方式中，第二层叠置件可以另外包括一个或更多个水平电连接元件。对应的水平电连接元件可以位于第二层叠置件的表面处和/或第二层叠置件的内部中。
根据本发明的示例性实施方式，提供了一种封装件，该封装件包括具有一个或更多个被镀覆的贯通孔的芯部。芯部可以被夹置在第一层叠置件与第二层叠置件之间，第一层叠置件的电传导元件具有较高的集成密度，第二层叠置件的另外的电传导元件具有较低的集成密度。另外的电传导元件可以具有一个或更多个筒状竖向电传导连接元件(例如圆筒形柱或柱状件)，筒状竖向电传导连接元件可以有助于形成封装件的外部电传导连接接合部。在所述外部连接接合部处，封装件可以安装在安装基部(例如，部件承载件比如印刷电路板)上。在封装件的相反的外部连接接合部处，可以安装一个或更多个部件(例如半导体晶片)。因此，封装件可以用作再分布结构，该再分布结构用于提供部件侧上的较小的特征尺寸与用于与安装基部连接的一侧上的较大的特征尺寸之间的过渡部。较大尺寸(例如对于印刷电路板技术来说是典型的)与较小尺寸(对于半导体技术来说可能是典型的)之间的过渡部可以以高度紧凑的方式完成，使得可以在竖向方向上且沿着较短的连接路径并且因此以较小的损失来执行信号和/或电能传输。同时，可以以简单且有效的方式制造所描述的封装件。更具体地说，制造工作量可以是相当低的，因为仅在功能上被需要的位置提供较高的集成密度。有利地，由于可以通过高密度的叠置件和低密度的叠置件的组合以减轻翘曲从而实现补偿，因此可以在封装件中有效地抑制不期望的现象比如翘曲。因此，可以提供可靠的封装件。
示例性实施方式的详细描述
在下文中，将对封装件和方法的另外的示例性实施方式进行说明。
芯部或任何层叠置件可以具有板状(或盘状)设计，该板状(或盘状)设计包括相反的两个主表面。主表面可以形成芯部或层叠置件的两个最大的表面积。主表面由周向侧壁连接。芯部或任何层叠置件的厚度由相反的两个主表面之间的距离来限定。主表面可以包括功能部分比如传导迹线或与另外的元件互连的传导互连部。
在实施方式中，电传导元件的至少部分是与至少一个镀覆材料部电耦接的。优选地，所述电传导元件可以电耦接至镀覆材料部的位于芯部的周缘处、特别是位于芯部的顶侧部处的部分。
在实施方式中，另外的电传导元件的至少部分是与至少一个镀覆材料部电耦接的。优选地，所述另外的电传导元件可以电耦接至镀覆材料部的位于芯部的周缘处、特别是位于芯部的底侧部处的部分。
在实施方式中，封装件包括至少一个电传导平面连接垫，至少一个电传导平面连接垫在芯部的一个主表面和另外的主表面中的一者处至少部分地覆盖至少一个贯通孔中的相应的一个贯通孔，以及，至少一个电传导平面连接垫是与至少一个镀覆材料部中的相应的一个镀覆材料部电连接的。对应地，封装件可以包括至少一个另外的电传导平面连接垫，至少一个另外的电传导平面连接垫在芯部的一个主表面和另外的主表面中的另一者处至少部分地覆盖至少一个贯通孔中的相应的一个贯通孔，以及，至少一个另外的电传导平面连接垫是与至少一个镀覆材料部中的相应的一个镀覆材料部电连接的。例如，相应的筒状竖向电传导连接元件可以具有管状形状，该管状形状在底侧部上由第一平面连接垫(可以是环形)封闭并且在顶侧部上由第二平面连接垫(也可以是环形)封闭。相应的电传导平面连接垫可以完全地或仅部分地覆盖相应的贯通孔。特别地，在垫的中央部与贯通孔的中央部之间可能存在侧向偏移，使得贯通孔没有被垫完全覆盖。此外，相应的另外的电传导平面连接垫可以完全地或仅部分地覆盖相应的贯通孔。特别地，在另外的垫的中央部与贯通孔的中央部之间可能存在侧向偏移，使得贯通孔没有被另外的垫完全覆盖。简而言之，芯部的镀覆结构可能没有精确地定位于相应的连接垫的中央部中，而是可能有一点偏移。替代性地，相应的垫可以与指定的贯通孔对准。
在实施方式中，至少一个电传导平面连接垫和至少一个另外的电传导平面连接垫中的至少一者在周向上延伸超出至少一个镀覆材料部(也可以表示为镀覆结构)中的相应的一个镀覆材料部。换言之，相应的垫的直径可以大于贯通孔的直径。这可以确保垫与贯通孔之间的充分对准，即使在存在制造公差的情况下也是如此。因此，可以制造出具有较高的电可靠性的封装件。
在实施方式中，电传导元件的竖向贯通连接部是与至少一个电传导平面连接垫和至少一个另外的电传导平面连接垫中的一者直接电连接的。例如，这种竖向贯通连接部可以包括金属柱、金属填充的激光过孔、金属填充的机械钻出的过孔、叠置过孔和/或垫等。任何层叠置件的这种竖向贯通连接部是可以与芯部的连接垫直接连接的，即，在竖向贯通连接部与芯部的连接垫之间没有设置一个或更多个其他电传导元件。这可以确保在竖向方向上较短的电传导路径，并因此可以减少欧姆损失，以及因此减少寄生加热(parasiticheating)和信号损失。
在实施方式中，至少一个筒状竖向电传导连接元件是与至少一个电传导平面连接垫和至少一个另外的电传导平面连接垫中的一者直接电连接的。在这种实施方式中，在连接垫与筒状竖向电传导连接元件之间没有布置额外的电传导元件。这可以使芯部的底侧部上的z方向上的连接路径变短。这又可以有助于较高的信号质量和紧凑的设计。
在实施方式中，第一层叠置件的介电材料具有的热膨胀系数(CTE)比第二层叠置件的介电材料的热膨胀系数低。为了控制封装件的翘曲，第一层叠置件可以设置有较低的CTE，而第二层叠置件可以设置有较高的CTE。这种设计可以减少翘曲，使得由于对两个叠置件的CTE不匹配进行的补偿，甚至根据示例性实施方式的非对称的封装件也可以在翘曲方面以与对称结构类似的方式表现。因此，所采取的措施可以允许改善翘曲控制(也参见图1中在对称平面上方和下方的以及指示翘曲现象的线条)。
在实施方式中，第一层叠置件的介电材料的量与第二层叠置件的介电材料的量大致相同。例如，层叠置件的介电材料的量可以相差不超过±10％、优选地相差不超过±5％。特别地，第一层叠置件的介电层的厚度总和可以与第二层叠置件的介电层的厚度总和大致相同或完全相同。已经证明的是，由于两个叠置件的介电材料的厚度和量的补偿，该设计规则明显抑制了封装件的翘曲和分层趋势。
在实施方式中，第一层叠置件的介电材料包括较高杨氏模量的材料，或者，第一层叠置件的介电材料由较高杨氏模量的材料构成。描述性地讲，杨氏模量的值越高，对应的介电材料越硬。在第一层叠置件的情况下，较高杨氏模量的材料可以具有10MPa以上(特别是对于味之素(Ajinomoto)积层膜(ABF)材料)、特别是15MPa以上(特别是对于预浸料)、或甚至25MPa以上(特别是芯部材料)的杨氏模量值。
在实施方式中，第二层叠置件的介电材料包括较低杨氏模量的材料，或者，第二层叠置件的介电材料由较低杨氏模量的材料构成。简而言之，杨氏模量的值越小，对应的介电材料越软。在第二层叠置件的情况下，较低杨氏模量的材料可以具有5MPa以下的杨氏模量值。特别地，较低杨氏模量的材料可以具有在0.5MPa至0.7MPa的范围内的杨氏模量值(特别是对于味之素积层膜(ABF)材料)。此外，较低杨氏模量的材料可以具有10MPa以下的杨氏模量值(特别是对于预浸料)。较低杨氏模量的材料也可以具有20MPa以下的杨氏模量值(特别是对于芯部材料)。
当与第二层叠置件的介电材料相比，第一层叠置件的介电材料具有较高的杨氏模量值时，可以实现在抑制翘曲方面高度有利的性能。
更具体地，用于封装件的翘曲控制的两个关键参数已经证明是第一层叠置件的介电材料的CTE值和杨氏模量值以及第二层叠置件的介电材料的CTE值和杨氏模量值。就翘曲抑制而言，特别优选的组合是：与第二层叠置件的介电材料相比，第一层叠置件的介电材料具有较高的杨氏模量值和较小的CTE值，这可以补偿具有不对称结构的两个叠置件的CTE。
然而，虽然用于第一层叠置件的杨氏模量值可以高于用于第二层叠置件的杨氏模量值，但用于第二层叠置件的杨氏模量值也可以高于用于第一层叠置件的杨氏模量值，特别地在相应地调整CTE特性时更是如此。
在实施方式中，至少一个镀覆材料部中的相应的一个镀覆材料部电连接至至少一个筒状竖向电传导连接元件中的指定的一个筒状竖向电传导连接元件，并且相对于该指定的一个筒状竖向电传导连接元件在轴向上移位。具有镀覆材料部的贯通孔的中心轴线和指定的筒状竖向电传导连接元件的中心轴线之间的公差与封装件的设计相兼容。这种兼容性特别地可以通过贯通孔与指定的筒状竖向电传导连接元件之间的足够大的连接垫来实现。
在实施方式中，具有至少一个镀覆材料部的芯部的集成密度与具有另外的电传导元件的第二层叠置件的集成密度大致相同。因此，第一层叠置件可以具有封装件的三个主要构成部分、即芯部和各层叠置件中最高的集成密度。相比之下，可以以较低的集成密度并且因此以简单的方式制造出芯部和第二层叠置件两者。所描述的设计可以将简单的制造过程与小间距的半导体技术的兼容性相结合。
在实施方式中，纵横比、即至少一个筒状竖向电传导连接元件的高度与直径之间的比为至少0.5、特别是至少1、例如至少为2。因此，可以实现具有较高纵横比的金属柱或其他筒状结构，以用于对竖向方向上足够大的空间进行桥接。
在实施方式中，芯部的竖向厚度为至少500μm、特别是至少1mm。有利地，具有所提及的较高厚度的芯部可以提供足够的机械稳定性以避免翘曲，甚至在不对称的积层部的情况下、即当第一层叠置件的层系列与第二层叠置件的层系列明显不同时也是如此。
在实施方式中，第一层叠置件包括再分布结构比如再分布层(RDL)、或扇出结构。再分布结构可以用作第一层叠置件的作为部件承载件技术特性的较大的电传导结构与第一层叠置件上的作为半导体技术特性的表面安装的部件的较小的电传导结构之间的电接合部。特别地，这种再分布结构从封装件的内部朝向第一层压式层叠置件的外部主表面渐缩(例如参见图1)。
在实施方式中，电传导连接接合部提供了栅格阵列状接合部。特别地，所述栅格阵列状接合部可以是球栅阵列状接合部或平面栅阵列状接合部。平面栅阵列(LGA)和球栅阵列(BGA)都是特别地用于印刷电路板或主板的表面安装技术(SMT)。平面栅阵列和球栅阵列基本上限定了封装件实际上如何被安装，特别地，平面栅阵列和球栅阵列基本上限定了封装件实际上如何被安装在PCB或主板的座件上。本质上，平面栅阵列与球栅阵列之间的最基本的区别在于：基于LGA的封装件可以插入PCB或主板中以及从PCB或主板拔出，并且基于LGA的封装件也可以被更换。然而，基于BGA的封装件可以被焊接在PCB或主板上，并且因此不能被插拔出或被更换。另一方面，球栅阵列可以具有球形接触部，所述球形接触部则被焊接到PCB或主板上。LGA类型的封装件可以放置在位于PCB或主板上的座件的顶部上。在上下文中，封装件可以具有平坦的表面接触部，而PCB或主板的座件可以具有引脚。
在实施方式中，至少一个筒状竖向电传导连接元件在竖向上通过至少一个另外的竖向电传导连接元件而与电传导连接接合部间隔开。例如，至少一个另外的竖向电传导连接元件包括至少一个金属填充的过孔，特别地，至少一个金属填充的过孔沿远离电传导连接接合部的方向渐缩。这种实施方式例如在图1中示出并且允许制造出具有筒状竖向电传导连接元件的封装件，所述筒状竖向电传导连接元件具有相对较小的纵横比。
在另外的实施方式中，至少一个筒状竖向电传导连接元件延伸直至电传导连接接合部。因此，单个一体的筒状竖向电传导连接元件可以在第二层叠置件的整个厚度上延伸(例如参见图2)。通过具有足够高的纵横比的这种筒状竖向电传导连接元件，可以实现第二层叠置件的非常简单的构造。
在实施方式中，封装件包括表面安装在第一层叠置件上的至少一个部件，特别地，至少一个部件是至少一个半导体芯片。在本申请的上下文中，术语“部件”可以特别地表示例如完成电子和/或热任务的装置或构件。例如，该部件可以是电子部件。这种电子部件可以是有源部件比如包括半导体材料的半导体芯片，特别地，半导体材料作为主要材料或基本材料。半导体材料例如可以是IV型半导体、比如硅或锗，或者，半导体材料可以是III-V型半导体材料、比如砷化镓。特别地，半导体部件可以是半导体芯片、比如裸晶片或模制晶片。至少一个集成电路元件可以整体集成在这种半导体芯片中。
在实施方式中，封装件包括供第二层叠置件安装的安装基部，安装基部比如为部件承载件、特别地是印刷电路板(PCB)或集成电路(IC)基板。这种部件承载件可以形成用于对封装件进行安装的安装基部，该封装件又形成用于至少一个表面安装的部件的基底。
在实施方式中，封装件包括介电填充介质，介电填充介质特别是墨，该介电填充介质对至少一个贯通孔的位于至少一个镀覆材料部的不同部分之间的空的容积部进行至少部分地填充。在一个实施方式中，这种填充介质可以是插入到空的容积部中的介电墨或胶粘物。通过对这种空的容积部或间隙进行填充，可以防止准备制造的封装件内的空的空间，这可以提高机械完整性并且因此提高封装件的可靠性。此外，这种填充介质可以使芯部的贯通孔中的镀覆材料部稳定，并且由此可以促进封装件的各种构成部分的正确对准。然而，填充介质也可以是磁性糊剂材料。这种材料可以降低电感，这可以有利于降低电磁干扰(EMI)。例如，磁性糊剂材料可以通过插入过程而填充在孔中。
在实施方式中，至少一个筒状竖向电传导连接元件包括至少一个金属柱，至少一个金属柱特别是至少一个铜柱。这种金属筒状件可以是预制件或嵌体，该预制件或嵌体也可以设置有较大的纵横比。
在实施方式中，芯部包括有机芯部、玻璃、陶瓷和特别是硅的半导体、或金属中的至少一者。有机芯部可以包括具有有机化合物的介电材料。特别地，有机芯部的介电材料可以仅由有机材料制成或至少基本上仅由有机材料制成。在另外的实施方式中，有机芯部可以包括有机介电材料和额外的另外的介电材料。有机化合物可以是含有碳-氢键的化合物。例如，有机芯部可以包括有机树脂材料、环氧树脂材料等。特别地，印刷电路板(PCB)电介质或集成电路(IC)基板电介质可以是用于有机芯部的电介质。替代性地，芯部可以实施为无机芯部，即，芯部可以包括无机材料或由无机材料构成。特别地，无机芯部或甚至整个无机芯部的介电材料可以仅由无机材料制成或至少基本仅由无机材料制成。在另外的实施方式中，无机芯部可以包括无机介电材料和额外的另外的介电材料。无机化合物可以是没有碳-氢键的化合物或不是有机化合物的化合物。无机芯部材料的示例是玻璃(特别是二氧化硅基玻璃)、陶瓷(比如氮化铝和/或氧化铝)和包括半导体(比如氧化硅或硅)的材料。
在实施方式中，芯部具有至少两个贯通孔，至少两个贯通孔彼此平行地延伸，以及，每个贯通孔均由至少部分地覆盖有相应的电传导镀覆材料部的相应的壁表面来界定。对应地，另外的电传导元件可以包括至少两个筒状竖向电传导连接元件，至少两个筒状竖向电传导连接元件彼此平行地延伸，以及，每个筒状竖向电传导连接元件有助于提供电传导连接接合部。在芯部中布置多个平行的贯通孔允许增大同时通过封装件而传输的信号的数量。至少部分地填充有镀覆材料部的每个贯通孔可以与指定的筒状竖向电传导连接元件相连接，以用于实现所述的并行信号传输。因此，在芯部中形成贯通孔所依据的图形可以对应于在第二层叠置件中形成筒状竖向电传导连接元件所依据的图形。
在实施方式中，相应的叠置件包括至少一个电绝缘层结构和至少一个电传导层结构。例如，部件承载件可以是特别地通过施加机械压力和/或热能而形成的所提及的电绝缘层结构和电传导层结构的层压件。所提及的叠置件可以提供能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑的板状部件承载件。
在实施方式中，相应的叠置件可以成形为板。这有助于紧凑的设计，其中，尽管如此，部件承载件仍为该部件承载件上的安装部件提供大的基底。此外，特别地，作为嵌入的电子部件的示例的裸晶片由于该裸晶片的较小的厚度而可以方便地嵌入到薄板、比如印刷电路板中。
在实施方式中，部件承载件或相应的叠置件构造为印刷电路板、基板(特别是IC基板)或中介层。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示通过例如借助于施加压力和/或借助于热能的供给而将多个电传导层结构与多个电绝缘层结构进行层压而形成的板状的部件承载件。作为用于PCB技术的优选材料，电传导层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料、或FR4材料。可以通过例如借助于激光钻孔或机械钻孔形成穿过层压件的孔并且通过用电传导材料(特别是铜)对这些孔进行部分或完全地填充从而形成过孔或任何其他贯通孔连接部，使得各个电传导层结构可以以期望的方式连接至彼此。被填充的孔连接整个叠置件(延伸穿过多个层或整个叠置件的贯通孔连接部)，或者，被填充的孔连接至少两个电传导层，被填充的孔被称为过孔。类似地，可以穿过叠置件的各个层形成光学互连部，以接收电光电路板(EOCB)。除了可以嵌入在印刷电路板中的一个或更多个部件以外，印刷电路板通常被构造成用于将一个或更多个部件容置在板状印刷电路板的一个表面或相反的两个表面上。所述一个或更多个部件可以通过焊接而连接至相应的主表面。PCB的介电部分可以由具有增强纤维(比如，玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示较小的部件承载件。相对于PCB而言，基板可以是相对较小的部件承载件，该部件承载件上可以安装一个或更多个部件并且该部件承载件可以用作一个或更多个芯片与另外的PCB之间的连接介质。例如，基板可以具有与待安装在该基板上的部件(特别是电子部件)大致相同的尺寸(例如，在芯片级封装(CSP)的情况下)。在另外的实施方式中，基板可以显著大于指定的部件(例如在倒装芯片球栅阵列FCBGA(flip chip ball grid array)构型中)。更具体地，基板可以被理解为用于电连接件或电网络的承载件以及与印刷电路板(PCB)相当但具有相当高密度的横向和/或竖向布置的连接件的部件承载件。横向连接件例如是传导通道，而竖向连接件可以是例如钻孔。这些横向连接件和/或竖向连接件布置在基板内，并且可以用于提供容置部件或未容置部件(诸如裸晶片)——特别是IC芯片——与印刷电路板或中间印刷电路板的电连接、热连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强颗粒(比如，增强球体，特别是玻璃球体)的树脂构成。
基板或中介层可以包括至少一层以下各者或由至少一层以下各者构成：玻璃；硅(Si)；和/或可光成像或可干蚀刻的有机材料如环氧基积层材料(比如，环氧基积层膜)；或聚合物化合物(聚合物化合物可以包括或可以不包括光敏和/或热敏分子)如聚酰亚胺或聚苯并恶唑。
在实施方式中，至少一个电绝缘层结构包括下述各者中的至少一者：树脂或聚合物、比如环氧树脂、氰酸酯树脂、苯并环丁烯树脂、双马来酰亚胺-三嗪树脂、聚亚苯基衍生物(例如基于聚苯醚、PPE)、聚酰亚胺(PI)、聚酰胺(PA)、液晶聚合物(LCP)、聚四氟乙烯(PTFE)和/或上述各者的组合。也可以使用例如由玻璃(多层玻璃)制成的增强材料、比如网状物、纤维或球体或其他种类的填充物颗粒，以形成复合物。与增强剂结合的半固化树脂、例如用上述树脂浸渍的纤维称为预浸料。这些预浸料通常以所述预浸料的对所述预浸料的阻燃特性进行描述的特性命名，例如FR4或FR5。尽管预浸料、特别是FR4对于刚性PCB而言通常是优选的，但是也可以使用其他材料，特别是环氧基积层材料(比如积层膜)或可光成像的电介质材料。对于高频应用，高频材料比如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可能是优选的。除了这些聚合物，低温共烧陶瓷(LTCC)或其他低的DK材料、非常低或超低的DK材料可以作为电绝缘结构应用于部件承载件中。
在实施方式中，至少一个电传导层结构包括铜、铝、镍、银、金、钯、钨、镁、碳、(特别是掺杂的)硅、钛和铂中的至少一者。尽管铜通常是优选的，但是其他的材料或其涂覆的变型也是可以的，特别地分别涂覆有超导材料或传导聚合物、比如石墨烯或聚(3,4-亚乙基二氧噻吩)(PEDOT)也是可以的。
至少一个另外的部件可以嵌入在叠置件中和/或可以表面安装在叠置件上。部件和/或至少一个另外的部件可以选自包括以下各者的组：非导电嵌体、导电嵌体(比如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、光导引元件(例如光波导或光导体连接件)、电子部件、或上述各者的组合。嵌体可以是例如具有或不具有绝缘材料涂层的金属块(IMS-嵌体)，所述嵌体可以被嵌入或表面安装以便于散热的目的。根据材料的导热率限定合适的材料，导热率应至少为2W/mK。这种材料通常基于但不限于金属、金属氧化物和/或陶瓷，例如铜、氧化铝(Al2O3)或氮化铝(AlN)。为了增加热交换能力，也经常使用具有增加的表面积的其他几何形状。此外，部件可以是有源电子部件(具有实现的至少一个p-n结)、无源电子部件如电阻器、电感、或电容器、电子芯片、存储装置(例如DRAM或其他数据存储器)、滤波器、集成电路(例如现场可编程门阵列(FPGA)、可编程阵列逻辑(PAL)、通用阵列逻辑(GAL)和复杂可编程逻辑器件(CPLD))、信号处理部件、功率管理部件(例如场效应晶体管(FET)、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)、结型场效应晶体管(JFET)、或绝缘栅场效应晶体管(IGFET)，上述功率管理部件全部基于半导体材料，例如碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、氧化镓(Ga2O3)、砷化铟镓(InGaAs)、磷化铟(InP)和/或任何其他合适的无机复合物)、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、密码部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、摄像机、天线、逻辑芯片和能量收集单元。但是，可以在部件承载件中嵌入其他部件。例如，磁性元件可以被用作部件。这种磁性元件可以是永磁元件(比如铁磁元件、反铁磁元件、多铁性元件或亚铁磁元件，例如铁氧体芯)，或者这种磁性元件可以是顺磁元件。然而，该部件也可以是例如呈板中板构型的IC基板、中介层或另外的部件承载件。部件可以被表面安装在部件承载件上和/或可以被嵌入在部件承载件的内部。此外，也可以使用其他部件作为部件，特别是那些产生和发射电磁辐射和/或对从环境传播的电磁辐射敏感的部件作为部件。
在实施方式中，相应的叠置件或部件承载件是层压型部件承载件。在这种实施方式中，部件承载件是通过施加压力和/或热而被叠置并且连接在一起的多层结构的复合物。
在对部件承载件的内部层结构进行处理之后，可以用一个或更多个另外的电绝缘层结构和/或电传导层结构对称地或不对称地覆盖(特别是通过层压)经处理的层结构的一个主表面或相反的两个主表面。换句话说，可以持续堆积，直到获得期望的层数为止。
在具有电绝缘层结构和电传导层结构的叠置件的形成完成之后，可以对所获得的层结构或部件承载件进行表面处理。
特别地，在表面处理方面，可以将电绝缘的阻焊剂施加至层叠置件或部件承载件的一个主表面或相反的两个主表面。例如，可以在整个主表面上形成该阻焊剂并且随后对阻焊剂的层进行图形化以暴露一个或更多个电传导表面部分，这些电传导表面部分将用于将部件承载件电耦接至电子外围件。部件承载件的保持被阻焊剂覆盖的表面部分可以被有效地保护以免受氧化或腐蚀，特别是包含铜的表面部分可以被有效地保护以免受氧化或腐蚀。
就表面处理而言，还可以选择性地将表面处理部施加至部件承载件的暴露的电传导表面部分。这种表面处理部可以是部件承载件的表面上的暴露的电传导层结构(比如，垫、传导迹线等，特别是包括铜或由铜构成)上的电传导覆盖材料。如果不对这种暴露的电传导层结构进行保护，则暴露的电传导部件承载件材料(特别是铜)会被氧化，从而使部件承载件的可靠性较低。然后，表面处理部可以形成为例如表面安装部件与部件承载件之间的接合部。表面处理部具有保护暴露的电传导层结构(特别是铜电路)的功能，并且表面处理部可以例如通过焊接而实现与一个或更多个部件的接合过程。用于表面处理部的合适材料的示例是有机可焊性防腐剂(OSP)、非电镍浸金(ENIG)、非电镍浸钯浸金(ENIPIG)、非电镍非电钯浸金(ENEPIG)、金(特别地是硬金)、化学锡(化学和电镀)、镍金、镍钯等。也可以使用无镍材料来用于表面处理部，特别地用于高速应用。无镍材料的示例为ISIG(浸银浸金)和EPAG(非电钯自催化金)。
本发明的以上限定的方面和其他方面通过将在下文中描述的实施方式的示例变得明显并且参照这些实施方式的示例进行说明。
附图说明
图1示出了根据本发明的示例性实施方式的封装件的横截面图。
图2示出了根据本发明的另一示例性实施方式的封装件的横截面图。
图3至图6示出了根据本发明的示例性实施方式的在执行制造图6中所示的封装件的方法期间所获得的结构的横截面图。
图7至图9示出了根据本发明的示例性实施方式的在执行制造图9中所示的封装件的方法期间所获得的结构的横截面图。
图10至图15示出了根据本发明的示例性实施方式的在执行制造图15中所示的封装件的方法期间所获得的结构的横截面图。
图16至图18示出了根据本发明的示例性实施方式的在执行制造图18中所示的封装件的方法期间所获得的结构的横截面图。
图19示出了根据本发明的另一示例性实施方式的封装件的横截面图。
图20示出了根据图19的封装件的水平连接平面。
图21示出了根据本发明的又一示例性实施方式的封装件的横截面图。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件具有相同的附图标记。
在参照附图之前，将更详细地描述示例性实施方式，将基于已经开发了本发明的示例性实施方式来总结一些基本考虑。
根据本发明的示例性实施方式，封装件设置有较厚的且因此坚固的中央芯部，该芯部优选地被多个平行延伸的部分镀覆的贯通孔穿过。在芯部的一个侧部上连接有具有较高集成密度的再分布结构的第一层叠置件，该第一层叠置件用于对至少一个表面安装的电子部件(优选地，电子部件为至少一个半导体芯片)进行承载。在芯部的另一侧部上布置有具有较小集成密度的第二层叠置件，该第二层叠置件具有筒状竖向电传导连接元件，所述筒状竖向电传导连接元件优选地与芯部的被部分镀覆的贯通孔对准并且连接至该贯通孔。安装基部比如PCB可以对第二层叠置件进行承载。通过这种封装件设计，电信号和/或电能可以在表面安装的部件与安装基部之间在竖向方向上(并且在某些实施方式中，还在水平方向上)且沿着较短路径传输。因此，较高密度的第一层叠置件可以用作再分布层。有利地，封装件设计可以用较小的工作量来制造，因为较高集成密度的区域仅需要设置在绝对需要的位置，即设置在第一层叠置件中。结果，可以提供简单、紧凑且可靠的封装件。
在优选实施方式中，封装件被构造为不对称的芯片后装式扇出基板。由于机械上稳固的中央芯部，第一层叠置件和第二层叠置件可以具有相互不对称的设计，而没有过度翘曲的风险。由于所描述的封装件的结构，一个或更多个电子部件可以在制造过程的最后阶段被表面安装，由此提高了产量和生产率。集成在第一层叠置件中的再分布结构可以导致高密度扇出设计。芯部可以实施为较厚的金属化的贯通孔的本体，其中，铜柱可以构成对于安装基部而言的接合部(例如球栅阵列状接合部)。在芯部的另一侧部上，可以由第一层叠置件提供精细(fine)的再分布层。这种设计可以允许对封装件进行适当的翘曲管理。
本发明的示例性实施方式的示例性应用涉及用于服务器应用、数据中心应用、5G应用和相关电子设备的扇出基板。
图1示出了根据本发明的示例性实施方式的封装件100的横截面图。
所示的封装件100包括中央芯部102，该中央芯部可以具有由例如FR4、硅、玻璃、陶瓷制成的介电材料，或者，该中央芯部可以具有金属。竖向贯通孔104形成为沿竖向方向并且彼此平行地延伸穿过芯部102的整个厚度。如所示的，芯部102的介电本体可以设置有例如至少500μm、优选地大于1000μm的较大的厚度L。这可以确保芯部102和封装件100作为整体的较高的机械稳定性。
还如图1中所示，每个贯通孔104由芯部102的筒状壁表面来界定，该筒状壁表面覆盖有电传导镀覆材料部106、比如铜制部。更具体地，对相应的贯通孔104进行界定的整个壁表面可以连续地衬有或涂覆有具有厚度d的铜膜，该厚度d例如在10μm至50μm的范围内，该厚度d例如为25μm。镀覆材料部106可以包括通过非电沉积(例如通过溅射或化学过程)而形成的种子层以及在种子层上通过电镀镀覆(比如电镀)而形成的主层。镀覆材料部106形成为用于在竖向上传导电力和/或电信号。如还可以从图1看出的，封装件100包括对每个贯通孔104的空的容积部完全地填充的介电(或磁性)填充介质136。所述空的容积部可以被限定为镀覆材料部106的周向涂覆部内部的容积部。例如，所述介电(或磁性)填充介质136可以是电绝缘墨、树脂和/或胶粘物。描述性地讲，介电填充介质136对每个贯通孔104中的呈镀覆材料部106形式的管状的或中空筒状的镀覆结构内的空的空间进行填充。这种介电填充避免了封装件100内部中的空的空间，并且由此增加了机械可靠性和热可靠性、以及电气性能。介电填充介质136的水平直径B可以在从50μm到500μm的范围内，例如，介电填充介质136的水平直径B可以为150μm。如所示的，芯部102的顶侧部与底侧部之间的电连接可以仅通过贯通孔104的竖向管状镀覆材料部106来建立，并且因此以非常简单的方式来建立该电连接。
再次参照图1，设置有电传导平面连接垫120，每个电传导平面连接垫对贯通孔104中的指定的一个贯通孔进行覆盖并且在芯部102的上主表面处连接至指定的镀覆材料部106。因此，每个电传导平面连接垫120与对应于指定的贯通孔104的镀覆材料部106电连接。电传导平面连接垫120中的每个电传导平面连接垫可以具有环形形状或矩形形状(特别是方形形状)。对应地，设置有另外的电传导平面连接垫122，每个另外的电传导平面连接垫对贯通孔104中的指定的一个贯通孔进行覆盖并且在芯部102的下主表面处连接至指定的镀覆材料部106。因此，每个另外的电传导平面连接垫122也与对应于指定的贯通孔104的镀覆材料部106电连接。另外的电传导平面连接垫122中的每个另外的电传导平面连接垫可以具有环形形状。在图1的横截面图中，具有被连接的电传导平面连接垫120和被连接的另外的电传导平面连接垫122的每个镀覆材料部106可以成形为具有四个水平延伸部的矩形件。优选地，每组中的贯通孔104以及镀覆材料部106、被连接的电传导平面连接垫120和被连接的另外的电传导平面连接垫122可以在侧向方向上彼此轴向地对准。然而，由于制造过程期间的公差，可能会发生的是：成组的贯通孔104以及镀覆材料部106、被连接的电传导平面连接垫120和被连接的另外的电传导平面连接垫122的竖向对称轴线相对于彼此略微移位。为了补偿在制造过程期间可能出现的这种可能公差，电传导平面连接垫120和/或另外的电传导平面连接垫122还可以在周向上、即在根据图1的水平平面中延伸超出指定的镀覆材料部106和贯通孔104。
此外，封装件100包括位于芯部102的上主表面上的第一层叠置件108。此外，第二层叠置件110可以布置在芯部102的下主表面上。更具体地，第一层叠置件108和第二层叠置件110中的每一者可以构造为包括下述各者的层压式层叠置件：电传导层结构(参见用于第一层叠置件108的附图标记112、128、140和用于第二层叠置件110的附图标记114、116、130)以及一个或更多个电绝缘层结构(参见用于第一层叠置件108的附图标记124和用于第二层叠置件110的附图标记126)。如所示的，电传导层结构可以包括图形化的或连续的铜层以及竖向贯通连接部，所述竖向贯通连接部例如为可以通过镀覆形成的铜柱和/或铜填充的激光过孔。一个或更多个电绝缘层结构可以包括相应的树脂(比如相应的环氧树脂)，优选地，树脂可以包括位于树脂中的增强颗粒(例如玻璃纤维或玻璃球体)。例如，电绝缘层结构可以由预浸料或FR4制成。例如，第一层叠置件108和第二层叠置件110中的每一者可以构造为印刷电路板(或PCB件)或集成电路(IC)基板。
如图1中所示，第一层叠置件108具有电传导元件112，与第二层叠置件110的具有较低集成密度的另外的电传导元件114相比，电传导元件112具有较高的集成密度。特别地，第一层叠置件108的单位体积的电传导元件112的数量大于第二层叠置件110的单位体积的另外的电传导元件114的数量。当封装件100被用作安装基部134与至少一个部件132之间的中介层时(参见图18)，在功能上，仅在封装件100的第一层叠置件108中需要封装件100的较高的集成密度，以与待表面安装在第一层叠置件108上的一个或更多个部件(例如半导体芯片，参见图18中的附图标记132)的较小间距相符合。相比之下，由于第二层叠置件110要被安装在具有较大间距的安装基部(例如印刷电路板，参见图18中的附图标记134)上，在第二层叠置件110中可以省去与形成较高集成密度区域有关的较大的制造工作量。因此，可以通过仅在第一层叠置件108中而不在第二层叠置件110中形成更复杂的较高密度集成区域来减少整体制造工作量。因此，关于封装件100的中心轴线150不对称的积层部由位于芯部102的相反的两个主表面上的第一层叠置件108和第二层叠置件110形成。然而，鉴于芯部102的较大的厚度L和由此产生的较高的坚固性，仍然可以避免明显的翘曲趋势(如附图标记152、154示意性地指示的)。此外，如下所述，第一层叠置件108的介电材料的杨氏模量和热膨胀系数的设计以及第二层叠置件110的介电材料的杨氏模量和热膨胀系数的设计也可以有助于充分抑制封装件100中的翘曲。由于具有电传导平面连接垫120、122和位于贯通孔104中的镀覆材料部106的芯部102的集成密度与第二层叠置件110的另外的电传导元件114的集成密度大致相同，因此与芯部102相关的制造工作量还可以被进一步减少。芯部102的这种简单结构还与封装件100的功能要求兼容，因为芯部102中的集成密度可能已经符合安装基部134中的间距(参见图18)。
现在具体参照第一层叠置件108，位于第一层叠置件108的下部部分中的电传导元件112与每个贯通孔104中的镀覆材料部106电耦接。更具体地，电传导元件112的竖向贯通连接部140在第一层叠置件108的底部处与上述电传导平面连接垫120直接电连接。此外，如图1中所示，电传导元件112的布置结构朝向第一层叠置件的上主表面渐缩，并且因此还朝向封装件100的上主表面渐缩。鉴于这种设计，第一层叠置件108形成了再分布结构128，该再分布结构在第一层叠置件108的下主表面处具有较大的间距以及在第一层叠置件108的上主表面处具有较小的间距。
更具体地，电传导元件112的最上部可以设置有电传导连接结构156。例如，电传导连接结构156可以是焊接球，使得可以在第一层叠置件108与表面安装的部件(参见图18中的附图标记132)之间建立焊接连接部。图形化的阻焊剂158可以形成在封装件100的第一层叠置件108的上表面上，使得电传导连接结构156可以选择性地形成在阻焊剂158的开口中。
现在具体参照第二层叠置件110，另外的电传导元件114的位于第二层叠置件110的上部部分中的部分与贯通孔104中的镀覆材料部106电耦接。更具体地，另外的电传导元件114包括多个平行的筒状竖向电传导连接元件116，筒状竖向电传导连接元件有助于在第二层叠置件110的下主表面处形成电传导连接接合部118。在图1中，筒状竖向电传导连接元件116被实施为铜柱。在所述下主表面被连接至安装基部134，所述下主表面背对芯部102并且面向安装基部134。还如图1中所示，筒状竖向电传导连接元件116中的每个筒状竖向电传导连接元件与另外的电传导平面连接垫122中的相应的一个电传导平面连接垫直接电连接。优选地，筒状竖向电传导连接元件116与贯通孔104中的镀覆材料部106和另外的电传导平面连接垫122在轴向上对准。然而，制造过程期间的公差还可以导致下述几何形状：其中，相应的贯通孔104中的每个相应的镀覆材料部106电连接至指定的筒状竖向电传导连接元件116，但相对于该指定的筒状竖向电传导连接元件116在轴向上移位。这种未对准可以通过另外的电传导平面连接垫122来补偿，所述另外的电传导平面连接垫侧向地延伸超出每个贯通孔104，优选地，所述另外的电传导平面连接垫围绕贯通孔104的整个外周延伸。
此外，每个筒状竖向电传导连接元件116的高度H与直径D之间的比可以在从0.5至1的范围内。简而言之，筒状竖向电传导连接元件116可以设置有相对较高的纵横比，从而在第二层叠置件110的较大的竖向部分上延伸。如所示的，第二层叠置件110提供了位于该第二层叠置件的暴露的下主表面处的球栅阵列(BGA)状接合部118。此处，可以提供多个焊接球等作为电传导连接结构156。安装基部134比如印刷电路板可以使用底侧电传导连接结构156而被连接至图1的封装件100的下主表面(见图18)。图形化的阻焊剂158可以形成在封装件100的第二层叠置件110的下表面上，使得电传导连接结构156可以形成在阻焊剂158的开口中。
然而，根据图1，筒状竖向电传导连接元件116没有完全延伸直至栅格阵列状接合部118。与此相反，筒状竖向电传导连接元件116中的每个筒状竖向电传导连接元件均通过另外的竖向电传导连接元件130中的相应一个竖向电传导连接元件而相对于电传导连接元件竖向地间隔开。此处，所述另外的竖向电传导连接元件130被实施为沿远离电传导连接接合部118的方向渐缩的激光钻孔的金属填充的过孔。
在下文中，将更详细地描述第一层叠置件108和第二层叠置件110的介电特性。优选地，第一层叠置件108的介电材料124的热膨胀系数(CTE)可以比第二层叠置件110的介电材料126的热膨胀系数低。例如，较高的CTE值可以在45ppm/K的CTE值以上，以及较低的CTE值可以在45ppm/K的CTE值以下。此外，第一层叠置件108的介电材料124的杨氏模量可以比第二层叠置件110的介电材料126的杨氏模量高。例如，较高的杨氏模量值可以在10MPa的杨氏模量值以上，以及较低的杨氏模量值可以在10MPa的杨氏模量值以下。有利地，已经证明，尽管存在层叠置件108、110的非对称积层部，但层叠置件108、110中的CTE值与杨氏模量值相结合的这种设计可以导致对翘曲的充分抑制。对于适合的翘曲设计，这种设计可以另外有利地确保第一层叠置件108的介电材料124的量与第二层叠置件110的介电材料126的量是大致相同的。
仍然参照图1，与第二层叠置件110相比，第一层叠置件108中相邻的电传导层结构之间的相互距离是较小的。因此，所述第一层叠置件108中的较高集成密度可以与电子部件132的可被表面安装在第一层叠置件108上的连接表面的较小的线间距相对应(参见图18)。此外，所述第二层叠置件110中的较低集成密度可以与安装基部134(比如印刷电路板或另外的部件承载件)的可连接至第二层叠置件110的底表面的连接表面的较大的线间距相对应(参见图18)。因此，再分布结构128可以转换为或形成为较小尺寸的半导体技术件与较大尺寸的部件承载件技术件之间的接合部。
所描述的封装件100的设计具有以下优点：首先，仅位于贯通孔104中的被镀覆的材料106和电传导平面连接垫120、122实现芯部102的顶侧部与底侧部之间的电连接的事实允许以非常简单的结构来设计芯部102。此外，这种设计可以产生z方向上的极短的电路径。这可以导致较少的信号损失，并且因此导致通过芯部102传播较高信号质量的电信号。此外，这可以由于较小的欧姆损失而导致封装件100内部较少的热消散。因此，封装件100的内部的热应力可以是较小的，这可以有利地避免不期望的现象比如分层。此外，芯部102的较大的竖向厚度L可以为封装件100的其他构成部分提供可靠的机械支撑。因此，尽管在根据图1的芯部102的相反的两个主表面上形成了不对称的积层部，但由于芯部102的较高的机械稳定性，封装件100是不易翘曲的。另外的优点特别地在于芯部102和第二层叠置件110可以具有非常简单的结构。通过调节第一层叠置件108的介电材料的CTE值和杨氏模量值以及第二层叠置件110的介电材料的CTE值和杨氏模量值，可以适当地控制翘曲。
图2示出了根据本发明的另外的示例性实施方式的封装件100的横截面图。
图2的实施方式与图1的实施方式的不同之处特别地在于，根据图2，筒状竖向电传导连接元件116中的每个筒状竖向电传导连接元件直接延伸直至电传导连接接合部118。因此，根据图2，可以实施具有甚至较高的例如大于1的纵横比的筒状竖向电传导连接元件116。例如，筒状竖向电传导连接元件116可以是铜柱。由于图2的长形的筒状竖向电传导连接元件116，图1的另外的竖向电传导连接元件130可以在图2中省去。这进一步简化了根据图2的封装件100的制造。
图3至图6示出了根据本发明的示例性实施方式的在执行制造图6中所示的封装件100的方法期间所获得的结构的横截面图。
参照图3，示出了可以在参照图1所述的芯部102的基础上获得的结构。芯部102包括多个平行的竖向贯通孔104，每个竖向贯通孔由介电芯部材料的壁表面来界定。每个贯通孔104均涂覆有电传导镀覆材料部106比如镀覆铜的周向膜。被镀覆的贯通孔104内部的剩余的中空容积可以填充有填充介质136、比如电绝缘墨或磁性糊剂。电传导平面连接垫120、122从顶侧部和底侧部对被镀覆的贯通孔104进行封闭。
在芯部102的上主表面上形成有层叠置件110。层叠置件110包括多个筒状竖向电传导连接元件116，筒状竖向电传导连接元件116比如为具有至少0.5且优选更大的纵横比的铜柱。筒状竖向电传导连接元件116嵌入在介电材料126、比如环氧树脂(可选地包括增强材料、比如玻璃纤维)中。筒状竖向电传导连接元件116在层叠置件110的底侧部处暴露并且与电传导平面连接垫122直接连接。因此，层叠置件110可以设置有包括筒状竖向电传导连接元件116的电传导元件114。在准备制造的封装件100中，筒状竖向电传导连接元件116可以有助于在层叠置件110的背对芯部102的主表面处提供电传导连接接合部118。
此外，临时承载件160附接至层叠置件110的上主表面。临时承载件160可以包括在该临时承载件的相反的两个主表面上被金属箔164覆盖的中央介电板162。例如，金属箔164可以是铜箔。可选地，释放层(促进临时承载件160的释放)可以布置在中央介电板162与附接至根据图3的层叠置件110的金属箔164之间。临时承载件160可以是DCF(可拆卸的铜箔)承载件。临时承载件160可以层压在层叠置件110上。
参照图4，在根据图3的芯部102的暴露的底部主表面上形成了另外的层叠置件108，该另外的层叠置件108用于在电传导平面连接垫120与另外的层叠置件108的电传导元件112之间建立电传导连接。简而言之，在芯部102的底侧部上形成了呈另外的层叠置件108形式的另外的积层部。
如所示的，与具有较低集成密度的电传导元件114相比，另外的层叠置件108设置有具有较高集成密度(即单位体积的数量)的电传导元件112的分布件。与层叠置件110和芯部102的较大间距相比，电传导元件112的分布件在图4中所示的结构的底部主表面上形成了具有较小间距的再分布结构。有利地，用于形成所述再分布结构的更高的制造工作量仅出现在另外的层叠置件108中，而层叠置件110和芯部102可以以非常低的工作量并且以简单的方式制造。
还如图4中所示，阻焊剂158形成为位于层叠置件108的暴露的表面上的图形化介电层。位于层叠置件108的底部处的电传导元件112的暴露的表面部分可以可选地覆盖有表面处理部166、比如ENEPIG、ENIPIG或OSP。
参照图5，可以例如通过拆卸来去除临时承载件160(如附图标记168示意性地指示的)。然后，可以对上主表面进行铜蚀刻以去除可能残留的铜箔或铜箔的残余物。此外，可以例如通过研磨来去除层叠置件110的暴露的材料，以将筒状竖向电传导连接元件116暴露。
参照图6，然后对根据图5所获得的结构进行后端处理。例如，将电传导连接结构156比如焊接球施加至所获得的封装件100的顶侧部和底侧部两者上的暴露的金属表面。由此，可以获得根据图2的封装件100。
图7至图9示出了根据本发明的示例性实施方式的在执行制造图9中所示的封装件100的方法期间获得的结构的横截面图。
参照图7，可以形成以上参照图3所述的芯部102。
参照图8，此处实施为铜柱的筒状竖向电传导连接元件116可以形成在芯部102的另外的电传导平面连接垫122上或连接至芯部102的另外的电传导平面连接垫122。
参照图9，层叠置件110可以通过将筒状竖向电传导连接元件116嵌入在介电材料126中来形成。例如，这可以通过将至少部分未固化的电绝缘层结构、例如预浸料或树脂板层压到筒状竖向电传导连接元件116上来实现。由此，筒状竖向电传导连接元件116被介电材料126完全覆盖。
还存在用于处理筒状竖向电传导连接元件116的另一种方法。例如，如果树脂板是聚酰亚胺(PI)和/或光成像电介质(PID)，则可以通过曝光过程来在PI/PID材料中形成开口。然后可以通过电镀来形成筒状竖向电传导连接元件116。为了将筒状竖向电传导连接元件116暴露，可以应用曝光过程。
嵌入的筒状竖向电传导连接元件116然后可以通过对介电材料126进行激光钻孔而被触及以及暴露，以将筒状竖向电传导连接元件116的水平凸缘面暴露。通过镀覆铜，可以对激光钻出的过孔进行填充。结果，获得了另外的竖向电传导连接元件130，所述另外的竖向电传导连接元件电连接至筒状竖向电传导连接元件116的凸缘面。锥形的另外的竖向电传导连接元件130的较宽的底部可以与垫型的另外的电传导元件114连接，以完成电传导连接接合部118的形成。
在芯部102的相反的另外的主表面上，可以形成如上文参照图6所述的层叠置件108。
可以通过在根据图9的封装件100的相反的两个表面上形成阻焊剂158和电传导连接结构156来完成制造过程。所述封装件100对应于图1。
通过所描述的制造过程，可以获得封装件100，由于两个侧部上的层数不同，封装件100可以构造为非对称的芯片后装式扇出基板(chip-last fan-out substrate)。因此，封装件100在芯部102的相反的两个主表面上具有不对称的积层部。然而，由于介电材料124、126在CTE和杨氏模量方面的设计以及通过在两个层叠置件108、110中提供恒定量的介电材料124、126，可以实现适当的翘曲控制，而不论不对称的积层部如何。此外，一个或更多个电子部件132(参见图17)可以在制造过程的最后安装。这种芯片后制造可以提高产量。此外，层叠置件108中的再分布结构128提供了扇出功能。较厚的芯部102还有助于可靠地避免过度翘曲。封装件100中的金属结构(即金属化的具有贯通孔的芯部102的金属化制程(metallization)、层叠置件110中的金属柱、和层叠置件108中的精细的再分布层、以及BGA型接合部118)确保了较高的电气可靠性。DCF过程提供了改进的生产率。
图10至图15示出了根据本发明的示例性实施方式的在执行制造图15中所示的封装件100的方法期间所获得的结构的横截面图。
参照图10，示出了可以如以上参照图8所获得的结构。所述结构包括具有金属化贯通孔的较厚的芯部102，该芯部具有作为筒状竖向电传导连接元件116的铜柱。
参照图11，如参照图3所说明的，可以附接临时承载件160。描述性地讲，在将筒状竖向电传导连接元件116嵌入在介电材料126中之后，可以将DCF基板层压在图10中所示的结构上。
参照图12，可以在芯部102的底表面上形成另外的积层部，以由此形成层叠置件108(参见图4的描述)。
参照图13，将临时承载件160拆卸，随后进行铜蚀刻，如以上参照图5所述的。
参照图14，电传导连接元件130作为铜填充的激光过孔而形成在介电材料126中，以用于与筒状竖向电传导连接元件116电连接(参见图9的描述)。然后可以在层叠置件108、110的相反的两个暴露的主表面上形成图形化金属层。
参照图15，可以执行后端过程，以用于形成阻焊剂158和电传导连接结构156，如参照图9所述的。
图16至图18示出了根据本发明的示例性实施方式的在执行制造图18中所示的封装件100的方法期间所获得的结构的横截面图。
参照图16，可以在临时承载件160的相反的两个主表面中的每个主表面上制造出相应的封装件100。在已经形成图16中所示的积层部之后，可以将封装件100的预形成件从临时承载件160的相反的两个主表面拆卸。例如，这可以通过临时承载件160的布置在中央介电板162与每个相应的金属箔164之间的相应的释放层来简化。
根据图16，通过在临时承载件160的相反的两个主表面上对封装件100进行双面处理，可以获得更好的生产率并且产能或制造效率也将成倍增加。在这种情况下，作为临时承载件160，使用上述DCF基板和对应的过程可能是特别有利的。
参照图17，将描述封装件100的另外的处理。根据图17的另外的处理的起点可以是根据图1、图9、图15的封装件100，或者是根据图16的处理所获得的封装件100。尽管未示出，但图2的实施方式也可以用作根据图17和图18进行的另外的处理的起点。
如图17中所示，电子部件132被表面安装在第一层叠置件108上。例如，电子部件132可以是半导体芯片。为了将电子部件132组装在封装件100上，电子部件132的垫170可以通过电传导连接结构156与第一层叠置件108的暴露的电传导元件112电耦接。尽管电传导连接结构156可以是用于产生焊接连接的焊接球，但电传导连接结构156可以替代性地是烧结结构、电传导胶粘物或金属连结结构。
为了使层叠置件108与电子部件132之间的接合部可靠地电绝缘并且为了提高机械可靠性，可以将电绝缘底部填充物172施加至所述接合部。
通过所描述的芯片后装式封装制造架构，可以以较高的产量制造出扇出式封装件100。
参照图18，表面安装的部件132可以被模制化合物174围封。此外，第二层叠置件110可以安装在安装基部134、比如印刷电路板(PCB)上。
图19示出了根据本发明的另外的示例性实施方式的封装件100的横截面图。图20示出了根据图19的封装件100的水平连接平面193。
根据图19和图20的封装件100可以例如以如上文参照图1至图18所述的方式来实施，并且根据图19和图20的封装件100可以特别地包括芯部102和叠置件108、110。在下文中，将仅提及图19和图20的实施方式与先前描述的实施方式之间的不同之处。
根据图19，电子部件132嵌入在封装件100中，以使得电子部件132的垫170与封装件100的位于封装件100的外表面处的电传导元件112电耦接。如图20中所示，垫170与电传导元件112之间的连接都建立在水平连接平面193内。再次参照图20，电子部件132具有位于该电子部件的主表面处、特别地在芯片平面中的平面再分布层191。
根据图19和图20的构型不仅允许大致竖向的信号传播，而且还允许水平连接平面193内的水平信号传播。在该实施方式中，电子部件132嵌入在封装件100的叠置件构型中并且具有与下方的叠置构型共用的水平互连部。例如，电子部件132可以嵌入在叠置件108和/或芯部102中。在完成围封之后，可以对整个表面进行研磨以将电子部件132的垫170暴露。此后，可以在整个表面上溅射种子层并且通过光刻过程使该种子层图形化。此后，可以执行镀覆过程，以用于使被图形化的金属表面层增厚。随后可以进行蚀刻过程。可以在电子部件132的垫170与部件承载件型叠置构型之间且在同一水平处形成电连接。
图21示出了根据本发明的又一示例性实施方式的封装件100的横截面图。
根据图21的封装件100可以例如以如上参照图1至图20所述的方式来实施，并且根据图21的封装件100可以特别地包括芯部102和叠置件108、110。在下文中，将仅提及图21的实施方式与先前描述的实施方式之间的不同之处。
根据图21，电子部件132表面安装在芯部102和叠置件108、110的叠置构型上，使得电子部件102的底侧垫170在叠置构型的顶表面处与电传导元件112以面对面的方式直接物理连接。同时，电子部件132和叠置构型的介电表面部分也可以以面对面的方式直接物理地连接。例如，可以通过混合连结来建立这种连接。
仍然参照图21，电子部件132可以安装在叠置构型的表面上。在本上下文中，也可以在位于叠置构型的表面上的电传导元件112与表面安装的电子部件132的垫170之间产生金属与金属的连接。在对应的制造过程中，可以对电子部件132和部件承载件型叠置构型两者的表面上的金属材料进行研磨，以将金属连接材料暴露在外部。然后可以对两个连接表面处的所暴露的金属进行处理，以用于建立直接的金属与金属连结(例如通过混合连结)。描述性地讲，两个连接表面上的金属材料可以在电子部件132与叠置构型之间彼此融合。
应指出的是，术语“包括”不排除其他元件或步骤，并且“一”或“一种”不排除多个。此外，可以对与不同实施方式相结合描述的元件进行组合。
还应指出的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实施方案不限于图中所示的和以上所述的优选实施方式。相反，使用所示的解决方案和根据本发明的原理的多种变型是可能的，即使在根本不同的实施方式的情况下也是如此。

Claims (29)

1.一种封装件(100)，包括：
芯部(102)，所述芯部(102)具有至少一个贯通孔(104)，所述至少一个贯通孔(104)是由至少部分地覆盖有至少一个电传导镀覆材料部(106)的壁表面来界定的；
第一层叠置件(108)，所述第一层叠置件(108)位于所述芯部(102)的一个主表面上；以及
第二层叠置件(110)，所述第二层叠置件(110)位于所述芯部(102)的相反的另外的主表面上；
其中，所述第一层叠置件(108)具有电传导元件(112)，与所述第二层叠置件(110)的具有较低的集成密度的另外的电传导元件(114)相比，所述电传导元件(112)具有较高的集成密度；以及
其中，所述另外的电传导元件(114)包括至少一个筒状竖向电传导连接元件(116)，所述至少一个筒状竖向电传导连接元件(116)有助于在所述第二层叠置件(110)的背对所述芯部(102)的主表面处形成电传导连接接合部(118)。
2.根据权利要求1所述的封装件(100)，其中，所述电传导元件(112)的至少部分是与所述至少一个镀覆材料部(106)电耦接的。
3.根据权利要求1或2所述的封装件(100)，其中，所述另外的电传导元件(114)的至少部分是与所述至少一个镀覆材料部(106)电耦接的。
4.根据权利要求1至3中的任一项所述的封装件(100)，包括至少一个电传导平面连接垫(120)，所述至少一个电传导平面连接垫(120)在所述芯部(102)的所述一个主表面和所述另外的主表面中的一者处至少部分地覆盖所述至少一个贯通孔(104)中的相应的一个贯通孔，以及，所述至少一个电传导平面连接垫(120)是与所述至少一个镀覆材料部(106)中的相应的一个镀覆材料部电耦接的。
5.根据权利要求4所述的封装件(100)，包括至少一个另外的电传导平面连接垫(122)，所述至少一个另外的电传导平面连接垫(122)在所述芯部(102)的所述一个主表面和所述另外的主表面中的另一者处至少部分地覆盖所述至少一个贯通孔(104)中的相应的一个贯通孔，以及，所述至少一个另外的电传导平面连接垫(122)是与所述至少一个镀覆材料部(106)中的相应的一个镀覆材料部电连接的。
6.根据权利要求5所述的封装件(100)，其中，所述至少一个电传导平面连接垫(120)和所述至少一个另外的电传导平面连接垫(122)中的至少一者在周向上延伸超出所述至少一个镀覆材料部(106)中的相应的一个镀覆材料部。
7.根据权利要求5或6所述的封装件(100)，其中，所述电传导元件(112)的竖向贯通连接部(140)是与所述至少一个电传导平面连接垫(120)和所述至少一个另外的电传导平面连接垫(122)中的一者直接电连接的。
8.根据权利要求4至7中的任一项所述的封装件(100)，其中，所述至少一个筒状竖向电传导连接元件(116)是与所述至少一个电传导平面连接垫(120)和所述至少一个另外的电传导平面连接垫(122)中的一者直接电连接的。
9.根据权利要求1至8中的任一项所述的封装件(100)，其中，所述第一层叠置件(108)的介电材料具有的热膨胀系数比所述第二层叠置件(110)的介电材料的热膨胀系数低。
10.根据权利要求1至9中的任一项所述的封装件(100)，其中，所述第一层叠置件(108)的介电材料(124)的量与所述第二层叠置件(108)的介电材料(126)的量大致相同。
11.根据权利要求1至10中的任一项所述的封装件(100)，其中，所述第一层叠置件(108)的介电材料(124)包括较高杨氏模量的材料，或者，所述第一层叠置件(108)的介电材料(124)由较高杨氏模量的材料构成。
12.根据权利要求1至11中的任一项所述的封装件(100)，其中，所述第二层叠置件(110)的介电材料(126)包括较低杨氏模量的材料，或者，所述第二层叠置件(110)的介电材料(126)由较低杨氏模量的材料构成。
13.根据权利要求1至12中的任一项所述的封装件(100)，其中，所述至少一个镀覆材料部(106)中的相应的一个镀覆材料部电连接至所述至少一个筒状竖向电传导连接元件(116)中的指定的一个筒状竖向电传导连接元件，并且相对于所述指定的一个筒状竖向电传导连接元件在轴向上移位。
14.根据权利要求1至13中的任一项所述的封装件(100)，其中，具有至少一个镀覆材料部(106)的所述芯部(102)的集成密度与所述第二层叠置件(110)的所述另外的电传导元件(114)的集成密度大致相同。
15.根据权利要求1至14中的任一项所述的封装件(100)，其中，所述至少一个筒状竖向电传导连接元件(116)的高度(H)与直径(D)之间的比为至少0.5，特别地，所述至少一个筒状竖向电传导连接元件(116)的高度(H)与直径(D)之间的比为至少1。
16.根据权利要求1至15中的任一项所述的封装件(100)，其中，所述芯部(102)的竖向厚度(L)为至少500μm，特别地，所述芯部(102)的竖向厚度(L)为至少1mm。
17.根据权利要求1至16中的任一项所述的封装件(100)，其中，所述第一层叠置件(108)包括再分布结构(128)。
18.根据权利要求1至17中的任一项所述的封装件(100)，其中，所述电传导连接接合部(118)提供了栅格阵列状接合部。
19.根据权利要求1至18中的任一项所述的封装件(100)，其中，所述至少一个筒状竖向电传导连接元件(116)在竖向上通过至少一个另外的竖向电传导连接元件(130)而与所述电传导连接接合部(118)间隔开。
20.根据权利要求19所述的封装件(100)，其中，所述至少一个另外的竖向电传导连接元件(130)包括至少一个金属填充的过孔，特别地，所述至少一个金属填充的过孔沿远离所述电传导连接接合部(118)的方向渐缩。
21.根据权利要求1至18中的任一项所述的封装件(100)，其中，所述至少一个筒状竖向电传导连接元件(116)延伸直至所述电传导连接接合部(118)。
22.根据权利要求1至21中的任一项所述的封装件(100)，包括表面安装在所述第一层叠置件(108)上的至少一个部件(132)，特别地，所述至少一个部件(132)是至少一个半导体芯片。
23.根据权利要求1至22中的任一项所述的封装件(100)，包括供所述第二层叠置件(110)安装的安装基部(134)，特别地，所述安装基部(134)是部件承载件，更特别地，所述安装基部(134)是印刷电路板。
24.根据权利要求1至23中的任一项所述的封装件(100)，包括介电填充介质(136)，特别地，所述介电填充介质(136)是墨，所述介电填充介质(136)对所述至少一个贯通孔(104)的位于所述至少一个镀覆材料部(106)的不同部分之间的空的容积部进行至少部分地填充。
25.根据权利要求1至24中的任一项所述的封装件(100)，其中，所述至少一个筒状竖向电传导连接元件(116)包括至少一个金属柱，特别地，所述至少一个金属柱是至少一个铜柱。
26.根据权利要求1至25中的任一项所述的封装件(100)，其中，所述芯部(102)包括有机芯部、玻璃、陶瓷和半导体中的至少一者，特别地，所述半导体是硅。
27.根据权利要求1至26中的任一项所述的封装件(100)，其中，所述芯部(102)具有至少两个贯通孔(104)，所述至少两个贯通孔(104)彼此平行地延伸，以及，每个贯通孔均由至少部分地覆盖有相应的电传导镀覆材料部(106)的相应的壁表面来界定。
28.根据权利要求1至27中的任一项所述的封装件(100)，其中，所述另外的电传导元件(114)包括至少两个筒状竖向电传导连接元件(116)，所述至少两个筒状竖向电传导连接元件(116)彼此平行地延伸，以及，每个筒状竖向电传导连接元件均有助于所述电传导连接接合部(118)的形成。
29.一种制造封装件(100)的方法，其中，所述方法包括：
提供芯部(102)，所述芯部(102)具有至少一个贯通孔(104)，所述至少一个贯通孔(104)由至少部分地覆盖有至少一个电传导镀覆材料部(106)的壁表面来界定；
在所述芯部(102)的一个主表面上形成第一层叠置件(108)；
在所述芯部(102)的相反的另外的主表面上形成第二层叠置件(110)，其中，所述第一层叠置件(108)具有电传导元件(112)，与所述第二层叠置件(110)的具有较低集成密度的另外的电传导元件(114)相比，所述电传导元件(112)具有较高的集成密度；以及
为所述另外的电传导元件(114)提供至少一个筒状竖向电传导连接元件(116)，所述至少一个筒状竖向电传导连接元件(116)有助于在所述第二层叠置件(110)的背对所述芯部(102)的主表面处形成电传导连接接合部(118)。
CN202210679111.4A 2022-06-15 2022-06-15 封装件及其制造方法 Pending CN117279202A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210679111.4A CN117279202A (zh) 2022-06-15 2022-06-15 封装件及其制造方法
PCT/EP2023/065293 WO2023242035A1 (en) 2022-06-15 2023-06-07 Package and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210679111.4A CN117279202A (zh) 2022-06-15 2022-06-15 封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN117279202A true CN117279202A (zh) 2023-12-22

Family

ID=86764434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210679111.4A Pending CN117279202A (zh) 2022-06-15 2022-06-15 封装件及其制造方法

Country Status (2)

Country Link
CN (1) CN117279202A (zh)
WO (1) WO2023242035A1 (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
US11824013B2 (en) * 2019-08-15 2023-11-21 Intel Corporation Package substrate with reduced interconnect stress

Also Published As

Publication number Publication date
WO2023242035A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US11452199B2 (en) Electronic module with single or multiple components partially surrounded by a thermal decoupling gap
US11799198B2 (en) Component carrier-based device with antenna coupling of electronic component and thermal coupling on opposing sides
CN113645750A (zh) 部件承载件及其制造方法
US20220256704A1 (en) Component Carriers Connected by Staggered Interconnect Elements
US11810844B2 (en) Component carrier and method of manufacturing the same
CN117279202A (zh) 封装件及其制造方法
US20230245990A1 (en) Component Carrier With Embedded IC Substrate Inlay, and Manufacturing Method
US20230300982A1 (en) Component Carrier with Stack-Stack Connection for Connecting Components
CN217883966U (zh) 包括至少两个部件的部件承载件
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
US20230245971A1 (en) Module Comprising a Semiconductor-based Component and Method of Manufacturing the Same
CN213960397U (zh) 用于部件承载件的层结构
EP4099807A1 (en) Component carrier interconnection and manufacturing method
EP4276899A1 (en) Package with ic substrate and electronic component connected with direct physical contact
EP4345895A1 (en) Ic substrate with embedded bridge element, arrangement, and manufacture method
US20230232535A1 (en) Component Carrier With Connected Component Having Redistribution Layer at Main Surface
CN117377191A (zh) 具有部件承载件、中介层和部件的封装件及其制造方法
CN116779582A (zh) 部件承载件及其制造方法
CN117177433A (zh) 封装件和制造封装件的方法
WO2024094373A1 (en) Package and method of manufacturing the package
CN116528466A (zh) 具有突出部的部件承载件和制造方法
TWM631352U (zh) 用於處理部件承載件的夾具系統
CN117062298A (zh) 部件承载件和制造该部件承载件的方法
CN117915545A (zh) 部件承载件、布置结构、半成品及制造方法
CN116779281A (zh) 电感器嵌体及其制造方法以及部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination