CN103066048B - 具有支撑体的封装基板、封装结构及其制法 - Google Patents

具有支撑体的封装基板、封装结构及其制法 Download PDF

Info

Publication number
CN103066048B
CN103066048B CN201110328854.9A CN201110328854A CN103066048B CN 103066048 B CN103066048 B CN 103066048B CN 201110328854 A CN201110328854 A CN 201110328854A CN 103066048 B CN103066048 B CN 103066048B
Authority
CN
China
Prior art keywords
layer
electric contact
metal
supporter
stripping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110328854.9A
Other languages
English (en)
Other versions
CN103066048A (zh
Inventor
赖文隆
罗元良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN201110328854.9A priority Critical patent/CN103066048B/zh
Publication of CN103066048A publication Critical patent/CN103066048A/zh
Application granted granted Critical
Publication of CN103066048B publication Critical patent/CN103066048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明揭示一种具有支撑体的封装基板、封装结构及其制法，该封装基板包括：支撑体、设于支撑体上的第一电性接触垫、设于支撑体上埋设该第一电性接触垫的芯层、设于该芯层上的线路层、设于该芯层中的多个导电盲孔、以及设于该芯层上的绝缘保护层。借由在该封装基板一侧上结合支撑体，以避免于运送或封装时因太薄而破裂。

Description

具有支撑体的封装基板、封装结构及其制法
技术领域
本发明涉及一种半导体封装基板，尤指一种具有支撑体的封装基板及其制法、与具有支撑体的封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。其为满足半导体封装件微型化(miniaturization)的封装需求，也朝着降低承载芯片的封装基板的厚度发展。目前用于承载芯片的封装基板可分为硬质材与软质材，一般用于球门阵列封装(BallGridArray，BGA)的封装基板为多选择硬质材。
请参阅图1A至图1D，为现有双层线路的封装基板1a的制法的剖面示意图。
如图1A所示，首先，提供一具有相对的第一表面13a与第二表面13b的芯层13，该芯层13的第一与第二表面13a，13b上分别具有铜层11a，11b。
如图1B所示，于该芯层13的第二表面13b上以激光形成多个贯穿孔130，以令该第一表面13a的铜层11a外露于该些贯穿孔130。
如图1C所示，图案化该铜层11a，11b，利用导电层10进行电镀铜材，以于该芯层13的第一及第二表面13a，13b上分别形成第一及第二线路层12，14，且于该些贯穿孔130中形成导电通孔140以电性连接该第一及第二线路层12，14，又该第一及第二线路层12，14分别具有多个第一及第二电性接触垫120，141。
如图1D所示，于该芯层13的第一及第二表面13a，13b上分别形成绝缘保护层15，且部分绝缘保护层15填满该导电通孔140。该绝缘保护层15分别具有多个开孔150，以令该些第一及第二电性接触垫120，141对应外露于各该开孔150，以制成该封装基板1a。接着，于该些第一及第二电性接触垫120，141的外露表面上分别形成表面处理层15a。
于后续工艺中，如图1E所示，通过于该绝缘保护层15上承载芯片17并借由导线170电性连接该第二电性接触垫141，再形成封装胶体18以包覆该芯片17，且于该些第一电性接触垫120上结合焊球19，以制成封装结构1。为了符合微小化与可靠度的需求，于目前工艺技术中，该芯层13的厚度可缩小至60μm。
然而，随着微小化的需求增加，厚度为60μm的芯层13已无法满足封装件的微小化需求，但若使该芯层13的厚度小于60μm，该封装基板1a的总板厚R将小于130μm，导致生产作业性不佳，例如：该封装基板1a于各工艺作业站中移动时容易卡板，而不利于生产，又即使能够生产，在运送或封装时也容易因厚度太薄而弯翘或破裂，导致无法使用或产品不良。
此外，为了有利于制作细间距线路，该铜层11a，11b的厚度薄至接近3μm，导致容易被激光打穿。而为了避免激光打穿该第一表面13a的铜层11a，通常会将激光能量调小，以增加激光击发次数，却因而造成工艺时间延长，导致成本提高。
再者，于现有封装基板1a的制法中，因该贯穿孔130的深度过深，所以不仅于制作该导电通孔140时，会造成电镀铜性不佳，而产生包孔现象，且于该绝缘保护层15填入该导电通孔140时易有气孔(void)现象。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种具有支撑体的封装基板及其制法、具有支撑体的封装结构及其制法，以避免于运送或封装时因太薄而破裂。
本发明所揭露的具有支撑体的封装基板，包括：支撑体，其包含绝缘层、设于该绝缘层相对两侧的铜层、设于该其中一铜层上的介电层、设于该介电层上的第一金属剥离层、及设于该第一金属剥离层上的第二金属剥离层；第一电性接触垫，其设于该第二金属剥离层上；芯层，其设于该第二金属剥离层与该第一电性接触垫上，且该芯层具有相对的第一表面与第二表面，令该第一电性接触垫嵌埋于该芯层的第一表面；线路层，其设于该芯层的第二表面上，且具有设于该芯层中的导电盲孔以电性连接该第一电性接触垫，又该线路层具有多个第二电性接触垫；以及绝缘保护层，其设于该芯层的第二表面与该线路层上，且具有开孔，以令该些第二电性接触垫外露于该绝缘保护层的开孔。
本发明还提供一种具有支撑体的封装基板的制法，其包括：提供两铜箔基板，各该铜箔基板具有绝缘层及设于该绝缘层相对两侧的铜层，该两铜箔基板以其铜层相互叠置；于该两铜箔基板上结合强化板以形成支撑体，该强化板具有包覆该两铜箔基板以固定该两铜箔基板的介电层、设于该介电层上的第一金属剥离层、及设于该第一金属剥离层上的第二金属剥离层；于该第二金属剥离层上形成多个第一电性接触垫；于该第二金属剥离层与该些第一电性接触垫上形成芯层，且该芯层具有相对的第一表面与第二表面，令该些第一电性接触垫嵌埋于该芯层的第一表面；于该芯层的第二表面上形成线路层，且于该芯层中形成导电盲孔以电性连接该些第一电性接触垫与线路层，又该线路层具有多个第二电性接触垫；于该芯层的第二表面与线路层上形成绝缘保护层，并于该绝缘保护层中形成有开孔，且令该些第二电性接触垫外露于该绝缘保护层的开孔；以及沿该两铜箔基板的侧边进行切割，令该两铜箔基板相互叠置的铜层自动分开，以分离出两具有该支撑体的封装基板。
前述的具有支撑体的封装基板及其制法中，该第一金属剥离层以物理方式结合该第二金属剥离层。
前述的具有支撑体的封装基板及其制法中，该芯层为介电材。
前述的具有支撑体的封装基板及其制法中，还于形成该绝缘保护层的开孔之后，于该开孔中的第二电性接触垫上形成表面处理层。
本发明又提供一种具有支撑体的封装结构及其制法，通过于前述封装基板的绝缘保护层上设置芯片，且形成包覆该芯片的封装胶体。
前述的具有支撑体的封装结构及其制法中，该封装基板可具有多个封装单元，以用于切单工艺，且该第一电性接触垫的表面高度可低于该芯层的第一表面高度。
另外，前述的具有支撑体的封装结构及其制法中，该芯片可电性连接该些第二电性接触垫。
由上可知，本发明的具有支撑体的封装基板及其制法与封装结构及其制法，借由在该封装基板上结合如铜箔基板与强化板的支撑体，不仅可使该芯层的厚度小于130μm，且可增加封装基板的强度，以避免于运送时或封装时因太薄而破裂。
此外，于封装后再移除该铜箔基板与强化板，此时的封装基板的厚度小于130μm，所以相比于现有技术，可降低封装结构的整体厚度，因而同时满足产品微小化与可靠度的需求。
此外，相比于现有技术，本发明可直接以该第二金属剥离层为导电途径来电镀，而无需于芯层上额外形成电镀导线，所以可简化整体工艺。
再者，借由在该封装基板上结合铜箔基板与强化板，即使该芯层两表面的铜箔的厚度太薄，于激光工艺时，因为底下还有第一金属剥离层与第二金属剥离层，而能有效将激光的能量分散，所以仍不会打穿该第一电性接触垫。所以相比于现有技术，本发明可以较大激光能量进行，以减少激光击发次数，因而有效减少工艺时间，以降低成本。
另外，因该芯层的厚度可为超薄，所以该导电盲孔的孔深极短，因而不会造成电镀铜性不佳的问题，可避免产生包孔现象。
附图说明
图1A至图1E为现有封装基板及封装结构的制法的剖视示意图；
图2A至图2F为本发明的具有支撑体的封装基板的制法的剖视示意图；
图3A为本发明的具有支撑体的封装结构的制法的剖视示意图；以及
图3B至图3D为本发明的应用具有支撑体的封装结构之后续制法的剖视示意图。
主要组件符号说明
1，3，3a封装结构
1a，2封装基板
10导电层
11a，11b，201，202铜层
12第一线路层
120，22，22’第一电性接触垫
13，23芯层
13a，23a第一表面
13b，23b第二表面
130贯穿孔
14第二线路层
140导电通孔
141，241第二电性接触垫
15，25绝缘保护层
150，250开孔
15a，25a表面处理层
17，27芯片
170，270导线
18，28封装胶体
19，29焊球
2a封装单元
2b支撑体
20铜箔基板
200绝缘层
21强化板
210介电层
211第一金属剥离层
212第二金属剥离层
24线路层
240导电盲孔
26线路结构
d，y，h，R厚度
L，S切割线。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域专业人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域专业人员进行了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“侧边”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
请参阅图2A至图2F，为本发明的具有支撑体2b的封装基板2的制法的剖视示意图。
如图2A所示，首先，提供两铜箔基板(Coppercladlaminate，CCL)20与两强化板21，各该铜箔基板20具有绝缘层200及设于该绝缘层200相对两侧的铜层201，202，该两铜箔基板20以其中一铜层201相互叠置，且各该强化板21具有介电层210、设于该介电层210上的第一金属剥离层211、及设于该第一金属剥离层211上的第二金属剥离层212。
于本实施例中，该绝缘层200的材质可例如为双顺丁烯二酸醯亚胺/三氮阱(Bismaleimidetriazine，简称BT)，该绝缘层200的厚度可例如为100μm，该铜层201，202的厚度可例如为12um。
接着，于该两铜箔基板20上分别压合该强化板21的介电层210，令该两介电层210合为一体以包覆该两铜箔基板20，而固定该两铜箔基板20，以形成支撑体2b。
于本实施例中，该介电层210的厚度可例如为100um，该介电层210的材质可例如为预浸材(prepreg，简称PP)。此外，该第一金属剥离层211以物理方式结合该第二金属剥离层212，且该物理方式为卡合、静电、吸附、或粘着物等，也即该第一金属剥离层211与第二金属剥离层212的间并无需借蚀刻分离。又该第一金属剥离层211与第二金属剥离层212为铜材，且两者的厚度可为18μm及3μm。另外，有关铜箔基板的种类繁多，且为业界所熟知，所以不再赘述。
如图2B所示，以该第二金属剥离层212为导电途径，于该第二金属剥离层212上形成多个第一电性接触垫22。
如图2C所示，于该第二金属剥离层212与该些第一电性接触垫22上形成芯层23，且该芯层23具有相对的第一表面23a与第二表面23b，令该些第一电性接触垫22嵌埋于该芯层23的第一表面23a。
接着，于该芯层23的第二表面23b上形成具有多个第二电性接触垫241的线路层24，且于该芯层24中形成多个导电盲孔240以电性连接该些第一电性接触垫22与线路层24。
于本实施例中，该芯层23为介电材，且有关线路工艺的种类繁多，并无特别限制，所以不详述。
如图2D所示，于该芯层23的第二表面23b与线路层24上形成绝缘保护层25，该绝缘保护层25具有多个开孔250，以令该些第二电性接触垫241对应外露于各该开孔250，以制成线路结构26。
接着，以该第二金属剥离层212为导电途径，于该开孔250中的第二电性接触垫241上形成表面处理层25a。于本实施例中，形成该表面处理层25a的材质为镍/金(Ni/Au)、镍钯金(Ni/Pd/Au)或金等选择，且其形成方式可为化镀或电镀等方式，若以化镀方式形成，则该表面处理层25a的材质为化镍/金(Ni/Au)、化镍钯金(ElectrolessNickel/ElectrolessPalladium/ImmersionGold，ENEPIG)或直接浸金(DirectImmersionGold，DIG)，或者，并用化镀与电镀方式，即以该第二金属剥离层212为导电途径，形成例如电镀镍/化镀钯/电镀金的该表面处理层25a。
如图2E及图2F所示，沿该两铜箔基板20的侧边进行切割，如图2D所示的切割线L，令该两铜箔基板20相互叠置的铜层201自动分开，以分离出上、下侧的封装基板2。
于本实施例中，上、下侧均可取得多个封装基板2，且各该封装基板2具有多个封装单元2a，以供后续封装工艺大批次量产使用，又该封装基板2减去该铜箔基板20的厚度d与该强化板21的厚度y的所剩厚度(即该线路结构26的厚度h)小于130μm。
此外，借由叠置两铜箔基板20，可同时制作两批板量，以提升产能。
本发明还提供一种具有支撑体2b的封装基板2，包括：于相对两侧具有铜层201，202的铜箔基板20、设于该铜箔基板20的其中一铜层202上的强化板21、设于该强化板21上的第一电性接触垫22、设于该强化板21与第一电性接触垫22上的芯层23、设于该芯层23上的线路层24、以及设于该芯层23与线路层24上的绝缘保护层25。
所述的支撑体2b包含该铜箔基板20与该强化板21。
所述的铜箔基板20的种类繁多，并无特别限制。
所述的强化板21具有结合该铜层202的介电层210、设于该介电层210上的第一金属剥离层211、及设于该第一金属剥离层211上的第二金属剥离层212；于本实施例中，该第一金属剥离层211以物理方式结合该第二金属剥离层212。
所述的第一电性接触垫22设于该第二金属剥离层212上。
所述的芯层23具有相对的第一表面23a与第二表面23b，以令该芯层23的第一表面23a结合该第二金属剥离层212并嵌埋该第一电性接触垫22；于本实施例中，该芯层23为介电材。
述的线路层24设于该芯层23的第二表面23b上，且具有多个第二电性接触垫241，又具有设于该芯层23中的导电盲孔240以电性连接该第一电性接触垫22。
所述的绝缘保护层25设于该芯层23的第二表面23b与该线路层24上，且该绝缘保护层25具有多个开孔250，以令该些第二电性接触垫241对应外露于各该开孔250，以供表面处理层25a形成于该开孔250中的第二电性接触垫241上。
由本发明的具有支撑体2b的封装基板2的制法可知，一般欲制作厚度小于130μm的基板时，需重新配置新工艺设备，因而增加制作成本。本发明的线路结构26的厚度h虽小于130μm，但借由该铜箔基板20的厚度d与该强化板21的厚度y，以于制作该封装基板2时，其整体厚度可大于或等于130μm，所以可使用原先封装基板工艺所用的设备，因而不会增加制作成本。
此外，于封装工艺之前，该封装基板2具有该铜箔基板20与该强化板21，以提升整体封装基板2的强度，所以相比于现有技术，本发明封装基板2于运送时不会破裂。
再者，本发明的芯层23的厚度超薄(例如小于60μm)，但借由该铜箔基板20与该强化板21的设计，于形成该导电盲孔240前的激光工艺时，不会打穿该该第一电性接触垫22，所以可以较大激光能量进行，以减少打发次数，因而有效减少工艺时间，以降低成本。
另外，因该芯层23的厚度超薄，所以该导电盲孔240的孔深极短，因而不会造成电镀铜性不佳的问题，可避免产生包孔现象，且因该导电盲孔240的孔深极短，所以可电镀填满铜，而无需将该绝缘保护层25填入该导电通孔240中，以避免气孔(void)现象。
请参阅图3A，为本发明的具有支撑体2b的封装结构3a的制法的剖视示意图。
如图3A所示，接续第2F图的工艺，进行封装工艺，通过于该线路结构26的绝缘保护层25上设置芯片27，且令该些第二电性接触垫241借由导线270电性连接该芯片27；接着，于该绝缘保护层25上形成封装胶体28，以包覆该芯片27与导线270，以形成具有支撑体2b的封装结构3a。
请参阅图3B-图3D，可依需求，应用具有支撑体2b的封装结构3a之后续制法的剖视示意图。
如图3B所示，分离该第一金属剥离层211与第二金属剥离层212，以移除该铜箔基板20、该介电层210与第一金属剥离层211，而外露出该第二金属剥离层212。
于本实施例中，因该第一金属剥离层211以物理方式结合该第二金属剥离层212，所以分离该第一金属剥离层211与第二金属剥离层212时，仅需以如剥离的物理方式进行分离。
如图3C所示，借由蚀刻方式移除该第二金属剥离层212，以外露出该芯层23的第一表面23a。
于本实施例中，一并蚀刻移除该第一电性接触垫22’的部分表面，使该第一电性接触垫22’的表面高度低于该芯层23的第一表面23a高度，因而可使该芯层23作为防焊层，而无需于该芯层23的第一表面23a上再制作绝缘保护层。
如图3D所示，沿各该封装单元2a进行切割，如图3C所示的切割线S，以取得多个另一例的封装结构3，且于该第一电性接触垫22’上结合焊球29。
由应用具有支撑体2b的封装结构3a之后续制法可知，因先于该绝缘保护层25上进行封装工艺，再移除该铜箔基板20与该强化板21，所以借由该线路结构26的厚度h小于60μm，可有效降低该另一例的封装结构3的整体厚度。因此，相比于现有技术，本发明可依需求使该线路结构26的厚度小于60μm，以满足微小化的需求。
此外，该封装基板2具有该铜箔基板20与该强化板21，以提升整体封装基板2的强度，所以相比于现有技术，本发明封装基板2于封装时不会破裂。
另外，借由该封装基板2的厚度超薄，可具有电性信号传递路径短、布线密度增加、接脚数增加等优点。
本发明还提供一种具有支撑体2b的封装结构3a，其包括：具有相对的第一表面23a与第二表面23b的芯层23、嵌埋且外露于该芯层23的第一表面23a的第一电性接触垫22、设于该芯层23的第一表面23a上的支撑体2b、设于该芯层23的第二表面23b上的线路层24、设于该芯层23的第二表面23b与线路层24上的绝缘保护层25、设置于该绝缘保护层25上的芯片27、以及设于该绝缘保护层25上的封装胶体28。
所述的芯层23为介电材。
所述的支撑体2b包含绝缘层200、设于该绝缘层200相对两侧的铜层201，202、设于该其中一铜层202上的介电层210、设于该介电层210上的第一金属剥离层211、及设于该第一金属剥离层211上的第二金属剥离层212。
所述的第一电性接触垫22复结合该第二金属剥离层212，且当移除该支撑体2b后，可于该第一电性接触垫22’上结合焊球29。
所述的线路层24具有多个设于该芯层23的第二表面23b上的第二电性接触垫241、及设于该芯层23中以电性连接该第一电性接触垫22的导电盲孔240。
所述的绝缘保护层25设于该芯层23的第二表面23b与该线路层24上，且该绝缘保护层25具有多个开孔250，以令该些第二电性接触垫241对应外露于各该开孔250，以供表面处理层25a形成于该开孔250中的第二电性接触垫241上。
所述的芯片27借由导线270电性连接该些第二电性接触垫241。
所述的封装胶体28包覆该芯片27与导线270。
综上所述，本发明借由在该封装基板上结合一包括铜箔基板与强化板的支撑体，不仅可使该芯层的厚度小于130μm，且可增加封装基板的强度，以避免生产作业性不佳。
此外，于封装后再移除该铜箔基板与强化板，所以相比于现有技术，本发明因线路结构的厚度小于130μm而可降低封装结构的整体厚度，以同时满足产品微小化与可靠度的需求。
此外，相比于现有技术，本发明可直接以该第二金属剥离层为导电途径来电镀，而无需于芯层上额外形成电镀导线，所以可简化整体工艺。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (11)

1.一种具有支撑体的封装基板，包括：
支撑体，其包含绝缘层、设于该绝缘层相对两侧的铜层、设于该其中一铜层上的介电层、设于该介电层上的第一金属剥离层、及设于该第一金属剥离层上的第二金属剥离层；
第一电性接触垫，其设于该第二金属剥离层上；
芯层，其设于该第二金属剥离层与该第一电性接触垫上，且该芯层具有相对的第一表面与第二表面，令该第一电性接触垫嵌埋于该芯层的第一表面；
线路层，其设于该芯层的第二表面上，且具有设于该芯层中的导电盲孔以电性连接该第一电性接触垫，又该线路层具有多个第二电性接触垫；以及
绝缘保护层，其设于该芯层的第二表面与该线路层上，且具有开孔，以令该些第二电性接触垫外露于该绝缘保护层的开孔。
2.根据权利要求1所述的具有支撑体的封装基板，其特征在于，该封装基板还包括形成于该开孔中的第二电性接触垫上的表面处理层。
3.一种具有支撑体的封装结构，包括：
支撑体，其包含绝缘层、设于该绝缘层相对两侧的铜层、设于该其中一铜层上的介电层、设于该介电层上的第一金属剥离层、及设于该第一金属剥离层上的第二金属剥离层；
第一电性接触垫，其设于该第二金属剥离层上；
芯层，其设于该第二金属剥离层与该第一电性接触垫上，且该芯层具有相对的第一表面与第二表面，令该第一电性接触垫嵌埋于该芯层的第一表面；
线路层，其设于该芯层的第二表面上，且具有设于该芯层中的导电盲孔以电性连接该第一电性接触垫，又该线路层具有多个第二电性接触垫；
绝缘保护层，其设于该芯层的第二表面与线路层上，且具有开孔，以令该些第二电性接触垫外露于该绝缘保护层的开孔；
芯片，其设置于该绝缘保护层上，且借由焊线电性连接该些第二电性接触垫；以及
封装胶体，其设于该绝缘保护层上，以包覆该芯片。
4.根据权利要求3所述的具有支撑体的封装结构，其特征在于，该封装基板还包括形成于该开孔中的第二电性接触垫上的表面处理层。
5.一种具有支撑体的封装基板的制法，其包括：
提供两铜箔基板，各该铜箔基板具有绝缘层及设于该绝缘层相对两侧的铜层，该两铜箔基板以其铜层相互叠置；
于该两铜箔基板上结合强化板以形成支撑体，该强化板具有包覆该两铜箔基板以固定该两铜箔基板的介电层、设于该介电层上的第一金属剥离层、及设于该第一金属剥离层上的第二金属剥离层；
于该第二金属剥离层上形成多个第一电性接触垫；
于该第二金属剥离层与该些第一电性接触垫上形成芯层，且该芯层具有相对的第一表面与第二表面，令该些第一电性接触垫嵌埋于该芯层的第一表面；
于该芯层的第二表面上形成线路层，且于该芯层中形成导电盲孔以电性连接该些第一电性接触垫与线路层，又该线路层具有多个第二电性接触垫；
于该芯层的第二表面与线路层上形成绝缘保护层，并于该绝缘保护层中形成有开孔，且令该些第二电性接触垫外露于该绝缘保护层的开孔；以及
沿该两铜箔基板的侧边进行切割，令该两铜箔基板相互叠置的铜层自动分开，以分离出两具有该支撑体的封装基板。
6.根据权利要求5所述的具有支撑体的封装基板的制法，其特征在于，该第一金属剥离层以物理方式结合该第二金属剥离层。
7.根据权利要求5所述的具有支撑体的封装基板的制法，其特征在于，该封装基板还包括于形成该绝缘保护层的开孔之后，于该开孔中的第二电性接触垫上形成表面处理层。
8.一种具有支撑体的封装结构的制法，包括：
提供一封装基板，该封装基板包含支撑体及设于该支撑体上的线路结构，该支撑体具有绝缘层、设于该绝缘层相对两侧的铜层、设于该其中一铜层上的介电层、设于该介电层上的第一金属剥离层及设于该第一金属剥离层上的第二金属剥离层，且该线路结构结合于该第二金属剥离层上；
于该线路结构上设置芯片；以及
于该线路结构上形成封装胶体，以包覆该芯片。
9.根据权利要求8所述的具有支撑体的封装结构的制法，其特征在于，该线路结构包含：
第一电性接触垫，设于该第二金属剥离层上；
芯层，设于该第二金属剥离层与该第一电性接触垫上，且该芯层具有相对的第一表面与第二表面，令该第一电性接触垫嵌埋于该芯层的第一表面；
线路层，设于该芯层的第二表面上，且具有设于该芯层中的导电盲孔以电性连接该第一电性接触垫，又该线路层具有多个第二电性接触垫；以及
绝缘保护层，设于该芯层的第二表面与线路层上，且具有开孔，以令该第二电性接触垫外露于该绝缘保护层的开孔，并令该些第二电性接触垫电性连接该芯片。
10.根据权利要求9所述的具有支撑体的封装结构的制法，其特征在于，该制法还包括于该开孔中的第二电性接触垫上形成表面处理层。
11.根据权利要求8所述的具有支撑体的封装结构的制法，其特征在于，该封装基板具有多个封装单元，以用于切单工艺。
CN201110328854.9A 2011-10-21 2011-10-21 具有支撑体的封装基板、封装结构及其制法 Active CN103066048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110328854.9A CN103066048B (zh) 2011-10-21 2011-10-21 具有支撑体的封装基板、封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110328854.9A CN103066048B (zh) 2011-10-21 2011-10-21 具有支撑体的封装基板、封装结构及其制法

Publications (2)

Publication Number Publication Date
CN103066048A CN103066048A (zh) 2013-04-24
CN103066048B true CN103066048B (zh) 2015-11-25

Family

ID=48108610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110328854.9A Active CN103066048B (zh) 2011-10-21 2011-10-21 具有支撑体的封装基板、封装结构及其制法

Country Status (1)

Country Link
CN (1) CN103066048B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137568B (zh) * 2011-12-02 2017-05-03 欣兴电子股份有限公司 具有支撑体的封装基板及其制法
CN104576403B (zh) * 2013-10-18 2018-02-02 旭德科技股份有限公司 封装载板及其制作方法
CN105228360A (zh) * 2015-08-28 2016-01-06 上海美维科技有限公司 一种带载超薄印制电路板的制造方法
CN107734845A (zh) * 2017-10-12 2018-02-23 安捷利电子科技（苏州）有限公司 一种柔性线路板及其制备方法
TW201947722A (zh) * 2018-05-07 2019-12-16 恆勁科技股份有限公司 覆晶封裝基板
CN110875156A (zh) * 2018-08-30 2020-03-10 群光电子股份有限公司 薄膜开关装置及键盘装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771770A (zh) * 2003-05-23 2006-05-10 富士通株式会社 布线板制造方法
CN101090608A (zh) * 2006-06-16 2007-12-19 富士通株式会社 用于制造电路板的方法
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1771770A (zh) * 2003-05-23 2006-05-10 富士通株式会社 布线板制造方法
CN101090608A (zh) * 2006-06-16 2007-12-19 富士通株式会社 用于制造电路板的方法
TW201101441A (en) * 2009-06-23 2011-01-01 Phoenix Prec Technology Corp Package substrate and base therefor and fabrication method thereof

Also Published As

Publication number Publication date
CN103066048A (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
TWI279897B (en) Embedded semiconductor chip structure and method for fabricating the same
CN103165555B (zh) 层叠封装的封装结构及其制法
KR101895019B1 (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
US9510453B2 (en) Package carrier
KR102143653B1 (ko) 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조방법
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN102543905B (zh) 半导体封装件及其制造方法
CN103904050B (zh) 封装基板、封装基板制作方法及封装结构
CN202384323U (zh) 半导体封装构造
CN104051354A (zh) 半导体封装件及其制法
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN103094223B (zh) 封装基板及其制法
CN105097760A (zh) 半导体封装件及其制法与承载结构
TW201110247A (en) Method of forming package structure
CN107680951A (zh) 一种多芯片叠层的封装结构及其封装方法
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN104412380A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及制造封装系统的方法
CN103632980A (zh) 封装基板的制法
CN218385219U (zh) 半导体器件
CN104112673B (zh) 芯片封装基板及其制作方法
CN104576402A (zh) 封装载板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant