CN102543905B - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN102543905B
CN102543905B CN201110009503.1A CN201110009503A CN102543905B CN 102543905 B CN102543905 B CN 102543905B CN 201110009503 A CN201110009503 A CN 201110009503A CN 102543905 B CN102543905 B CN 102543905B
Authority
CN
China
Prior art keywords
chip
layer
semiconductor package
packing colloid
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110009503.1A
Other languages
English (en)
Other versions
CN102543905A (zh
Inventor
黄荣邦
黄晖闵
庄冠纬
林畯棠
姜亦震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN102543905A publication Critical patent/CN102543905A/zh
Application granted granted Critical
Publication of CN102543905B publication Critical patent/CN102543905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明涉及一种半导体封装件及其制造方法，所述半导体封装件包括：具有相对的作用面与非作用面的芯片，该芯片的作用面上具有电极垫；披覆该芯片的封装胶体，具有相对的第一表面及第二表面，且该封装胶体的第一表面与该芯片的作用面齐平；以及设于该封装胶体的第二表面上的第一及第二金属层。通过该第一及第二金属层，以提供整体结构所需的刚性支撑，可避免发生翘曲现象，另一方面可通过所述金属层以加强整体结构的散热效果。

Description

半导体封装件及其制造方法
技术领域
本发明涉及一种半导体封装技术，尤指一种避免翘曲的半导体封装件及其制造方法。
背景技术
随着半导体封装技术的演进，半导体产品已开发出不同封装产品型态，而为追求半导体封装件的轻薄短小，因而发展出一种芯片尺寸封装件(chip scale package，CSP)，此种芯片尺寸封装件仅具有与芯片尺寸相当或略大的尺寸。如此的封装件即可达到轻薄短小，符合现代电子产品潮流的产品，可参考第7,202,107号美国专利，或请参阅图1A至1D，为现有芯片尺寸封装件的制造方法的剖面示意图。
如图1A所示，先提供一承载板10，且该承载板10上具有热感性黏着层100，再设置芯片11于该承载板10上，该芯片11具有相对的作用面11a与非作用面11b，该作用面11a上具有电极垫110，且该芯片11以该作用面11a贴合于该承载板10的黏着层100上。
如图1B所示，形成封装胶体12于该承载板10的黏着层100上，以披覆该芯片11，该封装胶体12具有结合该黏着层100的第一表面12a，以及外露的第二表面12b。
如图1C所示，加热使该芯片11及封装胶体12完全与该热感性黏着层100分离，以外露该芯片11的作用面11a与该封装胶体12的第一表面12a。
如图1D所示，形成线路13于该芯片11的作用面11a与该封装胶体12的第一表面12a，再于后续工艺中沿预定切割线L进行切单作业，以完成一无封装基板的芯片尺寸封装件。
但是，如图1C所述的工艺中，该芯片11与该封装胶体12完全与该黏着层100分离，使该芯片11与该封装胶体12的整体结构失去该承载板10所提供的刚性支撑，导致该芯片11与该封装胶体12的整体结构发生背面翘曲现象(如图1C所示的虚线形状)，情况严重者则会导致芯片11断裂。
再者，若将背面翘曲的结构进行线路工艺，则会因增设该线路13而发生正面翘曲现象，且前述两者翘曲程度并不会完全抵消，仍会有部分翘曲，导致后续工艺的可靠度降低，以致使生产良率下降。
因此，如何避免上述现有技术的种种问题，实为当前所要解决的目标。
发明内容
为克服现有技术的种种缺失，本发明提供一种半导体封装件及其制造方法，以避免现有技术中芯片与封装胶体的整体结构发生背面翘曲现象，并同时可加强半导体封装件之整体结构的散热效果。
为了解决上述技术问题，本发明提供一种半导体封装件，包括：芯片，具有相对的作用面与非作用面，且该作用面上具有电极垫；封装胶体，披覆该芯片，该封装胶体具有相对的第一表面及第二表面，且该封装胶体的第一表面与该芯片的作用面齐平，而使该芯片的作用面外露于该封装胶体的第一表面；以及第一及第二金属层，设于该封装胶体的第二表面上。
本发明还提供一种半导体封装件的制造方法，包括：提供一承载板；设置芯片于该承载板上，该芯片具有相对的作用面与非作用面，该芯片的作用面上具有电极垫，且该作用面结合于该承载板上；形成封装胶体于该承载板上，以披覆该芯片，该封装胶体具有结合该承载板的第一表面，及相对于该第一表面的第二表面；移除该承载板，以外露该芯片的作用面与该封装胶体的第一表面；以及形成第一及第二金属层于该封装胶体的第二表面上。
前述的制造方法中，该承载板可为晶圆。
前述的制造方法中，该芯片的作用面可通过黏着层贴合于该承载板上。
前述的制造方法还包括在形成该增层结构之后，进行切单工艺(singulation process)。
前述的半导体封装件及其制造方法中，该芯片的非作用面可与该封装胶体的第二表面齐平，而使该芯片的非作用面外露于该封装胶体的第二表面，使该第一及第二金属层还设于该芯片的非作用面上。
前述的半导体封装件及其制造方法中，该第一金属层以化镀或溅镀方式的其中之一形成，第二金属层以电镀方式形成。
此外，前述的半导体封装件及其制造方法还包括：在该芯片的作用面与该封装胶体的第一表面上的形成增层结构，且该增层结构具有至少一介电层、设于该介电层上的线路层、及设于该介电层中且电性连接该线路层与该芯片的电极垫的导电盲孔。又包括在该增层结构上形成绝缘保护层，其具有开孔，以外露出该增层结构最外层的部分线路层。
由上可知，本发明的半导体封装件及其制造方法，通过将第一及第二金属层设于该封装胶体的第二表面上，以提供该芯片与该封装胶体的整体结构所需的刚性支撑，相比于现有技术的无支撑结构，本发明可避免该芯片与该封装胶体的整体结构发生背面翘曲现象。
再者，当进行制作增层结构的工艺时，本发明的整体结构因具有第一及第二金属层的支撑，故相比于现有技术，可避免因增设该增层结构而发生正面翘曲现象，从而有效提升后续工艺的可靠度，可避免该芯片破裂，进而提高生产良率；另一方面可通过所述金属层以加强整体结构的散热效果。
附图说明
图1A至1D为现有封装件的局部剖面示意图。
图2A至2G为本发明封装件的制造方法的剖面示意图。
图2E’至2G’为本发明封装件的另一实施例。
主要组件符号说明
2、2’封装件
10、20承载板
100、200黏着层
11、21芯片
11a、21a作用面
11b、21b非作用面
110、210电极垫
12、22封装胶体
12a、22a第一表面
12b、22b、22b’第二表面
13线路
23a第一金属层
23b第二金属层
24增层结构
240介电层
241线路层
242导电盲孔
243电性接触垫
25绝缘保护层
250开孔
L预定切割线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”及“下”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
请参阅图2A至2H，提供本发明半导体封装件的制造方法。
如图2A所示，提供一承载板20，且该承载板20上具有黏着层200；在本实施例中，该承载板20为晶圆。
如图2B所示，设置芯片21于该承载板20上，该芯片21具有相对的作用面21a与非作用面21b，该芯片21的作用面21a上具有电极垫210，且该芯片21的作用面21a贴合于该承载板20的黏着层200上。
如图2C所示，形成封装胶体22于该承载板20的黏着层200上，以披覆该芯片21，该封装胶体22具有结合该黏着层200的第一表面22a及对应该第一表面22a且外露的第二表面22b。
如图2D所示，移除该承载板20与黏着层200，以外露该芯片21的作用面21a与该封装胶体22的第一表面22a。
如图2E所示，以化镀或溅镀方式形成第一金属层23a于该封装胶体22的第二表面22b上，之后以电镀方式形成第二金属层23b于第一金属层23a上，且该第一及第二金属层23a，23b未接触该芯片21的非作用面21b。在本实施例中，该第一及第二金属层23a，23b为相同或不相同的材料。
如图2F所示，形成增层结构24于该芯片21的作用面21a与该封装胶体22的第一表面22a上，且该增层结构24具有至少一介电层240、设于该介电层240上的线路层241、及设于该介电层240中且电性连接该线路层241与该电极垫210的导电盲孔242。并在最外层的线路层241上设有绝缘保护层25，该绝缘保护层25具有开孔250，以外露出部分的线路层241，从而供作为电性接触垫243，可结合导电组件，例如：焊料。而该绝缘保护层25为阻焊层。
如图2G所示，沿预定切割线L(如图2F所示)进行切单工艺，以制成芯片尺寸的封装件2。
请参阅图2E’至2G’，提供本发明的另一种制造方法，其接续图2D的工艺。
如图2E’所示，当移除该承载板20与黏着层200之后，先将该封装胶体22进行磨平工艺，使新形成的封装胶体22的第二表面22b’与该芯片21的非作用面21b齐平。
接着，如图2F’所示，以化镀或溅镀方式形成该第一金属层23a于该封装胶体22的第二表面22b’与该芯片21的非作用面21b上，之后再以电镀方式形成第二金属层23b于第一金属层23a上。
最后，如图2G’所示，依序形成该增层结构24与进行切单工艺，以制作出另一种形式的封装件2’。
本发明于该封装胶体22的第二表面22b，22b’上形成第一及第二金属层23a，23b，以提供该芯片21与该封装胶体22的整体结构所需的刚性支撑，故相比于现有技术的无支撑结构，本发明通过该第一及第二金属层23a，23b，以避免该芯片21与该封装胶体22的整体结构发生背面翘曲现象。
再者，当进行制作增层结构24的工艺时，本发明的整体结构因具有第一及第二金属层23a，23b的支撑，故相比于现有技术，本发明可避免因增设该增层结构24而发生正面翘曲现象，从而有效提升后续工艺的可靠度，以避免该芯片21破裂，进而提高生产良率。
此外，本发明的第一及第二金属层23a，23b也可提供散热的功能，以利于该芯片21散热。
本发明还提供一种半导体封装件2，包括：具有相对的作用面21a与非作用面21b的芯片21、披覆该芯片21的封装胶体22、以及设于该封装胶体22上的第一及第二金属层23a，23b。
所述的芯片21的作用面21a上具有电极垫210。
所述的封装胶体22具有相对的第一表面22a及第二表面22b，且该封装胶体22的第一表面22a与该芯片21的作用面21a齐平，而使该芯片21的作用面21a外露于该封装胶体22的第一表面22a。
所述的第一及第二金属层23a，23b设于该封装胶体22的第二表面22b上，且该第一金属层23a为化镀金属材或溅镀金属材，该第二金属层23b为电镀金属材。
所述的半导体封装件2还包括增层结构24，设于该芯片21的作用面21a与该封装胶体22的第一表面22a 上。该增层结构24具有至少一介电层240、设于该介电层240上的线路层241、及设于该介电层240中且电性连接该线路层241与该电极垫210的导电盲孔242。该增层结构24上具有绝缘保护层25，该绝缘保护层25具有开孔250，以外露出最外层的部分线路层241。
另外，在另一实施例的封装件2’中，该芯片21的非作用面21b与该封装胶体22的第二表面22b’齐平，而使该芯片21的非作用面21b外露于该封装胶体22的第二表面22b’，且该第一及第二金属层23a，23b还设于该芯片21的非作用面21b上。
综上所述，本发明的半导体封装件及其制造方法，通过将该第一及第二金属层设于该封装胶体的第二表面上，以提供该芯片与该封装胶体的整体结构所需的刚性支撑，可避免该芯片与该封装胶体整体结构发生翘曲现象，有效提升后续工艺的可靠度，以避免该芯片破裂，从而生产良率提高。
再者，该第一及第二金属层也可提供散热的功能，以利于该芯片散热。
上述实施例用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的粘神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如本发明之权利要求所列。

Claims (15)

1.一种半导体封装件，其特征在于，包括：
芯片，具有相对的作用面与非作用面，且该作用面上具有电极垫；
封装胶体，披覆该芯片，该封装胶体具有相对的第一表面及第二表面，且该封装胶体的第一表面与该芯片的作用面齐平，而使该芯片的作用面外露于该封装胶体的第一表面；
第一金属层，设于该封装胶体的完整第二表面上，该第一金属层为化镀金属材或溅镀金属材；以及
第二金属层，接触设于该第一金属层的完整表面上，该第二金属层为电镀金属材。
2.根据权利要求1所述的半导体封装件，其特征在于，该芯片的非作用面与该封装胶体的第二表面齐平，而使该芯片的非作用面外露于该封装胶体的第二表面。
3.根据权利要求2所述的半导体封装件，其特征在于，该第一及第二金属层还设于该芯片的非作用面上。
4.根据权利要求1所述的半导体封装件，其特征在于，还包括增层结构，设于该芯片的作用面与该封装胶体的第一表面上。
5.根据权利要求4所述的半导体封装件，其特征在于，该增层结构具有至少一介电层、设于该介电层上的线路层、及设于该介电层中且电性连接该线路层与该芯片的电极垫的导电盲孔。
6.根据权利要求5所述的半导体封装件，其特征在于，还包括绝缘保护层，设于该增层结构上，且具有开孔，以外露出该增层结构最外层的部分线路层。
7.一种半导体封装件的制造方法，其特征在于，包括：
提供一承载板；
设置芯片于该承载板上，该芯片具有相对的作用面与非作用面，该芯片的作用面上具有电极垫，且该作用面结合于该承载板上；
形成封装胶体于该承载板上，以披覆该芯片，该封装胶体具有结合该承载板的第一表面、及相对于该第一表面的第二表面；
移除该承载板，以外露该芯片的作用面与该封装胶体的第一表面；
形成第一金属层于该封装胶体的完整第二表面上，该第一金属层以化镀或溅镀方式形成；以及
以电镀方式形成第二金属层于该第一金属层的完整表面上。
8.根据权利要求7所述的半导体封装件的制造方法，其特征在于，该承载板为晶圆。
9.根据权利要求7所述的半导体封装件的制造方法，其特征在于，该芯片的作用面通过黏着层贴合于该承载板上。
10.根据权利要求7所述的半导体封装件的制造方法，其特征在于，还包括在形成该第一及第二金属层之前，进行磨平工艺，使该芯片的非作用面与该封装胶体的第二表面齐平。
11.根据权利要求10所述的半导体封装件的制造方法，其特征在于，该第一及第二金属层还形成于该芯片的非作用面上。
12.根据权利要求7所述的半导体封装件的制造方法，其特征在于，还包括形成该第一及第二金属层之后，形成增层结构于该芯片的作用面与该封装胶体的第一表面上。
13.根据权利要求12所述的半导体封装件的制造方法，其特征在于，该增层结构具有至少一介电层、设于该介电层上的线路层、及设于该介电层中且电性连接该线路层与该芯片的电极垫的导电盲孔。
14.根据权利要求13所述的半导体封装件的制造方法，其特征在于，还包括形成绝缘保护层于该增层结构上，且该绝缘保护层具有开孔，以外露出该增层结构最外层的部分线路层。
15.根据权利要求12所述的半导体封装件的制造方法，其特征在于，还包括在形成该增层结构之后，进行切单工艺。
CN201110009503.1A 2010-12-22 2011-01-12 半导体封装件及其制造方法 Active CN102543905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099145148 2010-12-22
TW099145148A TWI426584B (zh) 2010-12-22 2010-12-22 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN102543905A CN102543905A (zh) 2012-07-04
CN102543905B true CN102543905B (zh) 2014-12-24

Family

ID=46315632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110009503.1A Active CN102543905B (zh) 2010-12-22 2011-01-12 半导体封装件及其制造方法

Country Status (3)

Country Link
US (2) US8519526B2 (zh)
CN (1) CN102543905B (zh)
TW (1) TWI426584B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US8970032B2 (en) * 2011-09-21 2015-03-03 Infineon Technologies Ag Chip module and method for fabricating a chip module
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
CN106935519B (zh) * 2013-05-03 2020-01-17 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
TWI518852B (zh) * 2013-10-02 2016-01-21 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102137063B1 (ko) 2014-03-20 2020-07-23 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지
TWI552277B (zh) * 2014-06-04 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI595613B (zh) * 2014-11-18 2017-08-11 矽品精密工業股份有限公司 半導體封裝件及其製法
KR102495916B1 (ko) 2015-08-13 2023-02-03 삼성전자 주식회사 반도체 패키지
TWI652774B (zh) * 2017-03-03 2019-03-01 矽品精密工業股份有限公司 電子封裝件之製法
CN107452702A (zh) * 2017-07-28 2017-12-08 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构及封装方法
CN107993991A (zh) 2017-12-20 2018-05-04 合肥矽迈微电子科技有限公司 一种芯片封装结构及其制造方法
CN111599694B (zh) * 2019-12-30 2022-08-26 矽磐微电子(重庆)有限公司 半导体封装方法
CN114980481A (zh) * 2021-05-06 2022-08-30 英诺赛科(苏州)科技有限公司 一种适于实施氮化物基半导体装置的印刷电路板、半导体模块及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
CN1691318A (zh) * 2004-04-27 2005-11-02 三洋电机株式会社 半导体装置及其制造方法
CN101556940A (zh) * 2008-04-08 2009-10-14 力成科技股份有限公司 具有散热片的半导体封装结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3093882A (en) * 1958-09-30 1963-06-18 Siemens Ag Method for producing a silicon semiconductor device
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
JP2001135759A (ja) * 1999-11-05 2001-05-18 Sumitomo Metal Electronics Devices Inc 放熱用金属部材およびそれを用いた電子部品用パッケージ
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
TWI413223B (zh) * 2008-09-02 2013-10-21 Unimicron Technology Corp 嵌埋有半導體元件之封裝基板及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
CN1691318A (zh) * 2004-04-27 2005-11-02 三洋电机株式会社 半导体装置及其制造方法
CN101556940A (zh) * 2008-04-08 2009-10-14 力成科技股份有限公司 具有散热片的半导体封装结构

Also Published As

Publication number Publication date
US8519526B2 (en) 2013-08-27
TWI426584B (zh) 2014-02-11
TW201227881A (en) 2012-07-01
US20130330883A1 (en) 2013-12-12
CN102543905A (zh) 2012-07-04
US20120161301A1 (en) 2012-06-28
US8895367B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
CN102543905B (zh) 半导体封装件及其制造方法
CN102956511B (zh) 半导体封装结构的制作方法
US9510453B2 (en) Package carrier
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN106206488A (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
CN202384323U (zh) 半导体封装构造
US20110031606A1 (en) Packaging substrate having embedded semiconductor chip
CN106057745A (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN100565862C (zh) 埋入式芯片基板结构
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
CN103579173A (zh) 半导体封装件及其制法
CN102543782B (zh) 转接封装结构及其形成方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
JP6761738B2 (ja) リードフレーム及びその製造方法、電子部品装置の製造方法
CN105575911A (zh) 半导体封装件及其制法
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
KR20220025728A (ko) 칩 재배선 구조 및 그 제조 방법
US11452210B2 (en) Wiring substrate and electronic device
CN103632980A (zh) 封装基板的制法
CN103137568B (zh) 具有支撑体的封装基板及其制法
CN102931165B (zh) 封装基板的制造方法
TWI425887B (zh) 具有支撐體的封裝基板及其製法
JP5501940B2 (ja) 回路板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant