CN206584922U - 预包封无导线可电镀引线框架封装结构 - Google Patents

预包封无导线可电镀引线框架封装结构 Download PDF

Info

Publication number
CN206584922U
CN206584922U CN201720298246.0U CN201720298246U CN206584922U CN 206584922 U CN206584922 U CN 206584922U CN 201720298246 U CN201720298246 U CN 201720298246U CN 206584922 U CN206584922 U CN 206584922U
Authority
CN
China
Prior art keywords
layer
copper
metallic circuit
circuit layer
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720298246.0U
Other languages
English (en)
Inventor
陈灵芝
徐杰
邹建安
郁科锋
刘凯
邹晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Xinzhilian Electronics Technology Co ltd
Original Assignee
Jiangyin Xinzhilian Electronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Xinzhilian Electronics Technology Co ltd filed Critical Jiangyin Xinzhilian Electronics Technology Co ltd
Application granted granted Critical
Publication of CN206584922U publication Critical patent/CN206584922U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种预包封无导线可电镀引线框架封装结构，它包括金属线路层（1），所述金属线路层（1）背面设置有金属引脚层（2），所述金属线路层（1）和金属引脚层（2）外围包封有第一塑封料（3），所述金属引脚层（2）背面设置有蚀刻凹槽（4），所述金属线路层（1）正面设置有预镀铜层（5），所述预镀铜层（5）正面设置有表面处理电镀层（6），所述表面处理电镀层（6）上贴装有芯片（7），所述预镀铜层（5）、表面处理电镀层（6）和芯片（7）外围包封有第二塑封料（8）。本实用新型以整面预镀的铜材为基材，对金属线路层表面所需处理电镀区域进行电镀，电镀完成后再蚀刻掉多余的预镀铜材，从而实现无导线可电镀的结构，增加引线框架的高密度、高可靠性及优秀的性能。

Description

预包封无导线可电镀引线框架封装结构
技术领域
本实用新型涉及一种预包封无导线可电镀引线框架封装结构，属于半导体封装技术领域。
背景技术
当前引线框架产品结构工艺主要有：
一、冲压法：一般采用高精度带材经自动化程度很高的高速冲床冲制而成，得到许多具有独立功能的单颗产品（如SOT、SOP等低密度产品），所有单颗产品通过导电线与边筋连接成一个整体，在单颗产品所需区域电镀NiAu、Ag、NiPtAu等，封装完成后切成单颗，导电线可以冲切掉。
二、蚀刻法：采用掩膜曝光、显影、蚀刻等工艺对金属载板进行蚀刻，得到许多具有独立功能的单颗产品（如QFN、DFN等高密度产品），所有单颗产品通过导电线与边筋连接成一个整体，如图16所示，在单颗产品所需区域电镀NiAu、Ag、NiPtAu等；封装完成后切成单颗，导电线无法去除。
当前引线框架制作（如QFN）工艺存在以下不足和缺陷：
1、随着封装产品小型化、超薄化、高密度的要求不断提高，对引线框架或者基板制作要求也小型化、超薄化、高密度，受电镀导线的布线限制，产品的布线能力无法做到小型化、超薄化、高密度；
2、采用导电线可电镀引线框架，增加了单位面积的布线数量，导线会增加高频信号对外的发射及相互间的耦合，增加信号的损耗，相互干扰和寄生耦合，制约高频产品的性能；
3、采用导电线可电镀引线框架，导电线的存在增加了与绝缘材料的接触面积，在后续使用过程中增加了铜与绝缘材料分层的风险，导致产品失效；
4、采用导电线可电镀引线框架，产品切割后会在侧面露出所电镀的导电线，在切割过程中导电线与绝缘材料间因机械应力，易出现分层，进而降低产品的可靠性等级，影响产品的寿命；
5、采用导电线可电镀引线框架，因增加了铜的含量，易导致铜与绝缘材料之间不匹配，影响产品的翘曲，影响后续封装的作业性。
实用新型内容
本实用新型所要解决的技术问题是针对上述现有技术提供一种预包封无导线可电镀引线框架封装结构，它以整面预镀的铜材为基材，对金属线路层表面所需处理电镀区域进行电镀，电镀完成后再蚀刻掉多余的预镀铜材，从而实现无导线可电镀的结构，增加引线框架的高密度、高可靠性及优秀的性能。
本实用新型解决上述问题所采用的技术方案为：一种预包封无导线可电镀引线框架封装结构，它包括金属线路层，所述金属线路层背面设置有金属引脚层，所述金属线路层和金属引脚层外围包封有第一塑封料，所述金属引脚层背面设置有蚀刻凹槽，所述金属线路层正面设置有预镀铜层，所述预镀铜层正面设置有表面处理电镀层，所述表面处理电镀层上贴装有芯片，所述预镀铜层、表面处理电镀层和芯片外围包封有第二塑封料。
与现有技术相比，本实用新型的优点在于：
1、本实用新型采用在整面预镀铜层的基材载板上电镀线路层，无需设计导电线，增加了布线的空间，可以做到更高的密度，更薄的厚度，实现高集成的电镀设计能力；
2、本实用新型因无导电线存在最终的产品内，减低了高频信号对外的发射及相互间的耦合，减少了信号的损耗，相互干扰和寄生耦合，提升高频产品的性能；
3、本实用新型取消了导电线设计，产品切割后侧面无露出的导电线，取消了导电线与绝缘材料间因机械应力，切割过程中应力小，进而提升产品的可靠性等级，延长产品的寿命；
4、本实用新型无导电线设计，铜的比率降低，产品的翘曲会更加的小，降低后段封装过程的难度。
附图说明
图1~图13为本实用新型一种预包封无导线可电镀引线框架封装结构制造方法的各工序流程示意图。
图14为本实用新型一种预包封无导线可电镀引线框架封装结构的示意图。
图15为本实用新型一种预包封无导线可电镀引线框架封装结构另一实施例的结构示意图。
图16为现有采用蚀刻法得到的单颗产品通过导电线与边筋连接成一个整体的示意图。
其中：
金属线路层1
金属引脚层2
第一塑封料3
蚀刻凹槽4
预镀铜层5
表面处理电镀层6
芯片7
第二塑封料 8
导电线9
边筋10。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。
参见图14、15，本实施例中的一种预包封无导线可电镀引线框架封装结构，它包括金属线路层1，所述金属线路层1背面设置有金属引脚层2，所述金属线路层1和金属引脚层2外围包封有第一塑封料3，所述金属引脚层2背面设置有蚀刻凹槽4，所述金属线路层1正面设置有预镀铜层5，所述预镀铜层5正面设置有表面处理电镀层6，所述表面处理电镀层6上贴装有芯片7，所述预镀铜层5、表面处理电镀层6和芯片7外围包封有第二塑封料8；
所述芯片7的贴装方式采用正装或倒装。
其制造方法包括如下步骤：
步骤一、取一基材载板；
参见图1，取一片厚度合适的基材载板，基材载板的材质可以依据设计的功能与特性进行变换，例如：铜材、铁材、镍铁材或锌铁材等；
步骤二、基材载板表面预镀铜层
参见图2，在基材载板表面电镀一层铜层，目的是为后续电镀作基础，所述电镀的方式可以采用化学镀或是电解电镀；
步骤三、电镀金属线路层
参见图3，在完成预镀铜材的基材载板表面通过电镀形成所需的金属线路层；
步骤四、电镀金属引脚层
参见图4，在金属线路层的表面通过电镀形成所需的金属引脚层；
步骤五、填充绝缘材料
参见图5，利用压膜、包封、印刷等工艺在金属线路层及金属引脚层外围填充绝缘材料，对金属线路层及金属引脚层形成绝缘保护；
步骤六、去除基材载板
参见图6，通过蚀刻、peeling等方式去除基材载板，保留基材载板正面的预镀铜层；
步骤七、形成金属引脚层深度
参见图7，通过蚀刻等方式使金属引脚层具有一定的深度；
步骤八、形成表面处理电镀层
参见图8，在去除基材载板后保留的预镀铜层表面通过化学沉铜或电镀的方式形成一层薄的表面处理电镀层；
步骤九、去除预镀铜层
参见图9，通过蚀刻等方式去除无表面处理电镀层处的预镀铜层，露出金属线路层；
步骤十、装片
参加图10，在装芯片区域装芯片，芯片可以是正装，也可以倒装；
步骤十一、打线
参见图11，正装芯片的产品进行打线，使芯片与框架进行导通，满足电性能要求，倒装芯片不需要打线；
步骤十二、包封
参见图12，对芯片外围进行包封，对芯片进行保护；
步骤十三、切割成型
参加图13，切割成单颗具有独立电性能的产品。
除上述实施例外，本实用新型还包括有其他实施方式，凡采用等同变换或者等效替换方式形成的技术方案，均应落入本实用新型权利要求的保护范围之内。

Claims (1)

1.一种预包封无导线可电镀引线框架封装结构，其特征在于：它包括金属线路层（1），所述金属线路层（1）背面设置有金属引脚层（2），所述金属线路层（1）和金属引脚层（2）外围包封有第一塑封料（3），所述金属引脚层（2）背面设置有蚀刻凹槽（4），所述金属线路层（1）正面设置有预镀铜层（5），所述预镀铜层（5）正面设置有表面处理电镀层（6），所述表面处理电镀层（6）上贴装有芯片（7），所述预镀铜层（5）、表面处理电镀层（6）和芯片（7）外围包封有第二塑封料（8）。
CN201720298246.0U 2017-03-16 2017-03-25 预包封无导线可电镀引线框架封装结构 Active CN206584922U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017101567747 2017-03-16
CN201710156774 2017-03-16

Publications (1)

Publication Number Publication Date
CN206584922U true CN206584922U (zh) 2017-10-24

Family

ID=58966403

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710185241.1A Active CN106783794B (zh) 2017-03-16 2017-03-25 预包封无导线可电镀引线框架封装结构及其制造方法
CN201720298246.0U Active CN206584922U (zh) 2017-03-16 2017-03-25 预包封无导线可电镀引线框架封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710185241.1A Active CN106783794B (zh) 2017-03-16 2017-03-25 预包封无导线可电镀引线框架封装结构及其制造方法

Country Status (1)

Country Link
CN (2) CN106783794B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783794A (zh) * 2017-03-16 2017-05-31 江阴芯智联电子科技有限公司 预包封无导线可电镀引线框架封装结构及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962866A (zh) * 2018-07-24 2018-12-07 江阴芯智联电子科技有限公司 一种预包封框架结构及其制作方法
CN109192714B (zh) * 2018-07-24 2020-07-14 江阴芯智联电子科技有限公司 一种用于电镀屏蔽的框架基板及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320901B2 (en) * 2005-10-31 2008-01-22 Taiwan Solutions Systems Corp. Fabrication method for a chip packaging structure
CN103596358B (zh) * 2013-12-04 2016-11-23 江苏长电科技股份有限公司 Smt加法高密度封装多层线路板结构及其制作方法
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
CN104576406B (zh) * 2014-12-29 2017-12-22 华进半导体封装先导技术研发中心有限公司 一种封装基板的制作方法及所对应的封装基板
CN106783794B (zh) * 2017-03-16 2019-03-22 江阴芯智联电子科技有限公司 预包封无导线可电镀引线框架封装结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106783794A (zh) * 2017-03-16 2017-05-31 江阴芯智联电子科技有限公司 预包封无导线可电镀引线框架封装结构及其制造方法
CN106783794B (zh) * 2017-03-16 2019-03-22 江阴芯智联电子科技有限公司 预包封无导线可电镀引线框架封装结构及其制造方法

Also Published As

Publication number Publication date
CN106783794B (zh) 2019-03-22
CN106783794A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
CN102057485A (zh) 基于薄片的半导体封装
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
CN101859713A (zh) 先进四方扁平无引脚封装结构及其制造方法
CN206584922U (zh) 预包封无导线可电镀引线框架封装结构
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
CN106793571A (zh) 一种通孔电镀填孔方法
US9455159B2 (en) Fabrication method of packaging substrate
US20130161837A1 (en) Semiconductor package, packaging substrate and fabrication method thereof
CN105428325B (zh) 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN106449440A (zh) 一种具有电磁屏蔽功能的封装结构的制造方法
CN104299919A (zh) 无芯层封装结构及其制造方法
CN110364496A (zh) 一种芯片封装结构及其封装方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
US10096491B2 (en) Method of fabricating a packaging substrate including a carrier having two carrying portions
CN106684050A (zh) 一种金属柱导通埋芯片线路板结构及其工艺方法
CN106684051A (zh) 一种金属柱导通芯片级封装结构及其工艺方法
WO2013097580A1 (zh) 一种芯片上芯片封装及制造方法
CN108242434B (zh) 基板结构及其制造方法
CN209133501U (zh) 减成法预包封引线框架结构
CN110364490A (zh) 一种芯片封装结构及其封装方法
CN103137568B (zh) 具有支撑体的封装基板及其制法
CN109509734A (zh) 减成法预包封引线框架结构及其制造方法
CN206040633U (zh) 预成形封装导线架
CN103824820A (zh) 引线框区域阵列封装技术

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant