CN104576406B - 一种封装基板的制作方法及所对应的封装基板 - Google Patents

一种封装基板的制作方法及所对应的封装基板 Download PDF

Info

Publication number
CN104576406B
CN104576406B CN201410834745.8A CN201410834745A CN104576406B CN 104576406 B CN104576406 B CN 104576406B CN 201410834745 A CN201410834745 A CN 201410834745A CN 104576406 B CN104576406 B CN 104576406B
Authority
CN
China
Prior art keywords
chip
window
interconnection
sheet metal
welded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410834745.8A
Other languages
English (en)
Other versions
CN104576406A (zh
Inventor
于中尧
孙瑜
郭学平
方志丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410834745.8A priority Critical patent/CN104576406B/zh
Publication of CN104576406A publication Critical patent/CN104576406A/zh
Application granted granted Critical
Publication of CN104576406B publication Critical patent/CN104576406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明公开了一种封装基板的制作方法及所对应的封装基板。通过制作用于承载芯片的承载板，封装基板包括金属板材和位于金属板材双面的多层金属层，在金属板材的第一表面上的多层金属层形成互连线路，包括互连电极和互连电路，互连电极上形成有铜柱，在互连电路和铜柱上形成第一塑封结构，第一塑封结构将铜柱裸露出来，图案化承载板上没有互连线路的另一面形成窗口从而将互连线路裸露出来，在窗口中将至少一个芯片与裸露出来的互连电极焊装贴合后进行塑封处理形成第二塑封结构，对第二塑封结构进行切割后形成封装芯片，本发明使得封装基板的制作和塑封在同一个流程中形成，无需制作高精度的模具，降低了芯片封装成本，缩短了芯片封装周期。

Description

一种封装基板的制作方法及所对应的封装基板
技术领域
本发明涉及封装技术领域，尤其涉及一种封装基板的制作方法及所对应的封装基板。
背景技术
随着无线通信、汽车电子和其他消费类电子产品的快速发展，微电子封装技术向着多功能、小型化、便携式、高速度、低功耗和高可靠性的方向发展。其中，系统级封装(System In a Package，简称SIP)是一种新型的封装技术，能够有效减小封装面积。
现有的多功能SIP封装芯片是在封装基板的表面贴合将一个或多个裸芯片，再经过塑封后形成具有一定功能的封装模块。其中，所述封装基板的材料为半固化片或双面覆铜的半固化片，半固化片是封装基板生产中的主要材料之一，主要由树脂和增强材料组成，增强材料又分为玻纤布、纸基、复合材料等几种类型，但是其价格较高，此外，在对表面贴合有一个或多个裸芯片的封装基板进行塑封时，需要制作精度较高的塑封模具，塑封模具的制作成本较高，且封装基板的制作和塑封在不同的生产厂商完成，因此，制作多功能SIP封装芯片的周期较长。
发明内容
有鉴于此，本发明实施例提供一种封装基板的制作方法及所对应的封装基板，无需制作高精度的模具，封装基板的制作和塑封在同一流程中形成，从而降低芯片封装的成本，缩短芯片封装的周期。
第一方面，本发明实施例提供了一种封装基板的制作方法，包括：
制作承载至少一个芯片的封装基板，所述封装基板包括金属板材；
在所述金属板材的其中一面形成互连线路，其中，所述互连线路包括第一互连线路和第二互连线路，所述第一互连线路上形成有铜柱；
在所述第二互连线路和所述铜柱上形成第一塑封结构，且所述铜柱的一端从所述第一塑封结构中裸露出来；
图案化没有互连线路的所述封装基板的另一面形成窗口，所述窗口将所述第一互连线路和第二互连线路裸露出来；
在所述窗口中将至少一个芯片与所述裸露出来的第一互连线路进行焊装贴合；
在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构；
对所述第二塑封结构进行切割，形成封装芯片。
进一步地，所述制作承载至少一个芯片的封装基板包括：
在所述金属板材的双面形成多层金属层，所述多层金属包括位于所述金属板材一面的第一多层金属层和位于所述金属板材另一面的第二多层金属层，其中，所述第一多层金属层和第二多层金属层分别包括依次层叠的缓冲层、金属层和电镀铜层。
进一步地，所述缓冲层的厚度为2um-20um，所述金属层的厚度为2um-10um，所述电镀铜层的厚度为1um-2um。
进一步地，图案化没有互连线路的所述封装基板的另一面形成窗口，所述窗口将所述第一互连线路和第二互连线路裸露出来包括：
在所述第一塑封结构上和没有互连线路的所述封装基板的另一面上分别形成保护膜；
图案化没有互连线路的所述封装基板的另一面上的保护膜，裸露出第二多层金属层；
图案化裸露出的所述第二多层金属层，裸露出所述金属板材；
图案化裸露出的所述金属板材，裸露出所述第一多层金属层；
图案化裸露出的所述第一多层金属层形成窗口，所述窗口将所述第一互连线路和第二互连线路裸露出来。
进一步地，在步骤图案化裸露出的所述第一多层金属层形成窗口之后，所述方法还包括：
去除位于所述第一塑封结构上的保护膜；
对去除保护膜后的第一塑封结构进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、抗氧化、化学镀纯锡或电镀纯锡中的任意一种方式。
进一步地，在所述窗口中将至少一个芯片与所述裸露出来的第一互连线路进行焊装贴合包括：
在所述窗口中裸露出来的第一互连线路上形成焊球；
采用芯片倒装技术将所述至少一个芯片中具有线路单元的一面与所述焊球进行焊装贴合。
进一步地，在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构包括：
在焊装贴合至少一个芯片的窗口中形成第二塑封材料；
采用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板对所述第二塑封材料进行压合形成第二塑封结构；或者
采用注塑法在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构。
进一步地，所述第二塑封材料为塑封用树脂。
进一步地，在所述窗口中将至少一个芯片与所述裸露出来的第一互连线路进行焊装贴合包括：
将所述至少一个芯片中没有线路单元的一面与所述窗口中裸露出来的第二互连线路进行焊装贴合；
在所述至少一个芯片中具有线路单元的一面上形成压焊引线，所述压焊引线与所述窗口中裸露出来的第一互连线路进行连接。
进一步地，采用注塑法在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构，其中，注塑型腔为所述焊装贴合至少一个芯片的窗口。
第二方面，本发明实施例提供了一种芯片的封装结构，所述芯片的封装结构采用第一方面所述的芯片的封装方法制得。
本发明实施例提供的封装基板的制作方法及所对应的封装基板，通过制作用于承载芯片的承载板，所述承载板包括金属板材和位于金属板材双面的多层金属层，在所述金属板材第一表面上的多层金属层上形成互连线路，所述互连线路包括互连电极和互连电路，互连电极上形成有铜柱，在互连电路和铜柱上形成第一塑封结构，所述第一塑封结构将铜柱裸露出来，之后图案化承载板的第二表面形成窗口，所述窗口将所述互连线路裸露出来，之后在窗口中将至少一个芯片与裸露出来的互连电极焊装贴合后进行塑封处理，形成第二塑封结构，对所述第二塑封结构进行切割后形成封装芯片，使得封装基板的制作和塑封在同一个流程中形成，此外，塑封过程中无需制作高精度的模具，从而降低了芯片封装的成本，缩短了芯片封装的周期。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是本发明实施例的芯片的封装方法的流程图；
图2a是实现图1中步骤101对应的结构剖面示意图；
图2b-图2f是实现图1中步骤102各步骤对应的结构剖面示意图；
图3是实现图1中步骤103对应的结构剖面示意图；
图4a-图4f是实现图1中步骤104各步骤对应的结构剖面示意图；
图5a-图5b是实现图1中步骤105各步骤对应的结构剖面示意图；
图6a-图6b是实现图1中步骤106各步骤对应的结构剖面示意图；
图7是实现图1中步骤107对应的结构剖面示意图；
图8a-图8b是实现图1中步骤105对应的另一种结构剖面示意图。
图中的附图标记所分别指代的技术特征为：
11、金属板材；121、缓冲层；122、金属层；123、电镀铜层；A、干膜；13、互连线路；131、第一互连线路；132、第二互连线路；133、铜柱；14、第一塑封结构；15、锡层；16、芯片；17、第二塑封材料；18、焊球；19、贴片树脂；B、聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
本发明实施例提供一种芯片的封装方法。图1是本发明实施例的芯片的封装方法的流程图，所述芯片的封装方法包括：
步骤101、制作用于承载芯片的承载板，所述承载板包括金属板材，所述金属板材的第一表面和相对所述第一表面的第二表面分别包括多层金属层。
在本发明实施例中，所述承载板采用金属板材成本较低，通过控制金属板材的厚度能够制作不同高度的封装基板的高度，现有的承载板一般采用半固化片和铜箔来制作，制作成本较高。
参见图2a，图2a是实现图1中步骤101对应的结构剖面示意图，所述承载板包括金属板材11和制作在金属板材11双面的多层金属层，其中，所述多层金属层包括依次层叠的缓冲层121、金属层122和电镀铜层123。
其中，缓冲层121用于填平金属板材11表面的微小缺陷，可以在金属板材11的双面进行镀铜来形成缓冲层121，缓冲层121的厚度优选为2um-20um，金属层122的材料与缓冲层121的材料不同，用于在后续工艺中抗金属板材11的蚀刻液和铜的蚀刻液对制作在封装基板上的线路层进行腐蚀，金属层122的材料可以为锡等不容易被金属板材11的蚀刻液和铜的蚀刻液蚀刻的材料，金属层122的厚度优选为2um-10um，电镀铜层123用于作为后续工艺在形成互连线路13的种子层，电镀铜层123的厚度优选为1um-2um。在本步骤中，所述缓冲层121、金属层122和镀铜层123优选采用同一台设备的三个不同的电镀槽中形成。
步骤102、在所述金属板材11第一表面上的多层金属层上形成互连线路13，其中，所述互连线路13包括互连电极131和互连电路132，所述互连电极131上形成有铜柱133。
请参见图2b-图2f，图2b-图2f是实现图1中步骤102各步骤对应的结构剖面示意图，在本步骤中，可以在所述承载板的双面分别压合干膜A后，对位于金属板材11第一表面上的多层金属层上的干膜A进行光刻，曝光显影后形成电镀掩蔽图形(参见图2b)，对所述电镀掩蔽图形电镀后在所述承载板的第一表面形成互连线路13(参见图2c)，所述互连线路13包括互连电极131和互连电路132，之后去除所述电镀掩蔽图形和位于金属板材11第二表面上的多层金属层上的干膜A；之后再在所述互连线路13和金属板材11第二表面上的多层金属层上分别压合干膜A，对位于互连线路13上的干膜A进行光刻，曝光显影后形成电镀铜柱掩蔽图形(参见图2d)，对所述电镀铜柱掩蔽图形电镀后在互连电极131上形成铜柱133(参见图2e)，铜柱133的高度可以为60-100um，作为至少一个芯片和外部电路的连接时的电极，铜柱133的材料可以为铜也可以是其他材料，之后去掉所述电镀铜柱掩蔽图形和位于所述金属板材11第二表面的多层金属层上的干膜A(参见图2f)。
本发明实施例提供的封装基板采用单层互连线路能够实现高密度细线加工，线宽可以达到15um甚至更小，可以实现高密度封装。
步骤103、在所述互连电路132和所述铜柱133上形成第一塑封结构14，且所述铜柱133的一端从所述第一塑封结构14中裸露出来。
图3是实现图1中步骤103对应的结构剖面示意图，在形成铜柱133和互连线路13的封装基板上用塑封材料进行塑封，所述塑封材料可以为塑封树脂，之后进行磨刷操作，将铜柱133上的塑封材料减薄后，将铜柱133的一端裸露出来(参见图3)。
步骤104、图案化所述承载板上没有互连线路的另一面形成窗口，所述窗口将所述互连电极131和互连电路132裸露出来。
在本步骤中，将没有互连线路13的所述承载板的另一面进行刻蚀，形成窗口，该窗口将所述互连线路13裸露出来，具体地，请参见图4a-图4f，图4a-图4f是实现图1中步骤104各步骤对应的结构剖面示意图，步骤104具体可包括：
步骤1041、在所述第一塑封结构14上和所述金属板材11第二表面上的多层金属层上分别形成保护膜。
参见图4a，在形成窗口之前，在所述第一塑封结构14上和没有互连线路13的承载板的另一面分别形成保护膜，其中，位于第一塑封结构14上面的保护膜用于保护铜柱133，防止在形成窗口的过程中对铜柱133造成腐蚀。
步骤1042、图案化位于所述金属板材11第二表面上的多层金属层上的保护膜A，裸露出位于金属板材11第二表面上的多层金属层。
参见图4b，对位于金属板材11第二表面上的多层金属层上的保护膜进行光刻，曝光显影后形成第一窗口图形，所述第一窗口图形将所述金属板材11第二表面上的多层金属层裸露出来。
步骤1043、图案化裸露出的所述金属板材第二表面上的多层金属层，裸露出所述金属板材11。
参见图4c，依次用铜腐蚀液刻蚀所述金属板材第二表面上的多层金属层中的电镀铜层123，用金属腐蚀液刻蚀所述金属板材第二表面上的多层金属层中的金属层122，用铜腐蚀液刻蚀所述金属板材第二表面上的多层金属层中的缓冲层121，将金属板材11裸露出来。
步骤1044、图案化裸露出的所述金属板材11，裸露出位于金属板材11第一表面上的多层金属层。
参见图4d，用金属板材的腐蚀液刻蚀所述金属板材11后裸露出金属板材11第一表面上的多层金属层。
步骤1045、图案化裸露出的所述金属板材11第一表面上的多层金属层形成窗口，所述窗口将所述互连电极131和互连电路132裸露出来。
参见图4e，依次用铜腐蚀液刻蚀所述金属板材11第一表面上的多层金属层中的缓冲层121，用金属腐蚀液刻蚀所述金属板材11第一表面上的多层金属层中的金属层122，用铜腐蚀液快速刻蚀所述金属板材11第一表面上的多层金属层中的镀铜层123，在此过程中需要尽量减少对互连线路13的刻蚀，刻蚀所述金属板材11第一表面上的多层金属层之后形成窗口，所述窗口将所述互连线路13裸露出来。
优选的，在步骤图案化裸露出的所述金属板材11第一表面上的多层金属层形成窗口之后，所述方法还包括：
步骤1046、去除位于所述第一塑封结构14上的保护膜。
在刻蚀形成窗口之后，将位于铜柱133上的保护膜和刻蚀形成窗口后剩余的保护膜去掉。
步骤1047、对去除保护膜后的第一塑封结构14进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、抗氧化、化学镀纯锡或电镀纯锡中的任意一种方式。
参见图4f，为了提高本发明芯片封装的质量，在去除保护膜之后对第一塑封结构14进行表面处理，其中，所述表面处理为有机保焊膜(OSP)、化学镍金(ENIG)、化学镍钯金(ENEPIG)、抗氧化、化学镀纯锡或电镀纯锡中的任意一种方式，例如：对去除保护膜之后的第一塑封结构14电镀纯锡处理，形成位于铜柱133上的锡层15。
在本步骤104之后，形成一个封装基板，所述封装基板具有单层线路，且具有金属框架，方便后续工艺中对芯片进行封装。
步骤105、在所述窗口在将至少一个芯片16与所述裸露出来的互连电极131进行焊装贴合。
在形成的窗口中将至少一个芯片16与裸露出来的互连电极131进行焊装贴合，具体地，请参见图5a-图5b，图5a-图5b是实现图1中步骤105各步骤对应的结构剖面示意图，该步骤可包括：
步骤1051、在所述窗口中裸露出来的互连电极131上形成焊球18。
参见图5a，在窗口中裸露出来的互连电极131上形成焊球18。
步骤1052、采用芯片倒装技术将所述至少一个芯片16中具有线路单元的一面与所述焊球进行焊装贴合。
参见图5b，采用芯片倒装技术将至少一个芯片16中具有线路单元的一面与焊球18进行焊装贴合，采用芯片倒装技术能够灵活控制芯片封装的高度。
步骤106、在焊装贴合至少一个芯片16的窗口中进行塑封处理形成第二塑封结构。
具体地，请参见图6a-图6b，图6a-图6b是实现图1中步骤106各步骤对应的结构剖面示意图，所述步骤在焊装贴合至少一个芯片16的窗口中进行塑封处理形成第二塑封结构可通过下述步骤实现：
步骤1061、在焊装贴合至少一个芯片16的窗口中形成第二塑封材料17。
参见图6a，所述第二塑封材料17可以为塑封用树脂，所述第二塑封材料17填充在所述窗口的所有缝隙中。
步骤1062、采用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板B对所述第二塑封材料进行压合形成第二塑封结构17。
参见图6b，将所述第二塑封材料17使用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板进行压合，使得第二塑封材料17位于窗口中以及至少一个芯片16和互连线路13之间的缝隙中，之后将压合第二塑封材料17用的聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板去掉形成第二塑封结构。
步骤107、对所述第二塑封结构进行切割，形成封装芯片16。
参见图7，图7是实现图1中步骤107对应的结构剖面示意图，将第二塑封结构中的金属框架切割掉，形成塑封芯片16。
需要说明的是，图8a-图8b是实现图1中步骤105对应的另一种结构剖面示意图，步骤105在所述窗口在将至少一个芯片16与所述裸露出来的互连电极131进行焊装贴合也可通过下述步骤来实现：
步骤1051a、将所述至少一个芯片16中没有线路单元的一面与所述窗口中裸露出来的互连电路132进行焊装贴合。
参见图8a，在互连电路132上涂覆贴片树脂19，用于将至少一个芯片16中没有线路单元的一面与所述互连电路132进行焊装贴合。
步骤1052a、在所述至少一个芯片16中具有线路单元的一面上形成压焊引线，所述压焊引线与所述窗口中裸露出来的第一互连线路131进行连接。
参见图8a，在所述至少一个芯片16的两端形成压焊引线，所述压焊引线与所述互连电极131连接。
本步骤采用芯片16正装的方法将至少一个芯片16与窗口中裸露出来的互连电极131进行焊装贴合，当采用芯片16正装的方法时，在焊装贴合至少一个芯片16的窗口中进行塑封处理形成第二塑封结构时，采用注塑法在焊装贴合至少一个芯片16的窗口中进行塑封处理形成第二塑封结构，其中，注塑型腔为所述焊装贴合至少一个芯片16的窗口。参见图8b，采用焊装贴合至少一个芯片16的窗口作为注塑模具，无需高精度的模具，只需要一根设计有塑封料出口和入口的平面盖板，采用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板B将所述第二塑封材料进行压合，压合后第二塑封材料填充窗口和至少一个芯片16与互连线路13之间的空隙。之后去除压合用的聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板，并切割掉第二塑封结构中的金属框架后形成塑封芯片。
本发明实施例还提供一种芯片的封装结构。所述芯片的封装结构可以由上述的芯片封装方法制得。
本发明实施例提供的芯片的封装方法及所述对应的芯片的封装结构，芯片的制作和封装在一个流程中完成，缩短了制作周期，采用金属板材作为承载至少一个芯片的封装基板，能够降低芯片封装的制作成本，通过控制金属板材的厚度能够控制芯片封装的高度，此外，采用芯片倒装技术和压焊引线键合的方法将至少一个芯片与第一互连线路进行键合时，在塑封过程中，采用窗口作为注塑型模具，从而节省了一个高精度的模具，采用单层互连线路能够实现高密度细线加工，线宽可以达到15um甚至更小，从而实现高密度封装。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种封装基板的制作方法，其特征在于，包括：
制作用于承载芯片的承载板，所述承载板包括金属板材，所述金属板材的第一表面和相对所述第一表面的第二表面分别包括多层金属层；
在所述金属板材第一表面上的多层金属层上形成互连线路，其中，所述互连线路包括互连电极和互连电路，所述互连电极上形成有铜柱；
在所述互连电路和所述铜柱上形成第一塑封结构，且所述铜柱的一端从所述第一塑封结构中裸露出来；
图案化所述承载板上没有互连线路的另一面形成窗口，所述窗口将所述互连电极和互连电路裸露出来；
在所述窗口中将至少一个芯片与所述裸露出来的互连电极进行焊装贴合；
在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构；
对所述第二塑封结构进行切割，形成封装芯片；
所述多层金属层包括依次层叠的缓冲层、金属层和电镀铜层。
2.根据权利要求1所述的方法，其特征在于，所述缓冲层的厚度为2um-20um，所述金属层的厚度为2um-10um，所述电镀铜层的厚度为1um-2um。
3.根据权利要求1所述的方法，其特征在于，图案化所述承载板上没有互连线路的另一面形成窗口，所述窗口将所述互连电极和互连电路裸露出来包括：
在所述第一塑封结构上和所述金属板材第二表面上的多层金属层上分别形成保护膜；
图案化位于所述金属板材第二表面上的多层金属层上的保护膜，裸露出位于金属板材第二表面上的多层金属层；
图案化裸露出的所述金属板材第二表面上多层金属层，裸露出所述金属板材；
图案化裸露出的所述金属板材，裸露出位于金属板材第一表面上的多层金属层；
图案化裸露出的所述金属板材第一表面上的多层金属层形成窗口，所述窗口将所述互连电极和互连电路裸露出来。
4.根据权利要求3所述的方法，其特征在于，在步骤图案化裸露出的所述金属板材第一表面上的形成窗口之后，所述方法还包括：
去除位于所述第一塑封结构上的保护膜；
对去除保护膜后的第一塑封结构进行表面处理，其中，所述表面处理为有机保焊膜、化学镍金、化学镍钯金、抗氧化、化学镀纯锡或电镀纯锡中的任意一种方式。
5.根据权利要求3所述的方法，其特征在于，在所述窗口中将至少一个芯片与所述裸露出来的互连电极进行焊装贴合包括：
在所述窗口中裸露出来的互连电极上形成焊球；
采用芯片倒装技术将所述至少一个芯片中具有线路单元的一面与所述焊球进行焊装贴合。
6.根据权利要求5所述的方法，其特征在于，在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构包括：
在焊装贴合至少一个芯片的窗口中形成第二塑封材料；
采用聚四氟乙烯平板或涂覆聚四氟乙烯的金属平板对所述第二塑封材料进行压合形成第二塑封结构；或者
采用注塑法在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构。
7.根据权利要求6所述的方法，其特征在于，所述第二塑封材料为塑封用树脂。
8.根据权利要求3所述的方法，其特征在于，在所述窗口中将至少一个芯片与所述裸露出来的互连电极进行焊装贴合包括：
将所述至少一个芯片中没有线路单元的一面与所述窗口中裸露出来的互连电极进行焊装贴合；
在所述至少一个芯片中具有线路单元的一面上形成压焊引线，所述压焊引线与所述窗口中裸露出来的互连电极进行连接。
9.根据权利要求8所述的方法，其特征在于，采用注塑法在焊装贴合至少一个芯片的窗口中进行塑封处理形成第二塑封结构，其中，注塑型腔为所述焊装贴合至少一个芯片的窗口。
10.一种封装基板，其特征在于，所述封装基板采用权利要求1-9任一项所述的封装基板的制作方法制得。
CN201410834745.8A 2014-12-29 2014-12-29 一种封装基板的制作方法及所对应的封装基板 Active CN104576406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410834745.8A CN104576406B (zh) 2014-12-29 2014-12-29 一种封装基板的制作方法及所对应的封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410834745.8A CN104576406B (zh) 2014-12-29 2014-12-29 一种封装基板的制作方法及所对应的封装基板

Publications (2)

Publication Number Publication Date
CN104576406A CN104576406A (zh) 2015-04-29
CN104576406B true CN104576406B (zh) 2017-12-22

Family

ID=53092164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410834745.8A Active CN104576406B (zh) 2014-12-29 2014-12-29 一种封装基板的制作方法及所对应的封装基板

Country Status (1)

Country Link
CN (1) CN104576406B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206584922U (zh) * 2017-03-16 2017-10-24 江阴芯智联电子科技有限公司 预包封无导线可电镀引线框架封装结构
CN109659302A (zh) * 2018-12-11 2019-04-19 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN110544636B (zh) * 2019-08-13 2020-12-18 广东芯华微电子技术有限公司 一种提高foplp芯片线路良率的封装方法
CN113224500B (zh) * 2020-01-21 2022-12-27 华为技术有限公司 封装天线模组、封装天线模组的制作方法及终端设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN103456645A (zh) * 2013-08-06 2013-12-18 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277672B1 (en) * 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691314A (zh) * 2004-04-21 2005-11-02 美龙翔微电子科技（深圳）有限公司 倒装球栅阵列封装基板及其制作工艺
CN102723280A (zh) * 2012-06-09 2012-10-10 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法及其封装结构
CN103456645A (zh) * 2013-08-06 2013-12-18 江苏长电科技股份有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法

Also Published As

Publication number Publication date
CN104576406A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN101958300B (zh) 双面图形芯片倒装模组封装结构及其封装方法
TW200915525A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
CN104576406B (zh) 一种封装基板的制作方法及所对应的封装基板
CN102005432A (zh) 四面无引脚封装结构及其封装方法
CN103474406A (zh) 一种aaqfn框架产品无铜扁平封装件及其制作工艺
CN106128965A (zh) 一种无基板封装器件的制作方法
CN106711113A (zh) 具有集成散热片的半导体封装体
CN103972111B (zh) 引线框架结构的形成方法
CN103730378B (zh) 封装结构的形成方法
CN104299919A (zh) 无芯层封装结构及其制造方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN104465575A (zh) 半导体封装及其制造方法
CN103065975B (zh) 一种再布线qfn封装器件的制造方法
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
CN101661918B (zh) 四方扁平无引脚封装
CN108198804B (zh) 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN103050452B (zh) 一种再布线高密度aaqfn封装器件及其制造方法
CN103985677A (zh) 超薄塑封半导体元器件框架、元器件及其制备方法
CN201548983U (zh) 一种新型接触式智能卡模块
CN208093541U (zh) 封装体
CN103441078B (zh) 先封后蚀三维系统级芯片正装堆叠封装结构及工艺方法
CN106548945A (zh) 芯片封装基板的制作方法以及芯片封装基板
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN103730428B (zh) 封装结构
CN208093540U (zh) 封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant