CN104465575A - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN104465575A
CN104465575A CN201310424623.7A CN201310424623A CN104465575A CN 104465575 A CN104465575 A CN 104465575A CN 201310424623 A CN201310424623 A CN 201310424623A CN 104465575 A CN104465575 A CN 104465575A
Authority
CN
China
Prior art keywords
circuit pattern
dielectric film
semiconductor packages
connection pad
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310424623.7A
Other languages
English (en)
Other versions
CN104465575B (zh
Inventor
苏洹漳
李志成
颜尤龙
何政霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310424623.7A priority Critical patent/CN104465575B/zh
Publication of CN104465575A publication Critical patent/CN104465575A/zh
Application granted granted Critical
Publication of CN104465575B publication Critical patent/CN104465575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体封装及其制造方法。半导体封装包括一基板、一芯片与一封装体。基板包括一介电膜与一电路图案。介电膜具有一介电开口。电路图案位于介电膜上。电路图案具有一上表面及一下表面。部分的上表面是形成对外电性连接的一第一接垫，部分的下表面自介电开口露出以形成对外电性连接的一第二接垫。第二接垫是自介电膜凹陷以形成一接垫凹口。芯片电性连接至第一接垫。封装体包覆芯片。

Description

半导体封装及其制造方法
技术领域
本发明是有关于一种半导体封装及其制造方法，且特别是有关于一种具有接垫凹口的半导体封装及其制造方法。
背景技术
半导体工业是近年来发展速度最快的高科技工业之一，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。
一般的封装技术包括激光钻孔含玻璃纤维布或其他纤维材料的黏合片(Prepreg)。此材料昂贵并使得工艺复杂，因而增加制造成本。薄的基板一般有结构太软而难以处理的问题。此外，焊料凸块有易脱落的问题。
发明内容
本发明是有关于一种半导体封装及其制造方法，可改善上述缺失至少其中之一。
根据一实施例，提出一种半导体封装，包括一基板、一芯片与一封装体。基板包括一介电模及一电路图案。介电膜具有一介电开口。电路图案位于介电膜上且具有一上表面及下表面，部分的上表面是形成对外电性连接的一第一接垫，部分的下表面自介电开口露出以形成对外电性连接的一第二接垫，其中第二接垫是自介电膜凹陷以形成一接垫凹口。芯片电性连接至第一接垫。封装体包覆芯片。
根据另一实施例，提出一种半导体封装的制造方法，包括以下步骤。提供一基板，基板包括一载板、一支撑层、一介电膜及一电路图案。电性连接一芯片至电路图案。以一封装体包覆芯片。移除载板。移除支撑层。移除部分的电路图案，以形成数个接垫凹口。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示根据一实施例的半导体封装的剖面图。
图1B绘示根据一实施例的半导体封装的剖面图。
图2A绘示根据一实施例的半导体封装的剖面图。
图2B绘示根据一实施例的半导体封装的剖面图。
图3A至图3H绘示根据一实施例的半导体封装的制造方法。
图4A至图4G绘示根据一实施例的半导体封装的制造方法。
图5A至图5E绘示根据一实施例的半导体封装的制造方法。
图6A至图6E绘示根据一实施例的半导体封装的制造方法。
图7A至图7C绘示根据一实施例的半导体封装的制造方法。
主要元件符号说明：
102、202、202A：半导体封装
103、223：上表面
104、104A、104B、204、204A、204B、204C：基板
105：下表面
106：焊料凸块
107：第一接垫
108：芯片
109：第二接垫
110：封装体
112：介电膜
114、214：电路图案
116：介电层
118：表面处理层
120、120A、120B：介电开口
122、222A、222B：接垫凹口
124：底垫表面
126：侧垫表面
128、132、532：基板表面
130：图案开口
134：黏着层
136：打线
338：载板
340：支撑层
442：材料层
H1、H2、H4、H5：厚度
H3：深度
具体实施方式
请参照图1A，其绘示根据一实施例的半导体封装102的剖面图。半导体封装102包括一基板104、数个焊料凸块106、一芯片108与一封装体110。
基板104包括一介电膜112、一电路图案114、一介电层116与表面处理层118。介电膜112具有数个介电开口120。
电路图案114配置在介电膜112上。电路图案114具有一上表面103及一下表面105，其中下表面105是与介电膜112为共平面。部分的上表面103是形成对外电性连接的一第一接垫107。部分的下表面105自介电开口120露出以形成对外电性连接的一第二接垫109。第二接垫109是自介电膜112凹陷以形成一接垫凹口122。电路图案114的接垫凹口122连通介电膜112的介电开口120。接垫凹口122具有一底垫表面124与邻接底垫表面124的一侧垫表面126。焊料凸块106填充介电膜112的介电开口120与电路图案114的接垫凹口122，并突出基板表面128(此例即为介电膜112的下表面)。接垫凹口122提供焊料凸块106大的接触面积，因此能提高与焊料凸块106接合的强度，并且提高焊料凸块106剪力推球的性质。焊料凸块106可包括锡球，或其他合适的材料。于一实施例中，电路图案114为铜，然本揭露并不限于此。
介电层116填充电路图案114的一图案开口130，并位在电路图案114上。于一实施例中，介电膜112与介电层116皆为防焊层(Solder resist layer)，特别是一种感光型的防焊层。然本揭露并不限于此。其中，介电膜112可使用其他合适的介电材料，例如是不含玻璃纤维布(Glass fiber)的介电材料。
实施例的基板104具有薄的厚度，因此可利于缩减半导体封装102的整体厚度。于一实施例中，举例来说，基板104的总厚度H1为40～100微米之间。其中，电路图案114的厚度H2为20～50微米之间。接垫凹口122的深度H3为5～10微米之间。介电膜112的厚度H4与介电层116的厚度H5分别为10～25微米之间。
可利用黏着层134将芯片108贴附至基板104的基板表面132上，并可利用打线136将芯片108电性连接至表面处理层118(或第一接垫107)，而电性连接至电路图案114。封装体110包覆芯片108、打线136与基板104的基板表面132。在其它实施例中，芯片108亦可以覆晶方式而电性连接至电路图案114，如图1B所示。
请参照图2A，其绘示根据一实施例的半导体封装202的剖面图，其与图1A所示的半导体封装102之间的差异说明如下。图1A的介电层116被省略，基板204总厚度(即电路图案114的厚度H2与介电膜112的厚度H4总值)范围为30～75微米之间，因此，封装体110是直接填充电路图案114的图案开口130，如此更进一步缩小半导体封装202的厚度。
请参照图2B，其绘示根据一实施例的半导体封装202A的剖面图，其与图2A所示的半导体封装202之间的差异说明如下。一实施例中，接垫凹口222A的宽度比接垫凹口222B大。电路图案214的上表面223对应接垫凹口222A的部分为一凹陷的表面，然并不限于此，在其他实施例中，电路图案214的上表面223为平坦的表面，换句话说，上表面223对应接垫凹口222A的部分也为平坦的表面。在其他实施例中，电路图案214上可配置如图1A所示的介电层116。
图3A至图3H绘示根据一实施例的半导体封装的制造方法。
请参照图3A，提供一载板338，其表面上配置有支撑层340。于一实施例中，支撑层340例如为铜箔。
请参照图3B，配置介电膜112于支撑层340上。其中，介电膜112特别是一种感光型的防焊层，因此可利用曝光微影工艺所形成具有介电开口120的图案化薄膜，相较于已知利用含有玻璃纤维布的介电材料(例如预浸材料)，本实施例可不需使用激光以形成介电开口120，因此可降低制造上的成本。此外，介电膜112是以涂布方式或以膜材方式(film type)提供于支撑层340上，因此其厚度可达到较薄的需求，进一步可缩小后续封装结构的厚度。
请参照图3C，配置电路图案114于介电膜112上。于一实施例中，配置的方法包括层压一金属箔至介电膜112的上表面与介电开口120上，亦即介电开口120维持为一空隙。此外，经由层压方式可使金属箔与介电膜112之间有较佳的结合力。之后，图案化金属箔，以形成具有图案开口130的电路图案114。
请参照图3D，配置介电层116填充电路图案114的图案开口130，并位于电路图案114上。可利用曝光微影工艺对介电层116进行图案化步骤，以露出电路图案114部分的上表面103以形成第一接垫107。于一实施例中，介电层116为一防焊层。此外，可在露出的电路图案114的第一接垫107上形成一表面处理层118，例如镍、金或其合金。如此，完成了基板104A。其中载板338与支撑层340能提供足够的支撑力量，以利厚度薄且没有使用核心基材的基板104A便于后续封装工艺使用。
请参照图3E，可利用黏着层134将芯片108黏附至基板104A的基板表面132上。此外，利用打线136将芯片108电性连接至表面处理层118(或第一接垫107)。利用封装体110包覆芯片108、打线136与基板104A的基板表面132。
请参照图3F，移除图3E的载板338。
请参照图3G，移除图3F的支撑层340。此外，从电路图案114的下表面105，移除被介电膜112的介电开口120露出的部分，以在电路图案114中形成接垫凹口122(或第二接垫109)。藉此形成基板104。于一实施例中，图3F的支撑层340与电路图案114是利用一蚀刻步骤连续移除，同时，为了确保支撑层340能完全被移除，电路图案114会被微蚀刻而形成接垫凹口122。于一实施例中，图3F的支撑层340与电路图案114使用相同的材质，例如铜，因此参数固定的蚀刻步骤能对支撑层340与电路图案114造成相同的蚀刻(纵向)速率，可据此适当地调控蚀刻时间以控制接垫凹口122的深度。然本揭露并不限于此，在其他实施例中，支撑层340与电路图案114可使用不同的材质，依据经验调控蚀刻参数例如时间等，来得到预期深度的接垫凹口122。
请参照图3H，配置焊料凸块106填充介电膜112的介电开口120与电路图案114的接垫凹口122中，并突出于基板104的基板表面128，如此完成了半导体封装102。接垫凹口122提供焊料凸块106大的接触面积，因此能提高与焊料凸块106接合的强度，并且提高焊料凸块106剪力推球的性质。
图4A至图4G绘示根据一实施例的半导体封装的制造方法。之前可进行类似图3A至图3B所述的步骤，于此不再赘述。
请参照图4A，配置材料层442填充介电膜112的介电开口120。一实施例中，材料层442为从介电开口120露出的支撑层340形成的电镀金属，例如铜，然本揭露并不限于此。于另一实施例中，材料层442的形成方法包括，先形成一光阻(例如干膜)(未显示)于支撑层340上，再图案化光阻以于定义出材料层442形成的位置，再以电镀方式以使材料层442填充于光阻的开口中，之后移除光阻并层压介电膜112以覆盖材料层442，再经磨平程序以使材料层442的上表面实质上齐平于介电膜112的上表面，其中介电膜112为一树脂(Resin)或液晶聚合物(Liquid CrystalPolymer,LCP)，特别是不含玻璃纤维布的材质，因此本实施例可不需使用激光以形成介电开口，可降低制造上的成本。
请参照图4B，配置电路图案114于介电膜112与材料层442上。配置的方法包括电镀或层压金属层(或金属箔)，然后图案化金属层，以形成具有图案开口130的电路图案114。
请参照图4C，配置介电层116填充电路图案114的图案开口130，并位于电路图案114上。可对介电层116进行图案化步骤，以露出电路图案114部分的上表面103以形成一第一接垫107。于一实施例中，介电层116为防焊层。可在露出的电路图案114(第一接垫107)上形成一表面处理层118，例如镍、金或其合金。如此，完成了基板104B。
请参照图4D，可利用黏着层134将芯片108黏附至基板104B的基板表面132上。此外，利用打线136将芯片108电性连接至表面处理层118(或第一接垫107)。利用封装体110包覆芯片108、打线136与基板104B的基板表面132。
请参照图4E，移除图4D的载板338。
请参照图4F，移除图4E的支撑层340。移除图4E的介电膜112的介电开口120中的材料层442。此外，从电路图案114的下表面105，移除被介电膜112的介电开口120露出的部分，以在电路图案114中形成接垫凹口122(或第二接垫109)。藉此形成基板104。于一实施例中，支撑层340(图4E)、材料层442与电路图案114是利用一蚀刻步骤连续移除。支撑层340、材料层442与电路图案114可为相同的材质，例如铜，然并不限于此。蚀刻参数可适当地调控以得到预期深度的接垫凹口122。
请参照图4G，配置焊料凸块106填充介电膜112的介电开口120与电路图案114的接垫凹口122中，并突出于基板的基板表面128，如此完成了半导体封装102。其中，接垫凹口122提供焊料凸块106大的接触面积，因此能提高与焊料凸块106接合的强度，并且提高焊料凸块106剪力推球的性质。
图5A至图5E绘示根据一实施例的半导体封装的制造方法。先前可进行类似图3A至图3C所述的步骤，于此不再赘述。
请参照图5A，可配置表面处理层118在电路图案114上，以形成基板204A。
请参照图5B，可利用黏着层134将芯片108黏附至基板204A的基板表面532上。配置打线136。此外，配置封装体110包覆芯片108、打线136，并填充电路图案114的图案开口130。
请参照图5C，移除图5B的载板338。
请参照图5D，移除图5C的支撑层340。此外，从电路图案114的下表面105，移除被介电膜112的介电开口120露出的部分，以在电路图案114中形成接垫凹口122(或第二接垫109)。藉此形成基板204。于一实施例中，支撑层340(图5C)与电路图案114是利用一蚀刻步骤连续移除。支撑层340与电路图案114可为相同的材质，例如铜，然并不限于此。蚀刻参数可适当地调控以得到预期深度的接垫凹口122。
请参照图5E，配置焊料凸块106填充介电膜112的介电开口120与电路图案114的接垫凹口122中，并突出于基板表面128，如此完成了半导体封装202。接垫凹口122提供焊料凸块106大的接触面积，因此能提高与焊料凸块106接合的强度，并且提高焊料凸块106剪力推球的性质。
图6A至图6E绘示根据一实施例的半导体封装的制造方法。先前可进行类似图4A至图4B所述的步骤，于此不再赘述。
请参照图6A，可配置表面处理层118在电路图案114上，以形成基板204B。其中载板338与支撑层340能提供足够的支撑力量，以利厚度薄且没有使用核心基材的基板204B便于后续封装工艺使用。
请参照图6B，可利用黏着层134将芯片108黏附至基板204B的基板表面532上。配置打线136。此外，配置封装体110包覆芯片108、打线136，并填充电路图案114的图案开口130。
请参照图6C，移除图6B的载板338。
请参照图6D，移除图6C的支撑层340。移除介电膜112的介电开口120中的材料层442(图6C)。此外，从电路图案114的下表面105，移除被介电膜112的介电开口120露出的部分，以在电路图案114中形成接垫凹口122(或第二接垫109)。藉此形成基板204。于一实施例中，支撑层340、材料层442(图6C)与电路图案114是利用一蚀刻步骤连续移除。蚀刻参数可适当地调控以得到预期深度的接垫凹口122。
请参照图6E，配置焊料凸块106填充介电膜112的介电开口120与电路图案114的接垫凹口122中，并突出于基板表面128，如此完成了半导体封装202。接垫凹口122提供焊料凸块106大的接触面积，因此能提高与焊料凸块106接合的强度，并且提高焊料凸块106剪力推球的性质。
图7A至图7C绘示根据一实施例的半导体封装的制造方法。
请参照图7A，配置介电膜112于载板338上的支撑层340上。并且图案化介电膜112以形成介电开口120A与120B，一实施例中，介电开口120A的宽度比介电开口120B大。
请参照图7B，可以电镀的方式，从介电开口120A与120B露出的金属支撑层340(例如铜箔)形成电路图案214，以形成基板204C。一实施例中，宽度较大的介电开口120A，会使得电路图案214的上表面223对应的部分凹陷而具有如图7B所示的结构。然本揭露并不限于此。其他实施例中，也可经由二次电镀程序以使电路图案214具有平坦的上表面，换句话说，电路图案214的上表面223对应介电开口120A的部分为平坦的表面。
接着可进行如图6B至图6E所述的步骤，以行成如图7C所示的结构。举例来说，配置芯片108。经由打线136将芯片108电性连接至电路图案214。利用封装体110封装。移除载板338(图7B)、支撑层340。从电路图案214的下表面，移除被介电膜112的介电开口120A、120B露出的部分，以在电路图案214中形成接垫凹口222A、222B。相较于电路图案214的上表面223具有凹陷部分的实施例，请参照图7C，在一些实施例中，当电路图案214具有实质上全平坦的上表面时，电路图案214可具有较大的厚度。然后，配置焊料凸块106以形成半导体封装202A。
上述实施例的制造方法中，相较于已知介电膜是含玻璃纤维布或其他纤维材料的黏合片(Prepreg)，因此本发明的基板工艺中可不需以激光钻孔，故制造方法简单且成本低，且亦能得到较薄的基板厚度，此外，在进行封装工艺中，更经由载板的支撑以加强基板后续封装的强度而提高良率。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1.一种半导体封装，其特征在于，包括：
一基板，包括:
一介电膜，该介电膜具有一介电开口；以及
一电路图案，位于该介电膜上，该电路图案具有一上表面及一下表面，部分的该上表面是形成对外电性连接的一第一接垫，部分的该下表面自该介电开口露出以形成对外电性连接的一第二接垫，其中该第二接垫是自该介电膜凹陷以形成一接垫凹口；
一芯片，电性连接至该第一接垫；以及
一封装体，包覆该芯片。
2.如权利要求1所述的半导体封装，其特征在于，该电路图案的该接垫凹口具有一底垫表面与邻接该底垫表面的一侧垫表面。
3.如权利要求1所述的半导体封装，其特征在于，该介电膜是不含玻璃纤维布材料。
4.如权利要求3所述的半导体封装，其特征在于，该介电膜为一感光型防焊层。
5.如权利要求1所述的半导体封装，其特征在于，该介电膜及该电路图案的总厚度范围为30～75微米之间。
6.如权利要求1所述的半导体封装，其特征在于，该基板更包括一介电层，填充该电路图案的一图案开口。
7.如权利要求1所述的半导体封装，其特征在于，该电路图案的上表面对应该接垫凹口的部分为一凹陷的表面。
8.如权利要求1所述的半导体封装，其特征在于，该电路图案的上表面对应该接垫凹口的部分为一平坦的表面。
9.一种半导体封装的制造方法，其特征在于，包括：
提供一基板，包括:
一载板；
一支撑层，配置在该载板上；
一介电膜，该介电膜具有一介电开口，并配置在该支撑层上；以及
一电路图案，位于该介电膜上；
电性连接一芯片至该电路图案；
以一封装体包覆该芯片；
移除该载板；
移除该支撑层；以及
从该电路图案的一下表面移除部分的该电路图案，以形成一接垫凹口。
10.如权利要求9所述的半导体封装的制造方法，其特征在于，移除该支撑层的步骤与移除该部分的该电路图案的步骤是利用一蚀刻步骤连续进行。
11.如权利要求9所述的半导体封装的制造方法，其特征在于，更包括：
在配置该电路图案于该介电膜上的步骤之前，配置一材料层填充该介电膜的该介电开口；
在移除该支撑层的步骤之后，且移除该部分的该电路图案的步骤之前，移除该材料层。
12.如权利要求11所述的半导体封装的制造方法，其特征在于，移除该支撑层的步骤、移除该材料层的步骤、与移除该部分的该电路图案的步骤是利用一蚀刻步骤连续进行。
13.如权利要求9所述的半导体封装的制造方法，其特征在于，该介电膜是不含玻璃纤维布材料。
14.如权利要求13所述的半导体封装的制造方法，其特征在于，该介电膜为一感光型防焊层。
15.如权利要求9所述的半导体封装的制造方法，其特征在于，该介电膜及该电路图案的总厚度范围为30～75微米之间。
CN201310424623.7A 2013-09-17 2013-09-17 半导体封装及其制造方法 Active CN104465575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310424623.7A CN104465575B (zh) 2013-09-17 2013-09-17 半导体封装及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310424623.7A CN104465575B (zh) 2013-09-17 2013-09-17 半导体封装及其制造方法

Publications (2)

Publication Number Publication Date
CN104465575A true CN104465575A (zh) 2015-03-25
CN104465575B CN104465575B (zh) 2019-04-12

Family

ID=52911393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310424623.7A Active CN104465575B (zh) 2013-09-17 2013-09-17 半导体封装及其制造方法

Country Status (1)

Country Link
CN (1) CN104465575B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215651A1 (zh) * 2016-06-16 2017-12-21 宁波舜宇光电信息有限公司 感光组件和摄像模组及其制造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
US10522438B2 (en) 2016-11-01 2019-12-31 Industrial Technology Research Institute Package structure having under ball release layer and manufacturing method thereof
WO2020103214A1 (zh) * 2018-11-20 2020-05-28 中芯集成电路（宁波）有限公司上海分公司 摄像组件及其封装方法、镜头模组、电子设备
CN113113306A (zh) * 2021-04-08 2021-07-13 绍兴同芯成集成电路有限公司 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719588A (zh) * 2004-07-06 2006-01-11 三星电机株式会社 Bga封装及其制造方法
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101335217A (zh) * 2007-06-29 2008-12-31 矽品精密工业股份有限公司 半导体封装件及其制法
CN101504935A (zh) * 2008-02-05 2009-08-12 台湾积体电路制造股份有限公司 焊垫结构
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法
CN102244058A (zh) * 2010-05-13 2011-11-16 群丰科技股份有限公司 四方扁平无导脚的半导体封装件及制法及该制造用金属板
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
CN102915995A (zh) * 2012-11-02 2013-02-06 日月光半导体制造股份有限公司 半导体封装件、基板及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719588A (zh) * 2004-07-06 2006-01-11 三星电机株式会社 Bga封装及其制造方法
CN101106121A (zh) * 2006-07-14 2008-01-16 恩益禧电子股份有限公司 布线基板、半导体器件及其制造方法
CN101335217A (zh) * 2007-06-29 2008-12-31 矽品精密工业股份有限公司 半导体封装件及其制法
CN101504935A (zh) * 2008-02-05 2009-08-12 台湾积体电路制造股份有限公司 焊垫结构
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
CN102044515A (zh) * 2009-10-14 2011-05-04 日月光半导体制造股份有限公司 封装载板、封装结构以及封装载板工艺
CN102157476A (zh) * 2010-03-04 2011-08-17 日月光半导体制造股份有限公司 具有单侧基板设计的半导体封装及其制造方法
CN102244058A (zh) * 2010-05-13 2011-11-16 群丰科技股份有限公司 四方扁平无导脚的半导体封装件及制法及该制造用金属板
CN102915995A (zh) * 2012-11-02 2013-02-06 日月光半导体制造股份有限公司 半导体封装件、基板及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017215651A1 (zh) * 2016-06-16 2017-12-21 宁波舜宇光电信息有限公司 感光组件和摄像模组及其制造方法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
US10522438B2 (en) 2016-11-01 2019-12-31 Industrial Technology Research Institute Package structure having under ball release layer and manufacturing method thereof
US10573587B2 (en) 2016-11-01 2020-02-25 Industrial Technology Research Institute Package structure and manufacturing method thereof
WO2020103214A1 (zh) * 2018-11-20 2020-05-28 中芯集成电路（宁波）有限公司上海分公司 摄像组件及其封装方法、镜头模组、电子设备
JP2021511654A (ja) * 2018-11-20 2021-05-06 中芯集成電路（寧波）有限公司上海分公司Ｎｉｎｇｂｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｒｐｏｒａｔｉｏｎ（Ｓｈａｎｇｈａｉ Ｂｒａｎｃｈ） 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
JP6993726B2 (ja) 2018-11-20 2022-01-14 中芯集成電路（寧波）有限公司上海分公司 撮像アセンブリ及びそのパッケージング方法、レンズモジュール、電子機器
CN113113306A (zh) * 2021-04-08 2021-07-13 绍兴同芯成集成电路有限公司 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺
CN113113306B (zh) * 2021-04-08 2024-05-28 绍兴同芯成集成电路有限公司 一种利用耐高温托盘进行化合物半导体晶圆高温回火工艺

Also Published As

Publication number Publication date
CN104465575B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN102157476B (zh) 具有单侧基板设计的半导体封装及其制造方法
CN103871998B (zh) 单层无芯基板
CN103367300A (zh) 引线框、半导体装置以及引线框的制造方法
CN104465575A (zh) 半导体封装及其制造方法
CN205609512U (zh) 半导体封装体
CN105489565B (zh) 嵌埋元件的封装结构及其制法
KR20230038559A (ko) 패키지 기판 제작 방법
CN101567355B (zh) 半导体封装基板及其制法
CN103681565A (zh) 具有柱体的半导体封装基板及其相关方法
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
JP5665020B2 (ja) 配線用電子部品の製造方法
CN109003959B (zh) 一种焊线预成型的高导热封装结构及其制造方法
JP2010118633A (ja) 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
US7880093B2 (en) 3-dimensional substrate for embodying multi-packages and method of fabricating the same
KR101382843B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN104821371A (zh) 一种led集成封装基板的制作方法
CN106298692B (zh) 芯片封装结构的制作方法
CN103745933B (zh) 封装结构的形成方法
CN104425431B (zh) 基板结构、封装结构及其制造方法
CN115148695A (zh) 一种预包封基板及其制作方法
CN102931165B (zh) 封装基板的制造方法
JP4675096B2 (ja) 三次元成形回路部品の製造方法およびこれにより製造された三次元成形回路部品
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant