CN102915995A - 半导体封装件、基板及其制造方法 - Google Patents

半导体封装件、基板及其制造方法 Download PDF

Info

Publication number
CN102915995A
CN102915995A CN2012104331451A CN201210433145A CN102915995A CN 102915995 A CN102915995 A CN 102915995A CN 2012104331451 A CN2012104331451 A CN 2012104331451A CN 201210433145 A CN201210433145 A CN 201210433145A CN 102915995 A CN102915995 A CN 102915995A
Authority
CN
China
Prior art keywords
connection pad
insulating barrier
welding resisting
resisting layer
signal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104331451A
Other languages
English (en)
Other versions
CN102915995B (zh
Inventor
陈嘉成
苏洹漳
谢佳雄
陈姿慧
李明锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210433145.1A priority Critical patent/CN102915995B/zh
Publication of CN102915995A publication Critical patent/CN102915995A/zh
Application granted granted Critical
Publication of CN102915995B publication Critical patent/CN102915995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体封装件、基板及其制造方法。半导体封装件包括一基板、一芯片、一封装体和数个焊球。基板包括一绝缘层、数个接垫、一防焊层、数个第一信号导线及数个第二信号导线。绝缘层具有相对的数个顶部侧及底部侧。各个接垫具有一第一侧表面且设置于绝缘层的底部侧。防焊层具有一第二侧表面且设置于绝缘层的底部侧。第一侧表面连接于第二侧表面。除了各个第一信号导线的一表面被暴露于绝缘层的底部侧以外，各个第一信号导线嵌入于绝缘层内，且连接于对应的此些接垫的其中之一。

Description

半导体封装件、基板及其制造方法
技术领域
本发明是有关于一种半导体封装件、基板及其制造方法。
背景技术
半导体封装件技术在电子产业中扮演一个重要的角色。轻巧、坚固和高效能已经成为消费型电子和通讯产品的基本要求，半导体封装件必须提供较佳的电子性能，小体积和多数量的输入/输出端点。
使用于半导体封装件的基板通常具有多重金属层，多重金属层可以电性连接于所使用的信号导线及/或贯孔。当封装件的尺寸缩小，用以连接多重金属层的信号导线及贯孔可以变得更小且更接近，而增加成本及组装线路封装工艺的复杂性。因此必须发展出经由不复杂的工艺及适用以大量生产以制造具有较薄外形的基板，以有一高生产量的产出。并且必须发展出对应组装件所包含基板及基板与对应封装件的制造方法。
发明内容
根据本发明的一实施例，提供一半导体封装件。半导体封装件包括一基板、一芯片、一封装体及数个焊球。基板包含一绝缘层、数个接垫、一防焊层、数个第一信号导线及数个第二信号导线。绝缘层具有相对的顶部侧及底部侧。各个接垫具有一第一侧表面且设置于绝缘层的底部侧。防焊层具有一第二侧表面且设置于绝缘层的底部侧。第一侧表面连接第二侧表面。除了第一信号导线的表面外，各个第一信号导线嵌入于绝缘层中，并自绝缘层的底部侧暴露，且连接于对应此些接垫的其中之一。各个第二信号导线设置于绝缘层的顶部侧且连结于对应第一信号导线的其中之一。芯片设置于基板上且电性连接于基板。封装体包覆芯片。各个焊球设置于此些接垫的其中之一。
根据本发明的另一实施例，提供一基板。基板包括一绝缘层、数个接垫、防焊层、数个第一信号导线及数个第二信号导线。绝缘层具有相对的顶部侧和底部侧。各个接垫具有一第一侧表面且设置于绝缘层的底部侧。防焊层具有一第二侧表面且设置于绝缘层的底部侧。第一侧表面连接第二侧表面。除了第一信号导线的表面外，各个第一信号导线嵌入于绝缘层中，并自绝缘层的底部侧暴露，且连接于对应此些垫的其中之一。各个第二信号导线设置于绝缘层的顶部侧且连结于对应第一信号导线的其中之一。
根据本发明的另一实施例，提供一半导体封装件的制造方法。制造方法包括下列所述的步骤。提供一载体。设置数个接垫及一防焊层于载体之上。设置绝缘层以覆盖接垫和防焊层。移除载体。设置芯片于绝缘层之上。形成数个焊球于接垫上。
附图说明
图1绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图2绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图3A～3K绘示图1的半导体封装件的制造方法流程图。
图4绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图5绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图6A～6K绘示图4的半导体封装件的制造方法流程图。
图7绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图8绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图9绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图10绘示根据本发明一实施例的一半导体封装件的部分剖面图。
图11A～11M绘示图7的半导体封装件的制造方法流程图。
所有附图及详细描述中，共同的元件以相同的参考符号标示。下述的详细说明及结合伴随的附图下，将使本发明更加清楚。
主要元件符号说明：
100、200、400、500、700、800、900、1000：半导体封装件
110、210、410、510、710、810、1010：基板
111、411、711’、716：绝缘层
111a、411a、711a：贯孔
112、412：接垫
112a：接垫的顶部表面
112b：接垫的第一底部表面
112c：接垫的第一侧表面
113、119、413、419：防焊层
113a：防焊层的一顶部表面
113b：防焊层的第二底部表面
113c：防焊层的第二侧表面
114、414、416、716’、718：种子层
115、415：第一信号导线
115a：第一信号导线的一表面
116：导电层
118、418：第二信号导线
118a、418a：接垫部
120、220、420、820、1020：芯片
130、430：封装体
140、440：焊球
150、450：载体
160、460：导电层
170：接合线路
230：导电凸块
470：电路
712：导线
714：导电支柱
H1：接垫的厚度
H3：防焊层的厚度
W1、W2：宽度
具体实施方式
参照图1，其绘示本发明一实施例的半导体封装件100的剖面图。半导体封装件100包括一基板110、一芯片120、一封装体130及数个焊球140(或其他电性连接凸块)。
基板110包括一绝缘层111、数个接垫112(于图1中仅绘示二个接垫112)、一防焊层113、二个线路层(各线路层112包括数个第一信号导线115及数个第二信号导线118)及一防焊层119。绝缘层111也可以是固化片(core)或半固化片(prepreg)。防焊层113、119及绝缘层111可以包括一树脂材料，例如是氟化氢铵(ammonium bifluoride)、ABF(ajinomoto build-up film)、BT(bismaleimide triazine)、聚亚酰胺(polyimide)、液晶高分子聚合物(liquid crystal polymer)、环氧树脂(epoxyresin)或上述的组合物。绝缘层111可以结合玻璃纤维(如：纤维接垫的类型或其他类型的纤维以提供较佳的机械强度)。接垫112及第一信号导线115可以包括金属、金属合金或其他电性连接材料。
防焊层113是以非感光材料形成的一热固化层，例如是ABF(ajinomoto build-upfilm)类材料或去铜箔的覆树脂铜箔(Resin-Coated-Copper，RCC)。除了提供永久保护涂层给第一信号导线115及避免焊锡桥接相邻的接垫112外，防焊层113还具有一适当硬度，藉此允许使用一接续的机械研磨步骤以确保充分地均匀的厚度。特别的是，防焊层113具有介于0.08GPa到25GPa的一杨氏系数。当防焊层113的杨氏系数小于0.08GPa时，因为防焊层113太软以至于难以经由抛光来确保充分地均匀厚度。当防焊层113的杨氏系数大于25GPa时，防焊层113太硬以至于需要昂贵的特殊研磨工具来执行机械研磨(抛光)步骤。
接垫112和防焊层113都被设置于绝缘层111的底部侧。在本实施例中，绝缘层的全部底部侧被防焊层113和接垫112覆盖。接垫112具有一侧表面112c，接垫112的侧表面112c无间隙地连接防焊层113的侧表面。接垫112具有一厚度H1，其实质上等于防焊层113的厚度H3。接垫112的一顶部表面112a和防焊层113的一顶部表面113a实质上位于同一平面。接垫112的底部表面112b和防和层113的底部表面113b实质上位于同一平面。除了第一信号导线115的一表面115a外，各个第一信号导线115嵌入于绝缘层111内。第一信号导线115的一表面115a自绝缘层111底部设置。第一信号导线115的一表面115a被防焊层113和接垫112覆盖。各个第一信号导线115连接于对应的此些接垫的其中之一。在一实施例中，第一信号导线115具有一宽度W1，其小于对应接垫112的一宽度W2。
各个第二信号导线118设置于绝缘层111的顶部侧及连接于对应此些第一信号导线115的其中之一。各个第二信号导线118具有一接垫部118a，接垫部118a暴露于防焊层119用以连接至芯片120，例如是用以接合于接合线路170。在一实施例中，暴露的接垫部118a可以被表面处理层覆盖(未绘示)。
经由接合线路170，芯片120电性连接于基板110(仅绘示于图1)。芯片120可以是一集成电路加工在半导体材料上。举例来说，芯片120可以是一影像感测芯片、一处理器或一储存存储器。
封装体130实质上覆盖或封装芯片120、接合线路170及第二信号导线118的暴露的接垫部118a，以提供机械稳定度和抗氧化、潮湿及其他环境情况。封装体130可以包括一塑模材料，例如是一丙酮基树脂(Novolac-based)、一环氧基树脂(epoxy-based resin)一硅基树脂(silicone-based resin)或其他合适的封装材料。合适的填充物也可以包括例如是氧化硅粉(powdered SiO2)。
各个焊球140相邻于对应此些接垫112的其中之一。焊球140用外部以电性连接至半导体封装件100，例如是电性连接至另一半导体封装件或其他于电路板上的元件。
图2绘示根据本发明一实施例的一半导体封装件200的部分剖面图。除了芯片220是覆晶接合于基板210上以外，半导体封装件200类似于图1中所描述的半导体封装件100。暴露的接垫部118a设置于芯片220下方，而不是芯片120的外部。特别是，芯片220可以经过一融合导电凸块230(可以由导电材料制成，如：焊料)电性连接于基板120的接垫部118a。
图3A～3K绘示图1的半导体封装件的制造方法的流程图。为了便于说明，下述制造的实施方式请参照图1的半导体封装件100。然而，应理解的是，此制造方式可以采用类似方式实施，以形成其他的半导体封装件，其他的半导体封装件可以具有和半导体封装件100不同的内在结构(如图2所绘示的半导体封装件200)。也应理解的是，制造的实施方式可以被完成以制成包含连接半导体封装件阵列的一基板片，各基板片可对应于一封装体(如图1和图2中所绘示)。
参照图3A，提供一载体150。一导电层160设置于载体150上。导电层160可以由一金属、一金属合金、内部分散有金属或金属合金的一介质或其他合适的电性传导材料所构成。举例来说，导电层160可以包括一金属薄片由铜或一含铜合金所构成。在一实施例中，导电层160可以经由一释放层(未绘示)附接于载体150。释放层允许接续地制造实施方法被完成。导电层160可以具有范围介于从大约2微米(μm)到大约20微米的一厚度，例如是从大约3微米(μm)到大约5微米、从大约3微米(μm)到大约10微米、从大约10微米(μm)到大约20微米和从大约15微米(μm)到大约20微米。
参照图3B，接垫112形成在导电层160预定的位置上。在一实施例中，接垫112可以经由一相加工艺、一半相加工艺或一消去工艺所形成。接垫112可以由一金属、一金属合金、内部分散有金属或金属合金的一介质或其他合适的电性传导材料所构成。举例来说，接垫112可以包括一层或多层的铜或铜合金。
在图3C中，防焊层113形成在导电层160上且位于相邻接垫112之间隙中。特别的是，可以经由在导电层160上涂布一热固化及非感光材料或制成一薄膜状的热固化和感光材料来形成防焊层113及接垫112，固化介质材料及移除部分固化介质材料经由机器研磨(polis)或其他方法来暴露接垫112，例如是磨光(grill)或抛光。当采用覆树脂铜箔(Resin-Coated-Copper，RCC)来形成防焊层113时，在堆迭覆树脂铜箔之后去除防焊层113的铜层，然后移除部分树脂以暴露接垫112。也可以使用机械研磨以确保防焊层113和接垫112的充分均匀的厚度及确保接垫112的暴露表面与防焊层113的暴露表面实质上对齐地。
种子层114形成于防焊层113接垫112上。种子层114可以经由无电电镀或溅射来形成。在一实施例中，防焊层113更可以通过粗糙化表面处理(如：化学蚀刻)以帮助种子层114附着于防焊层113。
因为防焊层113位于接垫112之间隙中，而介于接垫的第一侧表面112C与第二侧表面113c间并无空隙。再者，因为接垫112及防焊层113皆设置于导电层160与种子层114间，接垫112的厚度H1与防焊层113的厚度H3实质上相同。接垫112的顶部表面112a及防焊层113的顶部表面113c是共平面的，如同接垫112的第一底部表面112b和防焊层113的第二底部表面113b是共平面的一样。因此，接垫112和防焊层113形成单一的相连层，无任何孔隙而具有共平面的上表面和下表面。
在图3D中，第一信号导线115经由一半相加工艺形成于防焊层113及接垫112上。特别地是，一介质材料、一光阻或其他适合的材料的一暂时性遮罩邻近设置于种子层114(绘示于图3C中)，接着暂时性遮罩在对应于第一信号导线115的部分形成一开口图案。种子层114被用以做为一电镀层，其提供一电流路径以于开口中电镀形成第一信号导线115。接着，移除电镀后的暂时性遮罩并移除未被第一信号导线115覆盖的部份种子层114，例如是经由快速蚀刻。
如图3E所绘示，形成绝缘层111以覆盖第一信号导线115、部份的接垫112和部份的防焊层113。再者，形成导电层116于绝缘层111上。导电层116的材料可以类似于导电层160所形成的材料，例如是一铜层。在一些实施例中，绝缘层111及导电层116可以在一共同处理程序中同时地堆迭。
在图3F中，贯孔111a形成于导电层116及于绝缘层111中，以暴露第一信号导线115，例如是经由等离子体蚀刻、化学蚀刻、机械钻孔、激光钻孔或上述方法的组合。
在图3G中，第二信号导线118经由半相加工艺分别设置于对应的贯孔111a及绝缘层111上(与形成第一信号导线115的方法流程相似)。第二信号导线118包括一孔洞部及接垫或导线部。孔洞部设置于贯孔111a内。接垫或导线部设置于绝缘层111的上表面的上。第二信号导线118电性连接于第一信号导线115。
在图3H中，除了第二信号导线118的接垫部118a外，防焊层119设置于第二信号导线118上。接着，表面处理层(未绘示)可以选择性地设置于暴露的接垫部118a上。表面处理层可以由锡、镍和金，或含有锡的合金、或含有镍及金的合金中至少一种所形成。
在图3I中，移除载体150(绘示于图3H中)以暴露导电层160。如先前所叙并参照图3A，导电层160可以具有大约15微米(μm)到大约20微米范围的原始厚度。导电层160可以进一步采用化学蚀刻以使其具有从大约3微米(μm)到10微米范围的一减少厚度，例如是从大约3微米到大约8微米。蚀刻导电层160的理由是因为从大约3微米到大约8微米范围的厚度可以有效地减少基板110翘曲及增加制造用于基板的封装体的良率。导电层160的厚度大于或小于此范围时，可能会导致基板110的翘曲。
在图3J中，芯片120设置于绝缘层111的上且通过接合线路170电性连接于暴露的接垫部118a。芯片120可以经由一黏晶层(未绘示)贴接于基板110。接着，封装体130封装芯片120、接合线路170及基板110。
在图3K中，移除导电层160(绘示于图3J中)，例如是经由化学蚀刻及/或快速蚀刻，以暴露防焊层113及接垫112。接垫112可以经由导电层160以避免暴露于外在环境。在贴附及封装芯片120之后移除导电层160可以延长所需的保护期间。移除导电层160后，焊球140分别设置于接垫112上。由于防焊层113已提供于基板110的底部侧，以做为第一信号导线115的一永久保护涂层，而不需再形成任何额外的防焊层于基板110的底部侧。
图4绘示根据本发明一实施例的一半导体封装件400的部分剖面图。半导体封装件400于许多方面相似于图1中所绘示的半导体封装件100，所以在此仅讨论半导体封装件400的差异之处，其他相同部分将不再赘述。半导体封装件400包括一基板410、数个接垫412(相似于接垫112)、一防焊层413(相似于防焊层113)、数个第一信号导线415(相似于第一信号导线115)、数个第二信号导线418(相似于第二信号导线118)及一防焊层419(相似于防焊层119)。基板410包括一绝缘层411(相似于绝缘层111)。至少部份的第二信号导线418直接连接至对应的接垫412。直接连接第二信号导线418及对应的接垫412仅需要一个对准步骤，例如是连接孔至接垫的对准。因此可以提供较佳的产品产量。相较于图1的半导体封装件100，半导体封装件100需要二个对准步骤，例如是接孔至导线的对准及线路至接垫的对准，以连接第二信号导线118至第一信号导线115，接着再连接至接垫112。
图5绘示根据本发明一实施例的一半导体封装件500的部分剖面图。除了半导体封装件500的芯片220是覆晶接合于基板510，半导体封装件500相似于图4中所描述的半导体封装件400。
图6A～6K绘示图4的半导体封装件400的制造方法流程图。然而，应理解的是，此制造方式可以采用类似方式实施，以形成其他的半导体封装件。其他的半导体封装件可以具有与半导体封装件400不同的内在结构，例如是图5所绘示的半导体封装件500。也应理解的是，制造的实施方式可以一基板片来完成，各基板片包括相连接的半导体封装件阵列，且各个半导体封装件对应于图4与图5所绘示的封装件。
在图6A中，提供一载体450及一导电层460。在图6B中，形成数个接垫412。在图6C中，形成防焊层413及种子层414。在图6D中，形成至少一第一信号导线415。在图6E中，形成一绝缘层411及另一种子层416。在图6F中，形成至少一贯孔411a于绝缘层411内。在图6G中，形成至少一第二信号导线418。在图6H中，形成一防焊层419。在图6I中，移除载体450(绘示于图6H中)。在图6J中，设置芯片420在基板410上及通过一线路470连接第二信号导线418的一接垫部418a。之后，封装体430包覆芯片420及基板410。在图6K中，移除导电层460(绘示于图6J中)且形成一焊球440在接垫412上，藉此获得图4的半导体封装件400。
图7绘示根据本发明一实施例的一半导体封装件700的部分剖面图。除了半导体封装件700以三层电路层取代二层电路层外，半导体封装件700相似于图1中所绘示的半导体封装件100。特别的是，附加的线路层包括数个信号导线712，附加的线路层提供附加的弹性路径及数个导电支柱714用以连接第一信号导线115至对应的接垫112。
图8绘示根据本发明一实施例的一半导体封装件800的部分剖面图。除了半导体封装件800的芯片820覆晶接合于基板810，半导体封装件800相似于图7中所绘示的半导体封装件700。
图9绘示根据本发明一实施例的一半导体封装件900的部分剖面图。除了半导体封装件900以四层线路层取代三层线路层外，半导体封装件900相似于第图中所绘示的半导体封装件700。
图10绘示根据本发明一实施例的一半导体封装件1000的部分剖面图。除了半导体封装件1000的芯片1020覆晶接合于基板1010，半导体封装件1000相似于图9中所绘示的半导体封装件900。
图11A～11M绘示图7的半导体封装件的制造方法流程图。为便于说明，下述制造的实施方式请参照图7的半导体封装件700。然而，应理解的是，此制造方式可以用类似方式实施，以形成其他的半导体封装件。其他的半导体封装件可以具有和半导体封装件700不同的内在结构，例如是半导体封装件800、900及1000。也应理解的是，制造的实施方式可以采用一基板片来完成。各基板片包括相连接的半导体封装件阵列，各半导体封装件对应于图7和图10中所绘示的封装件。
在图11A中，提供一载体150及一导电层160。在图11B中，形成数个接垫412。在图11C中，形成防焊层413及种子层414。
在图11D中，形成数个导线712于防焊层113上，且经由例如半相加工艺形成一传导支柱714于对应的接垫112。
在图11E中，形成一绝缘层716和另一种子层718。特别地是，绝缘层716可以被堆迭于导线712及传导支柱714，以使导线712及传导支助714嵌入于绝缘层716中。接着经由布线、研磨或其他材料移除技术来移除绝缘层716的上面暴露部分，使得传导支柱714的暴露表面实质上对齐于绝缘层716的暴露表面。
在图11F中，设置数个导线115。在图11G中，设置另一绝缘层711’及另一种子层716’。在图11H中，设置至少一贯孔711a于绝缘层711’。在图11I中，设置另一导线118及一接垫部118a。在图11J中，设置一防焊层119。在图11K中，移除载体150(绘示于图11J)。在图11L，芯片120设置于基板710上，且通过一线路170连接于接垫部118a。之后，封装体130包覆芯片120及基板710。在图11M中，移除导电层160(绘示于图11L中)，且形成一焊球140于接垫112上，藉此获得半导体封装件700。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (10)

1.一种基板，包括：
一绝缘层，具有一上表面及一下表面；
数个接垫，相邻于该绝缘层的该下表面，各该接垫具有另一上表面及另一下表面；
一防焊层，相邻于该绝缘层的该下表面且具有另一上表面及另一下表面，其中所述接垫及该防焊层的所述上表面实质上为共平面，且所述接垫及该防焊层的所述下表面实质上为共平面；
数个第一信号导线，嵌入于该绝缘层内，其中部份的该第一信号导线暴露于该绝缘层的该下表面，所述第一信号导线的至少其中之一电性连接于所述接垫的至少其中之一；以及
数个第二信号导线，设置于该绝缘层的该上表面，且电性连接于所述第一信号导线，
其中该防焊层为非感光材料所形成的一热固化层。
2.如权利要求1所述的半导体封装件，其中各该接垫的宽度大于各该第一信号导线的宽度。
3.如权利要求1所述的半导体封装件，其中该接垫的厚度实质上等于该防焊层的厚度。
4.如权利要求1所述的半导体封装件，其中各该接垫具有一第一顶部表面，该防焊层具有一第二顶部表面，且该第一顶部表面及该第二顶部表面实质上位于相同平面上。
5.如权利要求1所述的半导体封装件，其中各该接垫具有一第一底部表面，该防焊层具有一第二底部表面，该第一底部表面及该第二底部表面实质上位于相同平面上。
6.如权利要求1所述的半导体封装件，其中所述第一信号导线的表面被该防焊层及所述接垫覆盖。
7.如权利要求1所述的半导体封装件，其中该绝缘层的全部的底部侧被该防焊层及所述接垫覆盖。
8.一种基板，包括：
一绝缘层，具有一上表面及一下表面；
数个接垫，各该接垫具有一侧表面，且相邻于该绝缘层的该下表面；
一防焊层，具有另一侧表面，且相邻于该绝缘层的该下表面，其中该接垫的该侧表面对准且接触于该防焊层的该侧表面；
数个第一信号导线，嵌入于该绝缘层中，其中部份的所述第一信号导线暴露于该绝缘层的底部侧；以及
数个第二信号导线，设置于该绝缘层的该上表面且电性连接于所述第一信号导线。
9.如权利要求8所述的基板，其中所述第一信号导线的该表面被该防焊层及所述接垫覆盖。
10.一种基板的制造方法，包括：
提供一载板；
形成一导电层于该载板上；
形成数个接垫于该导电层上；
形成一可热固化且非感光介电材料于该导电层及所述接垫上；
固化该可热固化且非感光介电材料；
移除已固化的该介电材料，以暴露所述接垫，藉此形成一防焊层于该导电层上且位于相邻的接垫间之间隙中；
形成数个第一信号导线于该防焊层及所述接垫上，其中各该第一信号导线连接于对应的所述接垫的其中之一；
形成一绝缘层于该第一信号导线、所述接垫及该防焊层上；以及
形成数个第二信号导线于该绝缘层上，其中各该第二信号导线连接至对应的所述第一信号导线的其中之一。
CN201210433145.1A 2012-11-02 2012-11-02 半导体封装件、基板及其制造方法 Active CN102915995B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210433145.1A CN102915995B (zh) 2012-11-02 2012-11-02 半导体封装件、基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210433145.1A CN102915995B (zh) 2012-11-02 2012-11-02 半导体封装件、基板及其制造方法

Publications (2)

Publication Number Publication Date
CN102915995A true CN102915995A (zh) 2013-02-06
CN102915995B CN102915995B (zh) 2015-12-16

Family

ID=47614306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210433145.1A Active CN102915995B (zh) 2012-11-02 2012-11-02 半导体封装件、基板及其制造方法

Country Status (1)

Country Link
CN (1) CN102915995B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104465575A (zh) * 2013-09-17 2015-03-25 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN105140198A (zh) * 2014-05-29 2015-12-09 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
TWI514491B (zh) * 2013-06-13 2015-12-21 Advanced Semiconductor Eng 半導體基板及其製造方法
CN106571355A (zh) * 2015-10-12 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN107527875A (zh) * 2016-06-16 2017-12-29 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
US12033426B2 (en) 2021-09-21 2024-07-09 Next Biometrics Group Asa Thermally conductive and protective coating for electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
CN1560911A (zh) * 2004-02-23 2005-01-05 威盛电子股份有限公司 电路载板的制造方法
CN101547572A (zh) * 2008-03-24 2009-09-30 富士通株式会社 多层线路板、多层线路板单元和电子器件
US20120153493A1 (en) * 2010-12-17 2012-06-21 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
CN1560911A (zh) * 2004-02-23 2005-01-05 威盛电子股份有限公司 电路载板的制造方法
CN101547572A (zh) * 2008-03-24 2009-09-30 富士通株式会社 多层线路板、多层线路板单元和电子器件
US20120153493A1 (en) * 2010-12-17 2012-06-21 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103258806A (zh) * 2013-05-08 2013-08-21 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN103258806B (zh) * 2013-05-08 2016-01-27 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
TWI514491B (zh) * 2013-06-13 2015-12-21 Advanced Semiconductor Eng 半導體基板及其製造方法
CN104465575A (zh) * 2013-09-17 2015-03-25 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN104465575B (zh) * 2013-09-17 2019-04-12 日月光半导体制造股份有限公司 半导体封装及其制造方法
CN105140198A (zh) * 2014-05-29 2015-12-09 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN105140198B (zh) * 2014-05-29 2017-11-28 日月光半导体制造股份有限公司 半导体衬底、半导体封装结构及其制造方法
CN106571355A (zh) * 2015-10-12 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN106571355B (zh) * 2015-10-12 2019-03-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN107527875A (zh) * 2016-06-16 2017-12-29 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
CN107527875B (zh) * 2016-06-16 2020-06-30 日月光半导体制造股份有限公司 半导体封装结构及制造其之方法
US12033426B2 (en) 2021-09-21 2024-07-09 Next Biometrics Group Asa Thermally conductive and protective coating for electronic device

Also Published As

Publication number Publication date
CN102915995B (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
US10212818B2 (en) Methods and apparatus for a substrate core layer
TWI651828B (zh) 晶片封裝結構及其製造方法
US9226382B2 (en) Printed wiring board
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US8945994B2 (en) Single layer coreless substrate
CN102915995B (zh) 半导体封装件、基板及其制造方法
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP2008251912A (ja) 半導体装置及びその製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
TW201349397A (zh) 半導體封裝結構之多層基板
CN101364586B (zh) 封装基板结构
TWI533424B (zh) 封裝載板
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR101167429B1 (ko) 반도체 패키지의 제조방법
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN109427725A (zh) 中介基板及其制法
WO2016199437A1 (ja) 半導体装置
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
KR102117481B1 (ko) 인쇄회로기판 및 그 제조방법
KR101262587B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR101262561B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
TW202123349A (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant