CN109427725A - 中介基板及其制法 - Google Patents

中介基板及其制法 Download PDF

Info

Publication number
CN109427725A
CN109427725A CN201710790854.8A CN201710790854A CN109427725A CN 109427725 A CN109427725 A CN 109427725A CN 201710790854 A CN201710790854 A CN 201710790854A CN 109427725 A CN109427725 A CN 109427725A
Authority
CN
China
Prior art keywords
layer
insulating
intermediary substrate
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710790854.8A
Other languages
English (en)
Other versions
CN109427725B (zh
Inventor
许诗滨
许哲玮
张景捷
曾昭崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Phoenix Pioneer Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201710790854.8A priority Critical patent/CN109427725B/zh
Publication of CN109427725A publication Critical patent/CN109427725A/zh
Application granted granted Critical
Publication of CN109427725B publication Critical patent/CN109427725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种中介基板及其制法，通过于一基板本体上形成包含有含磷化合物的绝缘保护层，以当该中介基板的厚度极薄时，包含有含磷化合物的绝缘保护层能提供该中介基板所需的韧性，因而当该中介基板发生应力收缩或结构不对称时，不会产生翘曲状况。

Description

中介基板及其制法
技术领域
本发明有关一种中介基板，尤指一种封装工艺用的中介基板及其制法。
背景技术
早期封装堆叠结构是将记忆体封装件(俗称记忆体IC)通过多个焊球堆叠于逻辑封装件(俗称逻辑IC)上，且随着电子产品更趋于轻薄短小及功能不断提升的需求，记忆体封装件的布线密度愈来愈高，以纳米尺寸作单位，因而其接点之间的间距更小；然，逻辑封装件的间距以微米尺寸作单位，而无法有效缩小至对应记忆体封装件的间距，导致虽有高线路密度的记忆体封装件，却未有可配合的逻辑封装件，以致于无法有效生产电子产品。
为了克服上述问题，遂于记忆体封装件与逻辑封装件之间增设一中介基板(interposer substrate)，如，该中介基板的底端电性结合间距较大的具逻辑晶片的逻辑封装件，而该中介基板的上端电性结合间距较小的具记忆体晶片的记忆体封装件。
图1为现有中介基板1的制法的剖视示意图。如图1所示，提供一覆盖有一绝缘保护层11的基板本体10，该基板本体10包含至少一介电层10b及设于该介电层10b上的线路层(图中仅显示最外侧表面上的线路层10a)，该线路层10a具有多个导电线101及多个连结该导电线101的电性接触垫100，且该绝缘保护层11是作为绿漆防焊层并具有多个开孔110，以令该些电性接触垫100的部分顶表面对应外露于该些开孔110。
然而，该绝缘保护层11的材质为绿漆，一般会于其中添加刚性填充物(filler)材料，如氧化铝、碳酸钡类等陶瓷粉末，以提升结构强度，故当该中介基板1的厚度H薄化至一定程度时(如180微米以下)，该中介基板1的韧性较差，因而当该中介基板1发生应力收缩或结构不对称时，容易产生翘曲状况，导致较薄的中介基板1(厚度H小于180微米)难以符合应力变化的需求。
此外，虽有以韧性佳的聚酰亚胺(Polyimide，简称PI)薄膜或其它柔软材质作为该绝缘保护层11的材质，以符合应力变化的需求，但聚酰亚胺(PI)因无黏贴性与刚性而需通过胶带11a将其黏接至该基板本体10的介电层10b上，因而会使该中介基板1的厚度H超过180微米，致使该中介基板1难以符合薄化的需求。
又，也有采用涂布液态防焊材再固化的方式将该绝缘保护层11形成于该基板本体10的介电层10b上，但工艺繁琐，且容易发生涂布不均匀的现象，致使该中介基板1的可靠度不佳。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的缺失，本发明提供一种中介基板及其制法，不会产生翘曲状况。
本发明的中介基板，包括：基板本体，其包含至少一绝缘层及结合该绝缘层的线路部，该线路部包含设于该绝缘层上的线路层、及位于该绝缘层中且连接该线路层的多个导电柱；以及包含有含磷化合物的绝缘保护层，其形成于该基板本体上。
本发明还提供一种中介基板的制法，包括：提供一基板本体，其包含至少一绝缘层及结合该绝缘层的线路部，该线路部包含设于该绝缘层上的线路层、及位于该绝缘层中且连接该线路层的多个导电柱；以及形成绝缘保护层于该基板本体上，且该绝缘保护层包含有含磷化合物。
前述的中介基板及其制法中，形成该绝缘层的材质为铸模化合物或底层涂料。
前述的中介基板及其制法中，该绝缘保护层的热膨胀系数大于该绝缘层的热膨胀系数。
前述的中介基板及其制法中，该含磷化合物中含有10000至30000ppm的磷。
前述的中介基板及其制法中，该基板本体与该绝缘保护层的两者厚度总和小于或等于180微米。
由上可知，本发明中介基板及其制法，主要通过该绝缘保护层包含有含磷化合物，以提升其韧性，使该绝缘保护层可采用具有黏性且结构强度佳的材质作为薄膜主体，而无需使用胶带，故当该中介基板的厚度极薄时，包含有含磷化合物的绝缘保护层能提供该中介基板所需的韧性，因而当该中介基板发生应力收缩或结构不对称时，不会产生翘曲状况。因此，相较于现有技术，本发明的中介基板能同时符合薄化的需求与应力变化的需求。
附图说明
图1为现有封装基板的剖视示意图；
图2A至图2F为本发明的中介基板的制法的第一实施例的剖视示意图；
图2F-1为图2F的另一实施例；
图2G为图2F的后续工艺的剖视示意图；以及
图3A至图3C为本发明的中介基板的制法的第二实施例的剖视示意图。
其中，附图标记说明如下：
1,2,3 中介基板 10,2a,3a 基板本体
10a 线路层 10b 介电层
100,210 电性接触垫 101,211,241 导电线
11,26 绝缘保护层 110,260,261 开孔
20 承载板 20a 金属材
21 第一线路层 21a 上表面
22,32 导电柱 22a 端面
23,33 绝缘层 23a 第一表面
23b 第二表面 24,34 第二线路层
24a 顶表面 24c 侧面
240 植球垫 25 表面处理层
26a 表面 27 电子元件
270 导电凸块 28 封装层
29 导电元件 30 阻层
300 开口区 31 导电层
330 盲孔 11a 胶带
H,h,t 厚度。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的无核心层式(coreless)中介基板2的制法的第一实施例的剖视示意图。于本实施例中，该中介基板2为晶片尺寸覆晶封装(flip-chip chip scalepackage，简称FCCSP)用的载板。
如图2A所示，提供一承载板20。于本实施例中，该承载板20为基材，例如铜箔基板，但无特别限制，本实施例以铜箔基板作说明，其两侧具有含铜的金属材20a。
如图2B所示，通过图案化工艺，以形成一第一线路层21于该承载板20上。
于本实施例中，该第一线路层21包含多个电性接触垫210与多个导电线211。
如图2C所示，通过图案化工艺，以电镀形成多个导电柱22于该第一线路层21的电性连接垫210上。
于本实施例中，该些导电柱22接触且电性连接该第一线路层21的电性连接垫210。
如图2D所示，形成一绝缘层23于该承载板20上，该绝缘层23具有相对的第一表面23a与第二表面23b，且该绝缘层23通过其第一表面23a结合至该承载板20上，而该导电柱22外露于该绝缘层23的第二表面23b，其中，该导电柱22的端面22a齐平该绝缘层23的第二表面23b。
于本实施例中，该绝缘层23以铸模方式、涂布方式或压合方式形成于该承载板20上，且形成该绝缘层23的材质为介电材料，该介电材料可为环氧树脂(Epoxy)，且该环氧树脂更包含铸模化合物(Molding Compound)或底层涂料(Primer)，如环氧模压树脂(EpoxyMolding Compound，简称EMC)，其中，该环氧模压树脂含有充填物(filler)，且该充填物含量为70至90wt％。
如图2E所示，形成一第二线路层24于该绝缘层23的第二表面23b与该些导电柱22上，使该第一线路层21、导电柱22与该第二线路层24作为线路部，以令该绝缘层23与该线路部构成基板本体2a。接着，形成一绝缘保护层26于该基板本体的绝缘层23的第二表面23b上，且外露该基板本体2a的部分第二线路层24。
于本实施例中，该第二线路层24包含多个供结合焊球(图略)的植球垫240与多个连接该植球垫240的导电线241，且该植球垫240外露于该绝缘保护层26，其中，该第二线路层24的植球垫240的顶表面24a低于该绝缘保护层26的表面26a，例如，该绝缘保护层26形成有多个对应该植球垫240的开孔260，以令各该植球垫240对应外露于该开孔260中，但本实施例不以此为限。于其它实施例中，如图2F-1所示，该第二线路层24的植球垫240的顶表面24a与侧面24c全部外露于该绝缘保护层26的开孔261中。
此外，该绝缘保护层26为一覆盖膜(cover layer)，其厚度t约25微米(μm)，且材质为聚酰亚胺(Polyimide，简称PI)或环氧树脂，并于该聚酰亚胺(或该环氧树脂)中添加氢氧化铝(Al(OH)3)及含磷化合物，以形成韧性佳的绝缘保护层26或软性绝缘保护层26，且该含磷化合物中含有10000至30000ppm的磷。
如图2F所示，移除全部该承载板20，使该第一线路层21的上表面21a外露于该绝缘层23的第一表面23a，且该第一线路层21的上表面21a低于该绝缘层23的第一表面23a。
于本实施例中，是以蚀刻方式移除该金属材20a，故会略蚀刻该第一线路层21的上表面21a，使该第一线路层21的上表面21a为微凹于该绝缘层23的第一表面23a。
此外，可依需求形成表面处理层25于该第一线路层21的上表面21a(或该第二线路层24的外露表面)上，且该表面处理层25的表面可高于、低于或齐平该绝缘层23的第一表面23a(或该绝缘保护层26的表面)。例如，形成该表面处理层25的材质可为铜面保护剂、OSP、电镀镍钯金、化镍钯金、电镀镍金、镀锡、镀银或上述组合等的其中一者。
本发明的制法通过该绝缘保护层26包含有氢氧化铝及含磷化合物，以提升其韧性，使该绝缘保护层26可采用具有黏性且结构强度佳的材质作为薄膜主体，而无需使用胶带，故当该中介基板2的厚度h极薄(例如，厚度h小于180微米)时，包含有含磷化合物的该绝缘保护层26能提供该中介基板2所需的韧性，因而当该中介基板2发生应力收缩或结构不对称时，不会产生翘曲状况。因此，相较于现有技术，本发明的中介基板2能同时符合薄化的需求与应力变化的需求。
此外，由于包含有含磷化合物的该绝缘保护层26的韧性佳，其热膨胀系数(Coefficient of thermal expansion，简称CTE)远大于该绝缘层23的CTE，故藉由调整该绝缘保护层26的CTE能改善该中介基板2的翘曲程度。
又，于后续工艺中，如图2G所示，可于该基板本体2a的第一线路层21的电性接触垫210上设置电子元件27，再以封装层28包覆该电子元件27。或者，于该基板本体2a的第二线路层24上接置如焊球的导电元件29，俾供外接一如电路板、封装件、晶片或封装基板的电子装置。
所述的电子元件27为主动元件、被动元件或其二者组合，其中，该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件27通过多个如焊锡材料的导电凸块270以覆晶方式设于该第一线路层21上并电性连接该第一线路层21；或者，该电子元件27可通过多个焊线(图略)以打线方式电性连接该第一线路层21；抑或，该电子元件27可直接接触该第一线路层21。然而，有关该电子元件27电性连接该第一线路层21的方式不限于上述。
所述的封装层28可为压合工艺用的薄膜、模压工艺用的封装胶体或印刷工艺用的胶材等，且形成该封装层28的材质为聚酰亚胺(PI)、干膜(dry film)、环氧树脂(epoxy)或封装材。然而，有关该封装层28的材质或形成方式并不限于上述。
图3A至图3C为本发明的中介基板3的制法的第二实施例的剖视示意图。本实施例与第一实施例的差异在于该基板本体2a的制程，其它制程大致相同，故以下仅说明相异处，而不再赘述相同处，特此述明。
如图3A所示，于图2B的工艺后，形成一绝缘层33于该承载板(图略)与该第一线路层21上，且该绝缘层33形成有多个外露部分该第一线路层21的盲孔330。
于本实施例中，形成该绝缘层33的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。
如图3B所示，于该绝缘层33上与该盲孔330中形成一导电层31，再于该导电层31上形成一阻层30，且该阻层30形成有多个开口区300，以令该盲孔330中的导电层31及该盲孔330周围绝缘层33上的部分导电层31外露于该些开口区300。接着，于该开口区300中通过该导电层31电镀形成第二线路层34与导电柱32，使该第二线路层34与该导电柱32为一体成形，且该导电柱32形成于该盲孔330中以电性连接该第一线路层31。
如图3C所示，移除该阻层30及其下的导电层31，以形成基板本体3a，再于该基板本体3a的绝缘层33与第二线路层34上形成该绝缘保护层26，且该绝缘保护层26具有多个开孔260，以令部分该第二线路层34对应外露于该些开孔260。
应可理解地，于其它实施例中，该基板本体2a,3a的线路部可包含更多层的线路层，并不限于上述实施例中的两层线路层(即该第一线路层21与第二线路层24,34)。
本发明还提供一种中介基板2,3，包括：一基板本体2a,3a、以及形成于该基板本体2a,3a上的绝缘保护层26。
所述的基板本体2a,3a包含至少一绝缘层23,33及结合该绝缘层23,33的线路部。
所述的绝缘保护层26包含有含磷化合物，且该含磷化合物中含有10000至30000ppm的磷。
于一实施例中，形成该绝缘层23,33的材质为介电材，如铸模化合物或底层涂料。
于一实施例中，该线路部包含设于该绝缘层23,33上的第一线路层21与第二线路层24,34。进一步，该线路部还包含位于该绝缘层23,33中且连接该第一线路层21与第二线路层24,34的导电柱22,32。
于一实施例中，该绝缘保护层26的热膨胀系数大于该绝缘层23,33的热膨胀系数。
于一实施例中，该中介基板2,3的厚度h(或该基板本体2a,3a与该绝缘保护层26的两者厚度总和)小于或等于180微米。
综上所述，本发明中介基板及其制法，通过该绝缘保护层包含有含磷化合物，以当该中介基板的厚度极薄时，包含有含磷化合物的绝缘保护层能提供该中介基板所需的韧性，故本发明的中介基板能同时符合薄化的需求与应力变化的需求。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种中介基板，其特征为，该中介基板包括：
基板本体，其包含至少一绝缘层及结合该绝缘层的线路部，该线路部包含设于该绝缘层上的线路层、及位于该绝缘层中且连接该线路层的多个导电柱；以及
包含有含磷化合物的绝缘保护层，其形成于该基板本体上。
2.根据权利要求1所述的中介基板，其特征为，形成该绝缘层的材质为铸模化合物或底层涂料。
3.根据权利要求1所述的中介基板，其特征为，该绝缘保护层的热膨胀系数大于该绝缘层的热膨胀系数。
4.根据权利要求1所述的中介基板，其特征为，该含磷化合物中含有10000至30000ppm的磷。
5.根据权利要求1所述的中介基板，其特征为，该基板本体与该绝缘保护层的两者厚度总和小于或等于180微米。
6.一种中介基板的制法，其特征为，该制法包括：
提供一基板本体，其包含至少一绝缘层及结合该绝缘层的线路部，该线路部包含设于该绝缘层上的线路层、及位于该绝缘层中且连接该线路层的多个导电柱；以及
形成绝缘保护层于该基板本体上，且该绝缘保护层包含有含磷化合物。
7.根据权利要求6所述的中介基板的制法，其特征为，形成该绝缘层的材质为铸模化合物或底层涂料。
8.根据权利要求6所述的中介基板的制法，其特征为，该绝缘保护层的热膨胀系数大于该绝缘层的热膨胀系数。
9.根据权利要求6所述的中介基板的制法，其特征为，该含磷化合物中含有10000至30000ppm的磷。
10.根据权利要求6所述的中介基板的制法，其特征为，该基板本体与该绝缘保护层的两者厚度总和小于或等于180微米。
CN201710790854.8A 2017-09-05 2017-09-05 中介基板及其制法 Active CN109427725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710790854.8A CN109427725B (zh) 2017-09-05 2017-09-05 中介基板及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710790854.8A CN109427725B (zh) 2017-09-05 2017-09-05 中介基板及其制法

Publications (2)

Publication Number Publication Date
CN109427725A true CN109427725A (zh) 2019-03-05
CN109427725B CN109427725B (zh) 2021-04-27

Family

ID=65513990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710790854.8A Active CN109427725B (zh) 2017-09-05 2017-09-05 中介基板及其制法

Country Status (1)

Country Link
CN (1) CN109427725B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883508A (zh) * 2019-05-02 2020-11-03 恒劲科技股份有限公司 覆晶封装基板及其制法
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN105575942A (zh) * 2014-08-29 2016-05-11 恒劲科技股份有限公司 中介基板及其制法
US20170338174A1 (en) * 2016-05-23 2017-11-23 Phoenix Pioneer Technology Co., Ltd. Packaging substrate and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409238A (zh) * 2007-10-11 2009-04-15 全懋精密科技股份有限公司 无核层封装基板的制作方法
CN102822961A (zh) * 2010-03-26 2012-12-12 住友电木株式会社 电路基板、半导体装置、电路基板的制造方法以及半导体装置的制造方法
CN105575942A (zh) * 2014-08-29 2016-05-11 恒劲科技股份有限公司 中介基板及其制法
US20170338174A1 (en) * 2016-05-23 2017-11-23 Phoenix Pioneer Technology Co., Ltd. Packaging substrate and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883508A (zh) * 2019-05-02 2020-11-03 恒劲科技股份有限公司 覆晶封装基板及其制法
CN111883508B (zh) * 2019-05-02 2023-02-28 恒劲科技股份有限公司 覆晶封装基板及其制法
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Also Published As

Publication number Publication date
CN109427725B (zh) 2021-04-27

Similar Documents

Publication Publication Date Title
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP4805901B2 (ja) 半導体パッケージ
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
US10262930B2 (en) Interposer and method for manufacturing interposer
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
CN109427725A (zh) 中介基板及其制法
US20050263482A1 (en) Method of manufacturing circuit device
TWI631684B (zh) 中介基板及其製法
US8461696B2 (en) Substrate for semiconductor package, semiconductor package including the same, and stack package using the semiconductor package
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
TWI435667B (zh) 印刷電路板組件
US20200381400A1 (en) Semiconductor package and semiconductor device including the same
CN111370397A (zh) 半导体封装装置及其制造方法
CN108666255A (zh) 封装堆叠结构及其制法
JP4652428B2 (ja) 半導体装置およびその製造方法
KR20110061040A (ko) 적층 칩 반도체 패키지
CN108807294A (zh) 封装结构及其制法
KR20100124407A (ko) 적층형 반도체 패키지
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
KR20070079656A (ko) 자외선 경화형 코팅층을 갖는 인쇄회로기판 및 그의 제조방법
CN113838829A (zh) 封装载板及其制作方法
JP2011233610A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant