CN115332215A - 一种用于芯片封装的中介层及制作方法 - Google Patents
一种用于芯片封装的中介层及制作方法 Download PDFInfo
- Publication number
- CN115332215A CN115332215A CN202211257955.6A CN202211257955A CN115332215A CN 115332215 A CN115332215 A CN 115332215A CN 202211257955 A CN202211257955 A CN 202211257955A CN 115332215 A CN115332215 A CN 115332215A
- Authority
- CN
- China
- Prior art keywords
- interposer
- coefficient
- thermal expansion
- layer
- stripping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 47
- 239000011368 organic material Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 29
- 239000000945 filler Substances 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 238000007723 die pressing method Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- CFBGXYDUODCMNS-UHFFFAOYSA-N cyclobutene Chemical compound C1CC=C1 CFBGXYDUODCMNS-UHFFFAOYSA-N 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000013618 particulate matter Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000135 prohibitive effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明实施例提供一种用于芯片封装的中介层及制作方法，属于半导体及封装领域。所述中介层的材料包括有机材料，所述中介层包括第一部分和第二部分，所述第一部分位于所述第二部分的周边；所述第一部分的热胀系数小于所述第二部分的热胀系数。该中介层的整体残留的应力低，整体的翘曲率低。
Description
技术领域
本发明涉及半导体及封装领域，具体地涉及一种用于芯片封装的中介层及制作方法。
背景技术
晶圆芯片与印刷电路基板板之间的过渡层称为中介层。由于半导体芯片的设计和制造技术变得越来越复杂，单个大芯片的成本过高，通过中介层的小芯片堆叠可以以较低的成本得到同样的性能，硅中介层被应用于辅助芯片的连接和传输信号，但是硅中介层制作成本高，没有被广泛的应用与小芯片的连接。有机中介层制备工艺成熟，材料和工艺成本低可以满足更多领域的需求和应用。
在有机中介层的制造过程中需要剥离载板，在剥离载板过程中，中介层的会释放残留应力，这导致了载板剥离中介层后，中介层出现凹型翘曲的现象。
现有技术中通常通过调节工艺温度和热处理来改善中介层的翘曲，但是改善效果也较为有限。
发明内容
本发明实施例的目的是提供一种用于芯片封装的中介层及制作方法，该中介层的整体残留的应力低，整体的翘曲率低。
为了实现上述目的，本发明实施例提供了一种用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分和第二部分，所述第一部分位于所述第二部分的周边；所述第一部分的热胀系数小于所述第二部分的热胀系数。
可选的，所述第一部分的热胀系数的范围为10×10-6-30×10-6/度；所述第二部分的热胀系数的范围为16×10-6-50×10-6/度。
可选的，所述中介层中设有金属穿孔，所述金属为铜；所述中介层的穿孔外侧设有填充物，所述填充物为无机氧化物；所述填充物的占比的范围为：0%-75%，所述填充物的占比与所述第一部分远离第二部分的距离呈正比。
可选的，所述穿孔为导电金属柱，用于多芯片的连接；所述穿孔的尺寸为20-100微米。
可选的，所述第二部分为板状体；所述第一部分为矩形框结构，所述矩形框结构位于所述板状体的第一表面的周边；所述矩形框结构的截面面积小于所述第一表面的面积。
可选的，所述矩形框状结构至少包括空心矩形框。
可选的，所述第一部分的厚度为100-200微米，所述第二部分的厚度为100-200微米。
另一方面，本发明提供一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶至载板的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第二部分；S5：在所述第二部分上形成新的种子导电层，并涂光阻；S6：对所述光阻进行光刻，用于形成导通通道；S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；S8：去除光阻并进行刻蚀，用于去除种子导电层的多余部分；S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第一部分，所述第一部分的热胀系数小于于所述第二部分的热胀系数，使用不同热胀系数的模材料多次压模，用于调节第一部分的热胀系数；S10：去除载板，形成中介层。
可选的，该方法还包括：在步骤S9之前，重复操作S6-S7，用于增加所述导电金属柱的高度。
可选的，所述载板的材质为硅或玻璃；所述电镀材料为铜；所述导电金属柱为铜柱。
可选的，所述种子导电层为具有粘合性或导电性的金属；所述介电层的材料为有机光感型材料或低介电系数材料，所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。
可选的，所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
本发明提供了用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分和第二部分，所述第一部分位于所述第二部分的周边；所述第一部分的热胀系数小于所述第二部分的热胀系数。该中介层通过对不同部分设置不同的热胀系数，大大降低了其残留的应力，且所述中介层通过使用有不同的填充材料比例的材料平衡中介层的应力，使得中介层的翘曲降低。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1a-1b是现有的用于芯片封装的中介层的示意图；
图2a-2c是本发明的用于芯片封装的中介层的示意图；
图3是本发明的中介层中穿孔外填充物的分布示意图；
图4是本发明的一种用于芯片封装的中介层的制作方法示意图。
附图标记说明
201-第一部分；
202-第二部分；
203-载板。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图1a-1b是现有的用于芯片封装的中介层的示意图，如图1a-1b所示，现有的制作中介层的过程中，由于中介层为板型结构，其下方与载板203紧密结合，中介层的上表面有较大的张应力，由于制造过程中载板203有比较小的热胀，中介层会有很大的张应力在上表面，所以在剥离载板203过程中，中介层的上表面会较大的张应力会释放，这导致了载板203剥离中介层后，中介层出现凹型翘曲的现象。
发明人通过研究发现，通过改变中介层的具体材质的热胀系数可以改变中介层的张应力，按照一种具体的实施方式，本发明提供了一种用于芯片封装的中介层，所述中介层的材料包括有机材料，所述有机材料的种类为塑模材料、树脂中的至少一种。
所述中介层包括第一部201分和第二部分202，所述第一部分201位于所述第二部分202的周边。按照一种优选的实施方式，图2a-2c是本发明的用于芯片封装的中介层的示意图，具体的，图2a为所述中介层和载板203的整体结构，制作中介层的前期，需要通过载板对中介层进行固定支撑；图2b为对所述整体结构去掉载板203得到的中介层结构；图2c为图2b的中介层的俯视图。具体的，如图2a-2c所示，所述第二部分202为板状体，所述板状体可以为矩形；所述第一部分201为矩形框围栏结构，所述矩形框结构位于所述板状体的第一表面的周边；所述矩形框形结构截面面积小于所述第一表面的面积，所述矩形框形结构可以为空心矩形框。
所述第一部分201的热胀系数小于所述第二部分202的热胀系数。所述热胀系数是指固态物质当温度改变摄氏度1度时的长度变化比例值。各物体的线胀系数不同，一般金属的线胀系数约为1×10-5-2×10-5/度(摄氏)，载板203的线胀系数约为3×10-6-7×10-6/度。优选的，所述第一部分201的热胀系数的范围为10×10-6-30×10-6/度；所述第二部分202的热胀系数的范围为16×10-6-50×10-6/度。
所述中介层中设有穿孔；所述中介层的穿孔外侧设有填充物；所述填充物的占比的范围为：0%-75%。所述穿孔为导电金属柱，用于多芯片的连接；所述穿孔的尺寸为20-100微米，所述尺寸为所述穿孔的孔径。所述第一部分201的厚度为100-200微米；所述第二部分202的厚度为100-200微米。
所述填充物的占比与所述第一部分201远离第二部分202的距离呈正比，即从第二部分202到第一部分201的方向上，所述填充物的占比越来越大，如图3所示，图中填充物（颗粒物），所述第一部分201和第二部分202均含有填充物，其中填充物在所述穿孔外侧的占比与远离第二部分202的距离呈正比，即所述中介层两端的填充物的占比数值即为填充物的占比的最大值和最小值。该方法使得所述中介层随着填充物的占比的增加会呈递增的变化，从而使得热胀系数呈递减的变化。
按照一种优选的实施方式，本发明的中介层的第二部分202采用聚亚酰胺，导电金属为铜，整体的热胀系数在18×10-6-20×10-6/度，第一部分201采用硅氧化物填充的树脂材料，热胀系数会降到7×10-6-10×10-6/度，去除载板203后翘曲度降低到3毫米以下。
现有的中介层如完全使用聚亚酰胺，去除载板203后的翘曲度大于6毫米。
本发明的中介层通过对不同部分设置不同的热胀系数，使得所述第一部分201具有较小的张力，第二部分202具有较大的张力，在载板203剥离过程中，第二部分202的下表面由于和载板203作用有较小的形变，第二部分202的上表面如果没有限制张应力的释放，则会导致第二部分202有较大的形变，这会造成整体中介层的翘曲，本发明的第一部分201使用热胀系数小于第二部分202的材料，这大大限制了由于上表面应力释放造成的收缩，因此本发明会减少翘曲，结合所述中介层使用了有机材料，减少了自身的应力，最终使得剥离后的中介层的翘曲减少。
本发明还提出一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶至载板203的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第二部分202；S5：在所述第二部分202上形成种子导电层，并涂光阻；S6：对所述光阻进行光刻，用于形成导通通道；S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；S8：去除光阻并进行刻蚀，用于去除种子导电层的多余部分；S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第一部分201，所述第一部分201的热胀系数小于所述第二部分202的热胀系数，使用不同热胀系数的模材料多次压模，用于调节第一部分201的热胀系数；S10：去除载板203，形成中介层。
所述方法还包括：在步骤S9之前，重复操作S6-S7，用于增加所述导电金属柱的高度。所述载板203的材质为硅或玻璃；所述电镀材料为铜；所述导电金属柱为铜柱。所述种子导电层为具有粘合性或导电性的金属；所述介电层的材料为有机光感型材料或低介电系数材料，所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
图4是本发明的一种用于芯片封装的中介层的制作方法示意图，如图4所示，步骤S201为添加剥离胶至载板203的一侧。所述载板203的材质优选为硅或玻璃。所述剥离胶优选为临时键合胶，为可剥离的胶体，用于粘合载板203和后续步骤中的材料。本发明优选使用旋转涂布，喷射方式，贴膜的至少一种在载板203的一面涂布可剥离的胶，所述剥离胶在高温或激光下键合会失效而被剥离。
步骤S202为在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案，所述介电层为有机介电层。所述再分布导线设于再分配层（RDL Redistribution Layer），所述再分布导线层用于实现封装各个部分之间的电学连接，主要属于金属和高分子介电材料。
按照一种优选的实施方式，在所述剥离胶上物理沉积种子导电层，及涂布或沉积介电层，所述种子导电层可以是具有良好粘合性的金属（如钛）或导电性的金属（如铜）等，所述介电层的材料可以是有机光感型材料(如聚亚酰胺、环丁烯树脂)，或其他具有良好介电性能的低介电系数的材料。所述介电层为有机中介层，其上设置的电路图形由电路设计决定，其制备工艺优选光刻工艺。
步骤S203为填充电镀材料至所述介电层的空隙，形成导电连接层。所述空隙为所述电路图案中的空隙。按照一种优选的实施方式，利用所述电镀材料制备电路导电连接层，优选的，所述电镀材料为铜。电镀过程中，如果所述电镀材料的表面起伏过大，可以通过对其进行化学机械抛光来去除起伏，提高下一步光刻的精度。
步骤S204为重复S203和S203，然后通过刻蚀工艺去除多余的种子导电层，用于制备多层的再分布导线，得到中介层的第二部分202。
步骤S205为在所述第二部分202上形成新的种子导电层，使得所述种子导电层镀满所述第二部分202的一个表面，并涂光阻，用于为制作较高的金属柱（铜柱）做准备。按照一种优选的实施方式，所述种子导电层的形成方式为沉积电镀。所述光阻也称为光阻剂，是一个用在许多工业制程上的光敏材料，例如光刻技术可以在材料表面刻上一个图案的被覆层。
步骤S206为对所述光阻进行光刻，制作出要电镀的图形，用于形成导通通道。
步骤S207为对所述导通通道进行电镀形成导电金属柱，通过导电金属柱填充光刻的图形，用于引出芯片引脚；还可以重复操作S206-S207，用于增加所述导电金属柱的高度。
步骤S208为去除光阻并进行刻蚀，用于去除种子导电层的多余部分。
步骤S209为用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第一部分201，所述压模的模形成在介电质和所述导电金属柱之间。
步骤S210为去除载板203，形成中介层。优选的，研磨去除多余的模胶，暴露出导电金属柱，在所述导电金属柱上植锡球后，通过所述锡球连接到基板上。去除载板203可以根据材料和工艺需求，采用热解键合剥离或激光解键合剥离。
所述中介层的制作方法利用有机复合材料制作中介层，使得在金属穿孔的设计上不受到打孔技术的限制；且有机复合材料包括较多的材料类型，容易找到和芯片的热胀系数比较接近的材料来减少芯片的应力；且该制作方法可以利用面板制造工艺，大大降低了制作成本。
另一方面，本发明还提供一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶至载板203的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和有机介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第二部分202；S5：对所述第二部分202的周边上的所述再分布导线进行打线，得到导电金属柱；S6：用有机材料对所述导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第一部分201，其中，在步骤S4或步骤S6之后的任一步骤去除掉所述载板203。该方法适用于性能要求和成本要求均比较低的产品，适用于线密度小的芯片封装。
本发明的用于芯片封装的中介层包括第一部分201和第二部分202，所述第一部分201位于所述第二部分202的周边；所述第一部分201的热胀系数小于所述第二部分202的热胀系数。所述中介层通过采用不同的填充物填充，以及调节不同层中铜的比例来降低中介层的翘曲；下表面采用较低的填充和铜分布，及上表面采用较高的填充和铜分布，填充和铜的分布可以逐渐的变化，使得所述中介层比较平整，后道工艺容易封装，良率比较高。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (12)
1.一种用于芯片封装的中介层，其特征在于，所述中介层的材料包括有机材料；
所述中介层包括第一部分和第二部分，所述第一部分位于所述第二部分的周边；
所述第一部分的热胀系数小于所述第二部分的热胀系数。
2.根据权利要求1所述的中介层，其特征在于，
所述第一部分的热胀系数的范围为10×10-6-30×10-6/度；
所述第二部分的热胀系数的范围为16×10-6-50×10-6/度。
3.根据权利要求1所述的中介层，其特征在于，
所述中介层中设有金属穿孔，所述金属为铜；
所述中介层的穿孔外侧设有填充物，所述填充物为无机氧化物；
所述填充物的占比的范围为：0%-75%，所述填充物的占比与所述第一部分远离第二部分的距离呈正比。
4.根据权利要求3所述的中介层，其特征在于，
所述穿孔内设有导电金属柱，用于多芯片的连接；
所述穿孔的尺寸为20-100微米。
5.根据权利要求1所述的中介层，其特征在于，
所述第二部分为板状体；
所述第一部分为矩形框结构，所述矩形框结构位于所述板状体的第一表面的周边；
所述矩形框结构的截面面积小于所述第一表面的面积。
6.根据权利要求5所述的中介层，其特征在于，
所述矩形框结构至少包括空心矩形框。
7.根据权利要求1或5所述的中介层，其特征在于，
所述第一部分的厚度为100-200微米；
所述第二部分的厚度为100-200微米。
8.一种用于芯片封装的中介层的制作方法，其特征在于，该制作方法包括以下步骤：
S1：添加剥离胶至载板的一侧；
S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；
S3：填充电镀材料至所述介电层的空隙，形成导电连接层；
S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第二部分；
S5：在所述第二部分上形成种子导电层，并涂光阻；
S6：对所述光阻进行光刻，用于形成导通通道；
S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；
S8：去除光阻并进行刻蚀，用于去除种子导电层的多余部分；
S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第一部分，所述第一部分的热胀系数小于所述第二部分的热胀系数，使用不同热胀系数的模材料多次压模，用于调节第一部分的热胀系数；
S10：去除载板，形成中介层。
9.根据权利要求8所述的制作方法，其特征在于，该方法还包括：
在步骤S9之前，重复操作S6-S7，用于增加所述导电金属柱的高度。
10.根据权利要求8所述的制作方法，其特征在于，
所述载板的材质为硅或玻璃；
所述电镀材料为铜；
所述导电金属柱为铜柱。
11.根据权利要求8所述的制作方法，其特征在于，
所述种子导电层为具有粘合性或导电性的金属；
所述介电层的材料为有机光感型材料或低介电系数材料，所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。
12.根据权利要求8所述的制作方法，其特征在于，
所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211257955.6A CN115332215B (zh) | 2022-10-14 | 2022-10-14 | 一种用于芯片封装的中介层及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211257955.6A CN115332215B (zh) | 2022-10-14 | 2022-10-14 | 一种用于芯片封装的中介层及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115332215A true CN115332215A (zh) | 2022-11-11 |
| CN115332215B CN115332215B (zh) | 2023-03-24 |
Family
ID=83914900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211257955.6A Active CN115332215B (zh) | 2022-10-14 | 2022-10-14 | 一种用于芯片封装的中介层及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115332215B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101632168A (zh) * | 2007-12-28 | 2010-01-20 | 揖斐电株式会社 | 中介层以及中介层的制造方法 |
| CN202695424U (zh) * | 2012-06-12 | 2013-01-23 | 欣兴电子股份有限公司 | 具中介层的封装基板 |
| US20140312481A1 (en) * | 2013-04-18 | 2014-10-23 | Sts Semiconductor & Telecommunications Co., Ltd. | Integrated circuit package and method for manufacturing the same |
| CN105006456A (zh) * | 2014-04-24 | 2015-10-28 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| US9252030B1 (en) * | 2014-08-04 | 2016-02-02 | Stmicroelectronics Pte Ltd | System-in-packages and methods for forming same |
| KR20160093948A (ko) * | 2015-01-30 | 2016-08-09 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 이의 제조 방법 |
| CN107195594A (zh) * | 2016-03-14 | 2017-09-22 | 美光科技公司 | 具有侧壁保护重布层中介层的半导体封装及其制造方法 |
| CN107424979A (zh) * | 2016-04-28 | 2017-12-01 | 李志雄 | 半导体装置的中介层制造方法 |
| CN107887345A (zh) * | 2016-09-30 | 2018-04-06 | 南亚科技股份有限公司 | 半导体封装与其制造方法 |
| CN109427725A (zh) * | 2017-09-05 | 2019-03-05 | 恒劲科技股份有限公司 | 中介基板及其制法 |
| US20200176368A1 (en) * | 2018-11-30 | 2020-06-04 | International Business Machines Corporation | Integrated circuit module with a structurally balanced package using a bottom side interposer |
| US20200365571A1 (en) * | 2019-05-16 | 2020-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of manufacturing the same |
| CN114743945A (zh) * | 2022-03-11 | 2022-07-12 | 艾司博国际有限公司 | 带有Si与有机中介层的先进封装结构及其制造方法 |
-
2022
- 2022-10-14 CN CN202211257955.6A patent/CN115332215B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101632168A (zh) * | 2007-12-28 | 2010-01-20 | 揖斐电株式会社 | 中介层以及中介层的制造方法 |
| CN202695424U (zh) * | 2012-06-12 | 2013-01-23 | 欣兴电子股份有限公司 | 具中介层的封装基板 |
| US20140312481A1 (en) * | 2013-04-18 | 2014-10-23 | Sts Semiconductor & Telecommunications Co., Ltd. | Integrated circuit package and method for manufacturing the same |
| CN105006456A (zh) * | 2014-04-24 | 2015-10-28 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
| US9252030B1 (en) * | 2014-08-04 | 2016-02-02 | Stmicroelectronics Pte Ltd | System-in-packages and methods for forming same |
| KR20160093948A (ko) * | 2015-01-30 | 2016-08-09 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 이의 제조 방법 |
| CN105047652A (zh) * | 2015-09-01 | 2015-11-11 | 华进半导体封装先导技术研发中心有限公司 | 半导体器件的封装结构及制作方法 |
| CN107195594A (zh) * | 2016-03-14 | 2017-09-22 | 美光科技公司 | 具有侧壁保护重布层中介层的半导体封装及其制造方法 |
| CN107424979A (zh) * | 2016-04-28 | 2017-12-01 | 李志雄 | 半导体装置的中介层制造方法 |
| CN107887345A (zh) * | 2016-09-30 | 2018-04-06 | 南亚科技股份有限公司 | 半导体封装与其制造方法 |
| CN109427725A (zh) * | 2017-09-05 | 2019-03-05 | 恒劲科技股份有限公司 | 中介基板及其制法 |
| US20200176368A1 (en) * | 2018-11-30 | 2020-06-04 | International Business Machines Corporation | Integrated circuit module with a structurally balanced package using a bottom side interposer |
| US20200365571A1 (en) * | 2019-05-16 | 2020-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of manufacturing the same |
| CN114743945A (zh) * | 2022-03-11 | 2022-07-12 | 艾司博国际有限公司 | 带有Si与有机中介层的先进封装结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115332215B (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8567051B2 (en) | Process for the vertical interconnection of 3D electronic modules by vias | |
| CN107644862B (zh) | 具有银纳米层的粗糙引线框 | |
| CN1148795C (zh) | 半导体器件的制造方法 | |
| JP5065586B2 (ja) | 半導体装置の製造方法 | |
| TWI694557B (zh) | 半導體基板、半導體封裝件及其製造方法 | |
| CN102132403B (zh) | 模制超薄半导体管芯封装和使用该封装的系统及其制造方法 | |
| TWI796522B (zh) | 半導體器件封裝方法及半導體器件 | |
| TW201230263A (en) | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry | |
| WO2009123048A1 (ja) | 配線用電子部品及びその製造方法 | |
| US7973399B2 (en) | Embedded chip package | |
| US20080174005A1 (en) | Electronic device and method for manufacturing electronic device | |
| KR100860533B1 (ko) | 금속 인쇄회로기판 제조방법 | |
| US20030160339A1 (en) | Electronic component and fabrication method thereof | |
| KR102612326B1 (ko) | 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품 | |
| CN110858576B (zh) | 覆晶封装基板及其制法 | |
| KR101971402B1 (ko) | 투명 캐리어를 이용한 인쇄회로기판의 제조방법 | |
| CN211125635U (zh) | 半导体设备和电子设备 | |
| CN106663672A (zh) | 批量封装低引脚计数嵌入式半导体芯片的结构及方法 | |
| CN115332215B (zh) | 一种用于芯片封装的中介层及制作方法 | |
| CN115332088A (zh) | 一种基于中介层的封装及制作方法 | |
| JPH1065047A (ja) | 半導体素子搭載用パッケージの製造方法 | |
| CN115332214B (zh) | 一种用于芯片封装的中介层及制作方法 | |
| JP6907765B2 (ja) | ファンアウト・ウエハレベルパッケージの仮固定方法 | |
| KR20130023432A (ko) | 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |