CN105006456A - 半导体封装件及其制造方法 - Google Patents

半导体封装件及其制造方法 Download PDF

Info

Publication number
CN105006456A
CN105006456A CN201410653396.XA CN201410653396A CN105006456A CN 105006456 A CN105006456 A CN 105006456A CN 201410653396 A CN201410653396 A CN 201410653396A CN 105006456 A CN105006456 A CN 105006456A
Authority
CN
China
Prior art keywords
semiconductor chip
intermediary layer
slot hole
semiconductor
molding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410653396.XA
Other languages
English (en)
Inventor
李政桓
吴卓根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105006456A publication Critical patent/CN105006456A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体封装件及其制造方法。一种半导体封装件可包括：中介层；设置在所述中介层的第一表面上的第一半导体芯片和被设置成与所述第一半导体芯片相距预定距离的至少一个第二半导体芯片；模制部分，其填充所述第一半导体芯片和所述至少一个第二半导体芯片之间的间隔并且在其内形成有沟槽孔；热膨胀缓冲图案，其填充所述沟槽孔。

Description

半导体封装件及其制造方法
相关申请的交叉引用
本申请要求于2014年4月24日提交的韩国申请号10-2014-49556的优先权，该申请全文以引用方式并入本文，像完全阐述一样。
技术领域
实施方式涉及半导体器件，更特别地，涉及半导体封装件及其制造方法。
背景技术
电子器件的大小正在减小并且性能正在提高。对便携式移动产品的需求正在上升。因此，对超小且大容量半导体存储器的需求也正在上升。在一些情形下，可通过将多个半导体芯片安装在单个半导体封装件内之后组装半导体封装件来增大半导体存储器器件的存储容量。这涉及改变封装方法以增大半导体存储器器件的存储容量。
用于形成多芯片封装件的机制的一个示例可涉及将多个半导体芯片安装在水平方向上并且将多个半导体芯片安装在垂直方向上。在另一个示例中，堆叠型多芯片封装件可包括堆叠在垂直方向上的多个半导体芯片。堆叠型多芯片封装件可允许在有限空间内相对增大密度。可在堆叠型多芯片封装件中使用穿透硅通孔(TSV)。这些TSV被形成为穿过多个芯片，以物理地电连接半导体芯片。
随着半导体器件的使用扩展到移动装置，引入系统级封装(SIP)。SIP包括多种不同类型的半导体器件，这些半导体器件垂直堆叠并且通过TSV电连接以形成单个封装件。不同于许多单芯片封装件，在SIP中，多个半导体芯片在垂直方向上堆叠。相同类型的半导体芯片可堆叠以增大相对存储密度，或者不同类型的半导体芯片可被布置用于制造具有相对复杂功能的封装件。
发明内容
在一实施方式中，一种半导体封装件可包括：中介层(interposer)；设置在所述中介层的第一表面上的第一半导体芯片和设置成与所述第一半导体芯片相距预定距离的至少一个第二半导体芯片；模制部分，其填充所述第一半导体芯片和所述至少一个第二半导体芯片之间的间隔并且在其内形成有沟槽孔；热膨胀缓冲图案，其填充所述沟槽孔。
所述热膨胀缓冲图案由从由包括苯并环丁烯BCB和聚酰亚胺的聚合物材料或者一种或多种聚合物材料的混合物组成的组中选择的材料形成。
所述半导体封装件被包括在电子系统中，所述电子系统还包括：存储器；控制器，其通过总线连接到所述存储器，其中，所述存储器或所述控制器包括所述封装件。
所述半导体封装件被包括在存储卡中，所述存储卡还包括：存储器；控制器，其通过总线连接到所述存储器，其中，所述存储器或所述控制器包括所述封装件。
在一实施方式中，一种半导体封装件可包括：中介层；设置在所述中介层的第一表面上的第一半导体芯片和设置成与所述第一半导体芯片相距预定距离的多个第二半导体芯片；模制部分，其填充所述第一半导体芯片和所述多个第二半导体芯片之间的间隔并且具有被设置成与所述中介层的外部基本上齐平的外部；多个沟槽孔，其形成在所述模制部分中。
所述第一半导体芯片包括芯片上系统SOC，所述第二半导体芯片包括存储器半导体芯片。
所述第一半导体芯片大致设置在所述中介层的中心，所述第二半导体芯片设置在所述第一半导体芯片的任一侧方向上并且彼此面对。
所述中介层包括硅，所述模制部分包括EMC。
所述沟槽孔被形成为暴露所述中介层的表面。
所述沟槽孔从所述中介层的所述第一表面延伸预定深度到所述中介层中。
所述半导体封装件被包括在电子系统中，所述电子系统还包括：存储器；控制器，其通过总线连接到所述存储器，其中，所述存储器或所述控制器包括所述封装件。
所述半导体封装件被包括在存储卡中，所述存储卡还包括：存储器；控制器，其通过总线连接到所述存储器，其中，所述存储器或所述控制器包括所述封装件。
附图说明
图1A是中介层上的多个半导体芯片的布置的实施方式的剖视图的框图表现；
图1B是中介层上的多个半导体芯片的布置的实施方式的框图表现；
图2A是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的剖视图的框图表现；
图2B是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的框图表现；
图3A是在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽的实施方式的剖视图的框图表现；
图3B是在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽的实施方式的框图表现；
图4是热膨胀缓冲层的实施方式的剖视图的框图表现，热膨胀缓冲层被形成为填充在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽孔；
图5A是被形成为填充在模制部分中形成的沟槽孔的热膨胀缓冲图案的实施方式的剖视图的框图表现；
图5B是被形成为填充在模制部分中形成的沟槽孔的热膨胀缓冲图案的实施方式的框图表现；
图6A是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的剖视图的框图表现；
图6B是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的框图表现；
图7是在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽的实施方式的剖视图的框图表现；
图8是被形成为填充在模制部分中形成的沟槽孔的热膨胀缓冲图案的实施方式的剖视图的框图表现；
图9是被形成为填充在模制部分中形成的沟槽孔的热膨胀缓冲图案的实施方式的剖视图的框图表现；
图10是中介层上的多个半导体芯片的布置的实施方式的剖视图的框图表现；
图11是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的剖视图的框图表现；
图12是在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽的实施方式的剖视图的框图表现；
图13是覆盖布置在中介层上的多个半导体芯片的模制部分的实施方式的剖视图的框图表现；
图14是在覆盖布置在中介层上的多个半导体芯片的模制部分中形成的沟槽的实施方式的剖视图的框图表现；
图15是示出根据实施方式的包括封装件的电子系统的框图；
图16是示出根据实施方式的包括封装件的另一电子系统的框图。
具体实施方式
将参照附图描述各种实施方式。应该注意，附图不是成比例精确的，为了方便起见，线的粗细或组件的大小可被夸大。参照图1A和图1B，多个半导体芯片110、120a、120b、120c、120d、130布置在中介层100上。图1A是沿着图1B的I-I'线截取的剖视图。
中介层100可由包括硅(Si)的半导体材料形成。中介层100包括第一表面100a和在第一表面100a的相反侧的第二表面100b。多个半导体芯片110、120a、120b、120c、120d、130布置在中介层100的第一表面100a上。
第一半导体芯片110和一个或多个第二半导体芯片120a、120b、120c、120d安装在中介层100的第一表面100a上。第一半导体芯片110可被作为单个芯片安装在中介层100上并且大致被设置在中介层100的第一表面100a的中心。例如，可用包括逻辑元件等的系统集成电路(IC)实现第一半导体芯片110。第二半导体芯片120a、120b、120c、120d中的每个可具有其中堆叠两个或更多个半导体芯片的结构。第二半导体芯片的示例是存储器半导体芯片。第二半导体芯片120a、120b、120c、120d可被布置成与第一半导体芯片110相距预定的第一距离W1。
图1B示出在第一半导体芯片110的任一侧布置两个第二半导体芯片的构造。替代实施方式可包括第二半导体芯片相对于第一半导体芯片的不同构造。仿真芯片(dummy chip)130可布置在没有被第二半导体芯片占据的区域中，与第一半导体芯片110相距第二距离W2。
第一半导体芯片110可通过第一连接电极115电连接到中介层100，第二半导体芯片120a、120b、120c、120d可通过第二连接电极122、127电连接到中介层100。仿真芯片130没有电连接到中介层100。
参照图2A和图2B，模制部分140被形成为覆盖第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130。将模制材料涂敷到中介层100上。模制材料包括诸如(例如)环氧模塑料(EMC)的绝缘材料。模制材料可被形成为覆盖中介层100的被暴露部分、其中的第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130。模制材料还可填充相邻的第一连接电极115之间的间隔和第二连接电极122、127之间的间隔。可使用底部填充材料(未示出)填充第一连接电极115之间的间隔和第二连接电极122、127之间的间隔。
在模制部分140回流(reflow)的状况下，随着覆盖中介层100的模制部分140的体积增大，模制部分140的膨胀体积增大。一个或多个仿真芯片130可被布置成基本上防止了中介层100上方模制部分140占据的体积的相对增大。
对模制材料执行抛光处理或平整处理，以形成模制部分140。模制部分140暴露第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130的端部。在一实施方式中，当涂敷模制材料时，可直接暴露第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130的顶表面。
参照图3A和图3B，在模制部分140中形成一个或多个沟槽孔150。沟槽孔150可在模制部分140中相对于彼此以预定距离形成。例如，沟槽孔150可形成在第一半导体芯片110和第二半导体芯片120a、120b、120c、120d之间的模制部分140中以及相邻的第二半导体芯片120a、120b、120c、120d之间的模制部分140中。沟槽孔150可沿着第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130的外边缘形成在模制部分140中。
沟槽孔150可包括沿着中介层100的X方向延伸的第一沟槽孔150a。中介层100的X方向是沿着中介层100的第一表面100a的水平方向。第二沟槽孔150b沿着中介层100的Y方向延伸。中介层100的Y方向是沿着中介层100的第一表面100a的垂直方向。第一沟槽孔150a和第二沟槽孔150b可被布置成彼此交叉。沟槽孔150可被形成为环绕第二半导体芯片120a、120b、120c、120d的侧面。沟槽孔150可被形成为环绕第一半导体芯片110和仿真芯片130的侧面。可使用激光器或刀片通过锯切技术形成沟槽孔150。可通过蚀刻模制部分140直到暴露中介层100的表面来形成沟槽孔150。模制部分140中的形成沟槽孔150的外部可被设置成与中介层100的外部齐平。
参照图4，热膨胀缓冲层160被形成为填充中介层100上方的沟槽孔150。可通过使用旋涂方法涂敷液体或凝胶态材料来形成热膨胀缓冲层160。热膨胀缓冲层160可被形成为填充模制部分140中形成的沟槽孔150并且覆盖第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130的顶表面的厚度。热膨胀缓冲层160可由具有相对高的热膨胀系数(CTE)或相对高的弹性模量的材料形成。在一实施方式中，热膨胀缓冲层160可由诸如BCB(苯并环丁烯)和聚酰亚胺的绝缘聚合物材料中的一种或者一种或多种聚合物材料的混合物形成。
参照图5A和图5B，对热膨胀缓冲层160执行平整处理，以形成热膨胀缓冲图案160a。例如，可通过化学机械抛光(CMP)工艺形成热膨胀缓冲图案160a。可执行平整处理，直到第一半导体芯片110、第二半导体芯片120a、120b、120c、120d和仿真芯片130的上表面被暴露。然后，热膨胀缓冲图案160a被形成为填充在模制部分140中形成的沟槽孔150。
设置在半导体芯片之间的模制部分比包括硅(Si)的中介层具有相对更高的膨胀系数。模制部分对热变化相对敏感并且往往会响应于热变化而膨胀或收缩。在包括模制部分140中形成的热膨胀缓冲图案160a的半导体封装件中，热膨胀缓冲图案160a减小了模制部分140占据的面积。当模制部分140中布置的热膨胀缓冲图案160a在中介层100的温度变化时收缩或膨胀时，应力可被抵消。可以减少与中介层100的弯曲关联的翘曲。布置在模制部分140中的热膨胀缓冲图案160a可变成应力释放点，在应力释放点处，施加于模制部分140的应力被释放。当布置在模制部分140中的热膨胀缓冲图案160a的数量增大时，可释放额外应力并且可减少翘曲。
在中介层100的第二表面100b上可形成外部连接终端170。外部连接终端170的示例包括但不限于焊料球、焊料凸块或导电凸块。
将参照图6A至图9描述用于制造半导体封装件的方法的实施方式，将省略或简要描述上述部分的重复内容。图6A是沿着图6B的II-II'线截取的剖视图。
参照图6A和图6B，提供中介层200。中介层具有第一表面200a和在第一表面200a的相反侧的第二表面200b。第一半导体芯片210和第二半导体芯片220a、220b、220c、220d安装在中介层200上。中介层200由包括Si的半导体材料形成。
在示例中，第一半导体芯片210可用包括逻辑元件的系统IC实现为单个芯片。第二半导体芯片220a、220b、220c、220d中的每个可具有其中堆叠具有高集成度和高容量特性的两个或更多个半导体芯片(例如，存储器半导体芯片)的结构。第二半导体芯片220a、220b、220c、220d可被布置成与第一半导体芯片210相距第一距离W3，第一半导体芯片210大致设置在中介层100的中心。在不包括第二半导体芯片220a、220b、220c、220d的第一半导体芯片210周围的区域中，仿真芯片230可被设置成与第一半导体芯片210相距预定的第二距离W4。第一连接电极215设置在第一半导体芯片210和中介层200之间并且电连接第一半导体芯片210和中介层200。第二连接电极222和227设置在第二半导体芯片220a、220b、220c、220d和中介层200之间并且电连接第二半导体芯片220a、220b、220c、220d和中介层200。
模制部分240可覆盖中介层200的上表面的被暴露部分、以及第一半导体芯片210、第二半导体芯片220a、220b、220c、220d和仿真芯片230的侧面和下表面的被暴露部分。模制部分240可不覆盖第一半导体芯片210、第二半导体芯片220a、220b、220c、220d和仿真芯片230的上表面。模制部分240可填充第一连接电极215之间的间隔以及第二连接电极222、227之间的间隔。模制部分240可包括诸如EMC的绝缘材料。可用底部填充材料(未示出)填充第一连接电极之间的间隔和第二连接电极之间的间隔。
参照图7，模制部分240被蚀刻成形成一个或多个沟槽孔250。沟槽孔250可形成在模制部分240的设置在第一半导体芯片210和第二半导体芯片220a、220b、220c、220d之间的部分中。沟槽孔250可形成在模制部分240的设置在第二半导体芯片220a、220b、220c、220d之间的部分中。沟槽孔250可形成在模制部分240的设置在第二半导体芯片220a、220b、220c、220d的边缘周围的部分中。多个第二半导体芯片220a、220b、220c、220d可彼此以预定距离布置在模制部分240中。沟槽孔250例如可从中介层200的第一表面200a延伸预定深度d1到中介层200中。可使用激光器或刀片通过锯切技术形成沟槽孔250。
参照图8，热膨胀缓冲层260形成在中介层200上方并且填充沟槽孔250。热膨胀缓冲层260可包括具有高CTE或弹性的材料。可例如使用诸如BCB和聚酰亚胺的绝缘聚合物材料中的一种、或者一种或多种聚合物材料的混合物，形成热膨胀缓冲层260。热膨胀缓冲层260可被形成为填充所有沟槽孔250并且从模制部分240和中介层200的第一表面200a延伸预定深度d1到中介层200中。
参照图9，对热膨胀缓冲层260执行平整处理，以形成热膨胀缓冲图案260a。可使用例如CMP工艺形成热膨胀缓冲图案260a。可执行平整处理，直到第一半导体芯片210、第二半导体芯片220a、220b、220c、220d和仿真芯片230的上表面被暴露。然后，热膨胀缓冲图案260a被形成为填充延伸通过模制部分240进入中介层200中的沟槽孔250。然后，可在中介层200的第二表面200b上形成外部连接端子270。外部连接终端270的示例可包括但不限于焊料球、焊料凸块或导电凸块。
在具有形成在模制部分240中的热膨胀缓冲图案260a的半导体封装件中，当模制部分240中布置的热膨胀缓冲图案260a收缩或膨胀时，施加于中介层200的应力可被抵消。当中介层200的温度因诸如回流工艺的工艺而变化时，应力可被抵消。可以减少与中介层200的弯曲关联的翘曲。当沟槽孔250从中介层200的第一表面200a延伸预定深度d1到中介层200中时，用于填充沟槽孔250的热膨胀缓冲图案260a的体积会增大。随着正在收缩或膨胀的体积增大，翘曲可减少。当沟槽孔250从中介层200的第一表面200a延伸预定深度d1到中介层200中时，用于填充沟槽孔250的热膨胀缓冲图案260a与中介层200接触的面积会增大。这种增大会提高封装件的稳定性。
图10至图12是示出制造半导体封装件的方法的实施方式的示图。
参照图10，多个半导体芯片310、320a、320b布置在中介层300的第一表面300a上，其中，中介层300包括第一表面300a和在第一表面300a的相反侧的第二表面300b。布置在中介层300的第一表面300a上的多个半导体芯片310、320a、320b可包括第一半导体芯片310和第二半导体芯片320a和320b，其中，使用包括逻辑元件的IC实现第一半导体芯片310，第二半导体芯片是存储器半导体芯片。第一半导体芯片310可大致设置在中介层300的中心，第二半导体芯片320a和320b可被设置成与第一半导体芯片310相距预定距离。在一实施方式中，半导体封装件包括两个第二半导体芯片320a和320b。如图1B中所示，在第一半导体芯片的任一侧都可设置两个半导体芯片，半导体封装件可包括仿真芯片。
第一连接电极315可设置在第一半导体芯片310和中介层300之间并且电连接第一半导体芯片310和中介层300。第二连接电极可设置在第二半导体芯片320a、320b和中介层300之间并且电连接第二半导体芯片320a、320b和中介层300。
参照图11，模制部分340形成在中介层300上方并且覆盖中介层300、第一半导体芯片310和第二半导体芯片320a、320的被暴露的侧面和下表面。可通过涂敷诸如EMC的绝缘材料来形成模制部分340。模制部分340形成为使得第一半导体芯片310和第二半导体芯片320a、320b的上表面被暴露。模制部分340被形成为填充第一连接电极315之间的间隔和第二连接电极322、327之间的间隔。
参照图12，在模制部分340中形成一个或多个沟槽孔350。沟槽孔350可布置在模制部分340中，彼此相距达一定距离。沟槽孔350可形成在模制部分340的在第一半导体芯片310和第二半导体芯片320a、320b之间的部分中。因为沟槽孔350形成在模制部分340的在第一半导体芯片310和第二半导体芯片320a、320b周围的部分中，所以第一半导体芯片310和第二半导体芯片320a、320b产生的热可被扩散并且可提高封装件的散热特性。
沟槽孔350可形成在模制部分340的设置在第二半导体芯片320a、320b的边缘周围的部分中。其内形成有沟槽孔350的模制部分340的最靠外部分340a被设置成与中介层300的外部300c齐平。在中介层300的第二表面300b上可形成外部连接端子。这些外部连接端子可例如包括但不限于焊料球、焊料凸块和导电凸块。
具有形成在模制部分340中的一个或多个沟槽孔350的半导体封装件可具有以下结构：模制部分340不连续地布置，而模制部分340占据的面积减小。模制部分340中设置的一个或多个沟槽孔350可变成应力释放点，使得可释放施加于模制部分340的应力。随着模制部分340中的沟槽孔350的数量增大，所释放的应力量可增大。应力释放可减少翘曲。
图13和图14是示出用于制造半导体封装件的方法的实施方式的示图。
参照图13，提供中介层400，中介层400具有第一表面400a和在第一表面400a的相反侧的第二表面400b。多个半导体芯片410、420a、420b布置在中介层400的第一表面400a上。中介层400可由包括Si的半导体材料形成。布置在中介层400的第一表面400a上的多个半导体芯片410、420a、420b可包括用包括逻辑元件的IC实现的第一半导体芯片410和包括存储器半导体芯片的第二半导体芯片420a、420b。第二半导体芯片420a、420b可被布置成与第一半导体芯片410相距预定距离，其中，第一半导体芯片310大致设置在中介层400的中心。第一连接电极415设置在第一半导体芯片410和中介层400之间并且电连接第一半导体芯片410和中介层400。第二连接电极422设置在第二半导体芯片420a、420b和中介层400之间并且电连接第二半导体芯片420a、420b和中介层400。
中介层400、第一半导体芯片410和第二半导体芯片420a、420b的侧面和下部被模制部分440覆盖。模制部分440可被形成为使得第一半导体芯片410和第二半导体芯片420a、420b的上表面被暴露。模制部分440填充第一连接电极415之间的间隔和第二连接电极422、427之间的间隔。模制部分440可包括诸如EMC的绝缘材料。
参照图14，在模制部分440中形成一个或多个沟槽孔450。可使用激光器或刀片通过锯切技术形成沟槽孔450。沟槽孔450可形成在模制部分440的设置在第一半导体芯片410和第二半导体芯片420a、420b之间的部分中。沟槽孔450可形成在模制部分440的设置在第二半导体芯片420a、420b的边缘周围的部分中。沟槽孔450可被布置在模制部分440中，彼此相距达预定距离。沟槽孔450可以例如从中介层400的第一表面400a延伸预定距离d2到中介层400中。模制部分440的其内形成有沟槽孔450的部分的最靠外部分440a被设置成与中介层400的外部400c齐平。
在其中模制部分440中的沟槽孔450从中介层400的第一表面400a延伸预定深度d2到中介层400中的半导体封装件的实施方式中，中介层400的体积可减小。随着中介层400的体积减小，包括Si的中介层400的弹性模量可减小，以减少翘曲。
上述封装件可应用于各种电子系统。
参照图15，根据实施方式的封装件可应用于电子系统1710。电子系统1710可包括控制器1711、输入/输出单元1712和存储器1713。控制器1711、输入/输出单元1712和存储器1713可通过总线1715彼此连接，总线1715提供了发送数据所通过的路径。
例如，控制器1711可包括至少一个微处理器、至少一个数字信号处理器、至少一个微控制器和能够执行与这些组件相同的功能的逻辑器件中的至少任一个。控制器1711和存储器1713中的至少一个可包括根据本公开的实施方式的封装件中的至少任一个。输入/输出单元1712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器1713是用于存储数据的装置。存储器1713可存储将由控制器1711等执行的数据和/或命令。
存储器1713可包括诸如DRAM的易失性存储器装置和/或诸如闪速存储器的非易失性存储器装置。例如，闪速存储器可安装至诸如移动终端或台式计算机的信息处理系统。闪速存储器可构成固态硬盘(SSD)。在这种情况下，电子系统1710可在闪速存储器系统中稳定地存储大量数据。
电子系统1710还可包括适于将数据发送至通信网络和从通信网络接收数据的接口1714。接口1714可以是有线或无线类型的。例如，接口1714可包括天线或有线或无线的收发器。
电子系统1710可被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任一个。
在电子系统1710是能够执行无线通信的设备的实施方式中，可在通信系统中使用电子系统1710，所述通信系统诸如是采用CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)中的一个或多个的系统。
参照图16，根据实施方式的封装件可被设置成存储卡1800的形式。例如，存储卡1800可包括诸如非易失性存储器装置的存储器1810和存储器控制器1820。存储器1810和存储器控制器1820可存储数据或读取存储的数据。
存储器1810可包括应用根据本公开的实施方式的封装技术的非易失性存储器装置中的至少任一种。存储器控制器1820可控制存储器1810，使得响应于来自主机1830的读/写请求将存储的数据读出或者将数据存储。
虽然以上已经描述了某些实施方式，但本领域的技术人员应该理解，所描述的实施方式只是示例。因此，不应该基于所描述的实施方式限制本文描述的半导体系统。相反，应该只根据随后结合以上描述和附图的权利要求书限制本文描述的半导体系统。

Claims (10)

1.一种半导体封装件，该半导体封装件包括：
中介层；
设置在所述中介层的第一表面上的第一半导体芯片和设置在所述第一表面上并且与所述第一半导体芯片相距预定距离的至少一个第二半导体芯片；
模制部分，其填充所述第一半导体芯片和所述至少一个第二半导体芯片之间的间隔并且在该模制部分内形成有沟槽孔；
热膨胀缓冲图案，其填充所述沟槽孔。
2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述第一半导体芯片和所述中介层之间的多个第一连接电极以及设置在所述至少一个第二半导体芯片和所述中介层之间的多个第二连接电极。
3.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片包括系统集成电路IC，所述至少一个第二半导体芯片包括存储器半导体芯片。
4.根据权利要求1所述的半导体封装件，其中，所述第一半导体芯片大致设置在所述中介层的中心，至少两个第二半导体芯片设置在所述第一半导体芯片的任一侧并且彼此面对。
5.根据权利要求1所述的半导体封装件，其中，所述中介层包括硅。
6.根据权利要求1所述的半导体封装件，其中，所述模制部分包括环氧模塑料EMC。
7.根据权利要求1所述的半导体封装件，其中，所述沟槽孔被形成为暴露所述中介层的所述第一表面。
8.根据权利要求1所述的半导体封装件，其中，所述沟槽孔从所述中介层的所述第一表面延伸预定深度到所述中介层中。
9.根据权利要求1所述的半导体封装件，其中，所述沟槽孔包括第一沟槽孔和第二沟槽孔，所述第一沟槽孔相对于所述中介层的所述第一表面在基本上水平方向上延伸，所述第二沟槽孔相对于所述中介层的所述第一表面在基本上垂直方向上延伸，其中所述第二沟槽孔与所述第一沟槽孔交叉。
10.一种半导体封装件，该半导体封装件包括：
中介层；
设置在所述中介层的第一表面上的第一半导体芯片和设置成与所述第一半导体芯片相距预定距离的多个第二半导体芯片；
模制部分，其填充所述第一半导体芯片和所述第二半导体芯片之间的间隔并且具有被设置成与所述中介层的外部基本上齐平的外部；
多个沟槽孔，其形成在所述模制部分中。
CN201410653396.XA 2014-04-24 2014-11-17 半导体封装件及其制造方法 Pending CN105006456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140049556A KR20150123420A (ko) 2014-04-24 2014-04-24 반도체 패키지 및 그 제조 방법
KR10-2014-0049556 2014-04-24

Publications (1)

Publication Number Publication Date
CN105006456A true CN105006456A (zh) 2015-10-28

Family

ID=54335489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410653396.XA Pending CN105006456A (zh) 2014-04-24 2014-11-17 半导体封装件及其制造方法

Country Status (3)

Country Link
US (1) US9406584B2 (zh)
KR (1) KR20150123420A (zh)
CN (1) CN105006456A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074872A (zh) * 2016-11-14 2018-05-25 台湾积体电路制造股份有限公司 封装件结构及其形成方法
CN108074828A (zh) * 2016-11-14 2018-05-25 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法
CN109727922A (zh) * 2017-10-27 2019-05-07 爱思开海力士有限公司 包括绝热壁的半导体封装
CN111430312A (zh) * 2020-05-08 2020-07-17 南京皓赛米电力科技有限公司 一种半导体元件隔热封装系统
WO2021097814A1 (zh) * 2019-11-22 2021-05-27 华为技术有限公司 芯片封装、电子设备及芯片封装制备方法
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343385B2 (en) * 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer
US20160351462A1 (en) * 2015-05-25 2016-12-01 Inotera Memories, Inc. Fan-out wafer level package and fabrication method thereof
US9806014B2 (en) * 2016-01-27 2017-10-31 Advanced Micro Devices, Inc. Interposer with beyond reticle field conductor pads
US9543161B1 (en) * 2016-02-10 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of planarizating film
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US9865567B1 (en) * 2017-02-02 2018-01-09 Xilinx, Inc. Heterogeneous integration of integrated circuit device and companion device
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10431517B2 (en) 2017-08-25 2019-10-01 Advanced Micro Devices, Inc. Arrangement and thermal management of 3D stacked dies
US10797007B2 (en) * 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10312221B1 (en) 2017-12-17 2019-06-04 Advanced Micro Devices, Inc. Stacked dies and dummy components for improved thermal performance
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10714462B2 (en) 2018-04-24 2020-07-14 Advanced Micro Devices, Inc. Multi-chip package with offset 3D structure
US10727204B2 (en) 2018-05-29 2020-07-28 Advances Micro Devices, Inc. Die stacking for multi-tier 3D integration
US10937755B2 (en) 2018-06-29 2021-03-02 Advanced Micro Devices, Inc. Bond pads for low temperature hybrid bonding
US11004803B2 (en) 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
TWI796694B (zh) * 2021-05-21 2023-03-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
US20120086003A1 (en) * 2010-10-06 2012-04-12 Sung-Kyu Park Semiconductor device and test system for the semiconductor device
CN103137583A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 晶圆上芯片结构及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
WO2005078796A1 (ja) * 2004-02-13 2005-08-25 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
US8188543B2 (en) * 2006-11-03 2012-05-29 Freescale Semiconductor, Inc. Electronic device including a conductive structure extending through a buried insulating layer
US7911044B2 (en) * 2006-12-29 2011-03-22 Advanced Chip Engineering Technology Inc. RF module package for releasing stress
US8030752B2 (en) 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
US7863755B2 (en) * 2008-03-19 2011-01-04 Stats Chippac Ltd. Package-on-package system with via Z-interconnections
US7989270B2 (en) * 2009-03-13 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming three-dimensional vertically oriented integrated capacitors
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8753926B2 (en) 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110183464A1 (en) * 2010-01-26 2011-07-28 Texas Instruments Incorporated Dual carrier for joining ic die or wafers to tsv wafers
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
US20120086003A1 (en) * 2010-10-06 2012-04-12 Sung-Kyu Park Semiconductor device and test system for the semiconductor device
CN103137583A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 晶圆上芯片结构及其形成方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
CN108074828A (zh) * 2016-11-14 2018-05-25 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN108074828B (zh) * 2016-11-14 2020-01-14 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN108074872B (zh) * 2016-11-14 2020-07-03 台湾积体电路制造股份有限公司 封装件结构及其形成方法
US10770365B2 (en) 2016-11-14 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US10867965B2 (en) 2016-11-14 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
CN108074872A (zh) * 2016-11-14 2018-05-25 台湾积体电路制造股份有限公司 封装件结构及其形成方法
US11417580B2 (en) 2016-11-14 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
CN109727922A (zh) * 2017-10-27 2019-05-07 爱思开海力士有限公司 包括绝热壁的半导体封装
CN109727922B (zh) * 2017-10-27 2023-04-18 爱思开海力士有限公司 包括绝热壁的半导体封装
CN108257882A (zh) * 2018-01-17 2018-07-06 中芯集成电路（宁波）有限公司 器件封装结构及封装过程中应力释放的方法
WO2021097814A1 (zh) * 2019-11-22 2021-05-27 华为技术有限公司 芯片封装、电子设备及芯片封装制备方法
CN111430312A (zh) * 2020-05-08 2020-07-17 南京皓赛米电力科技有限公司 一种半导体元件隔热封装系统
CN115332215A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种用于芯片封装的中介层及制作方法

Also Published As

Publication number Publication date
KR20150123420A (ko) 2015-11-04
US20150311182A1 (en) 2015-10-29
US9406584B2 (en) 2016-08-02

Similar Documents

Publication Publication Date Title
CN105006456A (zh) 半导体封装件及其制造方法
US9508688B2 (en) Semiconductor packages with interposers and methods of manufacturing the same
CN102623441B (zh) 半导体装置及其制造方法
CN108878414B (zh) 具有模制通孔的堆叠半导体封装及其制造方法
US9029998B2 (en) Semiconductor package device
US10658332B2 (en) Stack packages including bridge dies
US20170373010A1 (en) Package-on-package type semiconductor device including fan-out memory package
CN105097729A (zh) 多芯片封装体及其制造方法
CN205231038U (zh) 包括阶梯型基板的半导体封装
US20150255427A1 (en) Chip stack embedded packages
US9324688B2 (en) Embedded packages having a connection joint group
CN111613600B (zh) 包括桥接管芯的系统级封装
US9640473B2 (en) Semiconductor packages
US9391009B2 (en) Semiconductor packages including heat exhaust part
CN103165505A (zh) 制造扇出晶体级封装的方法以及由该方法形成的封装
TWI761632B (zh) 包含與半導體晶粒分隔開的橋式晶粒之半導體封裝
CN104952840A (zh) 薄的堆叠封装
US9966278B1 (en) Stack packages having with confined underfill fillet and methods of manufacturing the same
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
US10903196B2 (en) Semiconductor packages including bridge die
CN105261570A (zh) 半导体封装及其制造方法
CN107527900A (zh) 半导体封装
US9508699B2 (en) Semiconductor package and method for manufacturing the same
US9171819B2 (en) Semiconductor package
US20190043833A1 (en) Semiconductor packages including a plurality of stacked dies

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151028