CN115332214B - 一种用于芯片封装的中介层及制作方法 - Google Patents

一种用于芯片封装的中介层及制作方法 Download PDF

Info

Publication number
CN115332214B
CN115332214B CN202211257954.1A CN202211257954A CN115332214B CN 115332214 B CN115332214 B CN 115332214B CN 202211257954 A CN202211257954 A CN 202211257954A CN 115332214 B CN115332214 B CN 115332214B
Authority
CN
China
Prior art keywords
interposer
layer
plate
conductive metal
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211257954.1A
Other languages
English (en)
Other versions
CN115332214A (zh
Inventor
华菲
赵作明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huafeng Jixin Electronics Co ltd
Original Assignee
Beijing Huafeng Jixin Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huafeng Jixin Electronics Co ltd filed Critical Beijing Huafeng Jixin Electronics Co ltd
Priority to CN202211257954.1A priority Critical patent/CN115332214B/zh
Publication of CN115332214A publication Critical patent/CN115332214A/zh
Application granted granted Critical
Publication of CN115332214B publication Critical patent/CN115332214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明实施例提供了一种用于芯片封装的中介层及制作方法，属于半导体封装领域。所述中介层的材料包括有机材料，所述用于芯片封装的中介层包括第一部分和第二部分，所述第一部分和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片；所述第一部分为板状体，所述第二部分包括多个柱状体，所述柱状体位于所述板状体的一个表面的周边，多个柱状体的截面面积之和小于所述板状体的表面的面积。该中介层实现了芯片封装结构的小型化和大容量化。

Description

一种用于芯片封装的中介层及制作方法
技术领域
本发明涉及半导体封装领域，具体地涉及一种用于芯片封装的中介层及制作方法。
背景技术
随着电子工业的飞速发展，为了满足用户的需求，电子设备需要越来越小型化、多功能化且大容量化，这就需要具有多个半导体芯片的半导体封装。现有技术通常使用中介层来连接高度集成的半导体芯片的半导体封装，但由于半导体芯片的I/O的连接端子的数量和半导体芯片数量的增加，现有的封装结构难以实现小型化和大容量化。
发明内容
本发明实施例的目的是提供一种用于芯片封装的中介层及制作方法，该中介层可以实现芯片封装结构的小型化、大容量化和高性能。
为了实现上述目的，本发明实施例提供一种用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分和第二部分，所述第一部分和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片；所述第一部分为板状体，所述第二部分包括多个柱状体，所述柱状体位于所述板状体的一个表面的周边，多个柱状体的截面面积之和小于所述板状体的表面的面积。
可选的，所述柱状体位于所述板状体的一个表面的周边，包括：所述柱状体位于所述板状体的一个表面的相对两侧的周边，或，所述柱状体位于所述板状体的一个表面的周边的四角，或，所述柱状体位于所述板状体的一个表面的整个周边。
可选的，所述中介层中设有穿孔，所述穿孔内设有导电金属柱，用于多芯片的连接；所述穿孔的尺寸为20-100微米。
可选的，所述穿孔的方式为机械穿孔、激光打孔和光刻加刻蚀开孔中的至少一种；所述穿孔的材料为金属。
可选的，所述中介层的厚度范围为100-400微米，其中，所述中介层的第一部分的厚度范围为：100-200微米；所述中介层的第二部分的厚度范围为：100-200微米。
可选的，所述中介层至少还包括：再分布导线，所述再分布导线设于所述第一部分和第二部分中的至少一部分。
可选的，所述有机材料的种类为塑模材料、有填料的树脂中的至少一种。
可选的，所述空间和所述芯片之间存在间隙，所述间隙的大小由所述芯片决定。
另一方面，本发明提供一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶至载板的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分；S5：在所述第一部分上形成第二种子导电层，并涂光阻；S6：对所述光阻进行光刻，用于形成导通通道；S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；S8：去除光阻并进行刻蚀，用于去除多余的种子导电层；S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分；S10：去除载板，形成中介层。
可选的，该方法还包括：在步骤S9之前，重复操作S6-S7，用于增加所述导电金属柱的高度。
可选的，所述载板的材质为硅或玻璃；所述电镀材料为铜；所述导电金属柱为铜柱。
可选的，所述种子导电层为具有粘合性或导电性的金属；所述介电层的材料为有机光感型材料或低介电系数材料，所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种，所述低介电系数材料包括氧化硅和氮氧化硅中的至少一种。
可选的，所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
另一方面，本发明还提供一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶至载板的一侧；S2：在所述剥离胶上制备再分布导线，包括：在所述剥离胶上依次形成第一种子导电层和介电层，所述介电层上设有电路图案；S3：填充电镀材料至所述介电层的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分；S5：对所述第一部分的周边上的所述再分布导线进行垂直打线，得到导电金属柱；S6：用有机材料对所述导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分，其中，在步骤S4或步骤S6之后的任一步骤去除掉所述载板。
本发明提供了一种用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分和第二部分，所述第一部分和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片。所述中介层通过使用有机材料减少了芯片的应力，并通过中介层的立体结构实现了芯片封装结构的小型化和大容量化。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1a-1e是本发明的一种用于芯片封装的中介层的示意图；
图2是本发明的一种用于芯片封装的中介层的制作方法的流程图；
图3a-图3d是本发明的一种用于芯片封装的中介层的制作方法的流程图；
图4是本发明的另一种用于芯片封装的中介层的制作方法的流程图。
附图标记
100-第一部分；
102-柱状体；
103-穿孔；
301-载板；
302-剥离胶；
303-介电层；
304-电镀材料；
305-再分配层；
306-光阻；
307-导通通道；
308-导电金属柱。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
本发明提供了一种用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分100和第二部分，所述第一部分100和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片。所述有机材料的种类为塑模材料、有填料的树脂中的至少一种，其中有填料的树脂中的填料可以为无机氧化物，例如氧化硅、氧化铝等。
按照一种优选的实施方式，所述第一部分100为板状体，所述第二部分包括多个柱状体102，所述柱状体102位于所述板状体的一个表面的周边，多个柱状体102的截面面积之和小于所述板状体的表面的面积，即所述多个柱状体102不占满所述板状体的一个表面。所述柱状体102位于所述板状体的一个表面的周边，图1c-1e是本发明的几种中介层的侧视图和俯视图，例如：第一种中介层，如图1c所示，图1c中左侧图为所述第一种中介层的侧视图（第一种中介层的左侧视图或右侧视图），图1c中右侧图为所述第一种中介层的俯视图，所述第一种中介层的柱状体102位于所述板状体的一个表面的相对两侧的周边，所述第二部分中的柱状体102为两个；第二种中介层，如图1d所示，图1d中左侧图为所述第二种中介层的侧视图（第二种中介层的左侧视图或右侧视图），图1d中右侧图为所述第二种中介层的俯视图，所述柱状体102位于所述板状体的一个表面的周边的四角，所述第二部分中的柱状体102为四个；第三种中介层，如图1e所示，图1e中左侧图为所述第三种中介层的侧视图（第三种中介层的左侧视图或右侧视图），图1e中右侧图为所述第三种中介层的俯视图，所述柱状体102位于所述板状体的一个表面的整个周边。
按照一种优选的实施方式，图1a是本发明的一种用于芯片封装的中介层的示意图，如图1a所示，所述中介层包括第一部分100和第二部分，所述第二部分包括柱状体102。所述板状体为立体图形，所述第二部分位于所述板状体的一侧，所述板状体的另一侧可以设置其他芯片。
所述第一部分100和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳至少一个芯片，所述芯片优选低功耗芯片。所述空间和所述芯片之间存在间隙，所述间隙利于所述芯片的工艺制备，具体间隙大小由所述芯片决定。
所述中介层中设有穿孔103，所述穿孔103内设有导电金属柱，用于多芯片的连接。优选的，所述导电金属柱为铜柱，所述穿孔103的尺寸为20-100微米。按照一种优选的实施方式，所述穿孔103的方式为机械穿孔、激光打孔和光刻加刻蚀开孔中的至少一种，所述穿孔103的材料为金属。
所述中介层的厚度范围为100-400微米，其中，所述中介层的第一部分100的厚度范围为：100-200微米；所述中介层的第二部分的厚度范围为：100-200微米。
所述中介层至少还包括：再分布导线，所述再分布导线设于所述第一部分100和第二部分102中的至少一部分。
按照另一种优选的实施方式，如图1b所示，所述中介层为第二部分102位于周边，即所述第二部分102为环形结构，所述环形结构的中空结构用于设置芯片。
所述中介层通过使用有机材料减少了芯片的应力，并通过中介层的立体结构实现了芯片封装结构的小型化和大容量化。
本发明还提供了一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶302至载板301的一侧；S2：在所述剥离胶302上制备再分布导线，包括：在所述剥离胶302上依次形成第一种子导电层和介电层303，所述介电层303上设有电路图案；S3：填充电镀材料304至所述介电层303的空隙，形成导电连接层；S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分100；S5：在所述第一部分100上形成第二种子导电层，并涂光阻306；S6：对所述光阻306进行光刻，用于形成导通通道；S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；S8：去除光阻306并进行刻蚀，用于去除多余的种子导电层；S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分；S10：去除载板301，形成中介层。
图2是本发明的一种用于芯片封装的中介层的制作方法的流程图，图3a-图3d是本发明的一种用于芯片封装的中介层的制作方法的流程图，结合图2和图3a-图3d所示，步骤S201为添加剥离胶302至载板301的一侧。所述载板301的材质优选为硅或玻璃。所述剥离胶302优选为临时键合胶，为可剥离的胶体，用于粘合载板301和后续步骤中的材料。本发明优选使用旋转涂布，喷射方式，贴膜的至少一种在载板301的一面涂布可剥离的胶，所述剥离胶302在高温或激光下键合会失效而被剥离。
步骤S202为在所述剥离胶302上制备再分布导线，包括：在所述剥离胶302上依次形成第一种子导电层和介电层303，所述介电层303上设有电路图案，所述介电层303为有机介电层。所述再分布导线设于再分配层305（RDL Redistribution Layer），所述再分布导线用于实现封装各个部分之间的电学连接，属于金属或高分子介电材料。
按照一种优选的实施方式，在所述剥离胶302上物理沉积种子导电层，及涂布或沉积介电层303，所述种子导电层可以是具有良好粘合性的金属（如钛）或导电性的金属（如铜）等，所述介电层303的材料可以是有机光感型材料(如聚亚酰胺、环丁烯树脂)，或其他具有良好介电性能的低介电系数的材料。所述介电层303为有机中介层，其上设置的电路图形由电路设计决定，其制备工艺优选光刻工艺。
步骤S203为填充电镀材料304至所述介电层303的空隙，形成导电连接层。所述空隙为所述电路图案中的空隙。按照一种优选的实施方式，利用所述电镀材料304制备电路导电连接层，优选的，所述电镀材料304为铜。电镀过程中，如果所述电镀材料304的表面起伏过大，可以通过对其进行化学机械抛光来去除起伏，提高下一步光刻的精度。
步骤S204为重复S2和S3，然后通过刻蚀工艺去除多余的种子导电层，用于制备多层的再分布导线，得到中介层的第一部分100。
步骤S205为在所述第一部分100上形成第二种子导电层，使得所述第二种子导电层镀满所述第一部分100的一个表面，并涂光阻306，用于为制作较高的金属柱（铜柱）做准备。按照一种优选的实施方式，所述第二种子导电层的形成方式为溅射沉积。所述光阻306也称为光阻剂，是一个用在许多工业制程上的光敏材料，例如光刻技术可以在材料表面刻上一个图案的被覆层。
步骤S206为对所述光阻306进行光刻，显隐，制作出要电镀的图形，用于形成导通通道307。
步骤S207为对所述导通通道307进行电镀形成导电金属柱308，通过导电金属柱308填充光刻的图形，用于引出芯片引脚；还可以重复操作S206-S207，用于增加所述导电金属柱308的高度。
步骤S208为去除光阻306并进行刻蚀，用于去除多余的种子导电层，使得所述种子导电层只保留在铜柱下面。
步骤S209为用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分，所述压模的模形成在介电质和所述导电金属柱之间。
步骤S210为去除载板301，形成中介层。优选的，研磨去除多余的模胶，暴露出导电金属柱，在所述导电金属柱上植锡球后，通过所述锡球连接到基板上。去除载板301可以根据材料和工艺需求，采用热解键合剥离或激光解键合剥离。
所述中介层的制作方法利用有机复合材料制作中介层，使得在金属穿孔的设计上不受到打孔技术的限制；且有机复合材料包括较多的材料类型，容易找到和芯片的热胀系数比较接近的材料来减少芯片的应力；且该制作方法可以利用面板制造工艺，大大降低了制作成本。
另一方面，本发明还提供一种用于芯片封装的中介层的制作方法，该制作方法包括以下步骤：S1：添加剥离胶303至载板301的一侧；S2：在所述剥离胶302上制备再分布导线，包括：在所述剥离胶302上依次形成第一种子导电层和有机介电层，所述介电层303上设有电路图案；S3：填充电镀材料304至所述介电层303的空隙，形成导电连接层；如图4所示，S4：重复S2和S3，用于制备多层的再分布导线，得到中介层的第一部分100；S5：对所述第一部分100的周边上的所述再分布导线进行打线，得到导电金属柱，所述第一部分100的周边可以为所述第一部分100一个表面的相对两侧的周边，或，所述第一部分100一个表面的周边的四角，或，所述第一部分100一个表面的整个周边；S6：用有机材料对所述导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分，其中，在步骤S4或步骤S6之后的任一步骤去除掉所述载板301。该方法适用于性能要求和成本要求均比较低的产品，适用于线密度小的芯片封装。
本发明提供了一种用于芯片封装的中介层，所述中介层的材料包括有机材料；所述中介层包括第一部分100和第二部分，所述第一部分100和第二部分层叠放置，限定出至少一个空间，所述空间用于容纳所述芯片。所述中介层通过使用有机材料减少了芯片的应力，并通过中介层的立体结构实现了芯片封装结构的小型化和大容量化。
以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (4)

1.一种用于芯片封装的中介层的制作方法，其特征在于，该制作方法包括以下步骤：
S1：添加剥离胶至载板的一侧；
S2：在载板的玻璃胶一侧依次形成第一种子导电层和介电层，所述介电层上设有电路图案；
S3：填充电镀材料至所述介电层的空隙，形成导电连接层；
S4：在上述所得结构上重复步骤S2和步骤S3，用于制备多层的再分布导线，得到中介层的第一部分；
S5：在所述第一部分上形成第二种子导电层；
S6：涂光阻，对所述光阻进行光刻，用于形成导通通道；
S7：对所述导通通道进行电镀形成导电金属柱，用于引出芯片引脚；
S8：去除光阻并进行刻蚀，用于去除多余的种子导电层；
S9：用有机材料对刻蚀后的导电金属柱进行压模，用于包裹所述导电金属柱，得到中介层的第二部分；
S10：去除载板，形成中介层；
在步骤S9之前，重复操作步骤S6-步骤S7，用于增加所述导电金属柱的高度；
所述中介层第二部分的厚度范围为：100-200微米；
所述介电层的材料为有机光感型材料；
所述第一部分为板状体，所述第二部分包括多个柱状体，所述柱状体位于所述板状体的一个表面的周边，多个柱状体的截面面积之和小于所述板状体的表面的面积。
2.根据权利要求1所述的制作方法，其特征在于，
所述载板的材质为硅或玻璃；
所述电镀材料为铜；
所述导电金属柱为铜柱。
3.根据权利要求1所述的制作方法，其特征在于，
所述种子导电层为具有粘合性或导电性的金属；
所述有机光感型材料为聚酰亚胺、环丁烯树脂中的至少一种。
4.根据权利要求1所述的制作方法，其特征在于，
所述剥离胶为临时键合胶，剥离方式为光照剥离和/或加热剥离。
CN202211257954.1A 2022-10-14 2022-10-14 一种用于芯片封装的中介层及制作方法 Active CN115332214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211257954.1A CN115332214B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211257954.1A CN115332214B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及制作方法

Publications (2)

Publication Number Publication Date
CN115332214A CN115332214A (zh) 2022-11-11
CN115332214B true CN115332214B (zh) 2023-06-06

Family

ID=83914958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211257954.1A Active CN115332214B (zh) 2022-10-14 2022-10-14 一种用于芯片封装的中介层及制作方法

Country Status (1)

Country Link
CN (1) CN115332214B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
CN107481945B (zh) * 2017-08-16 2019-08-20 华进半导体封装先导技术研发中心有限公司 一种晶圆级扇出型堆叠封装工艺方法
CN108389823A (zh) * 2018-01-31 2018-08-10 浙江卓晶科技有限公司 用于多芯片晶圆级扇出型三维立体封装结构及其封装工艺
CN110634756A (zh) * 2019-08-09 2019-12-31 上海先方半导体有限公司 一种扇出封装方法及封装结构
CN110707075A (zh) * 2019-11-07 2020-01-17 杭州晶通科技有限公司 超高密度多芯片模组的三维扇出型封装结构与制备方法

Also Published As

Publication number Publication date
CN115332214A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US6506664B1 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layer thin film device
US9554469B2 (en) Method of fabricating a polymer frame with a rectangular array of cavities
TWI527179B (zh) 藉由通孔垂直互連三維電子模組之方法
US9349788B2 (en) Thin film capacitors embedded in polymer dielectric
KR101713643B1 (ko) 칩 패키지
TWI647790B (zh) 以聚合物部件爲主的互連體
CN111554639A (zh) 嵌入式芯片封装及其制造方法
WO2020176559A1 (en) Embedded semiconductor packages and methods thereof
CN111599702A (zh) 扇出型芯片封装结构的制作方法
CN112420524B (zh) 一种支撑框架及其制造方法
US20230386950A1 (en) 3d fan-out packaging structure of interconnection system with ultra-high density and method for manufacturing the same
CN115332214B (zh) 一种用于芯片封装的中介层及制作方法
CN115332088A (zh) 一种基于中介层的封装及制作方法
CN115332187A (zh) 一种基于中介层的封装
CN112968012B (zh) 扇出型芯片堆叠封装结构及其制造方法
CN115101514A (zh) 一种高密度3d堆叠扇出型封装结构及其制造工艺
CN113471160A (zh) 芯片封装结构及其制作方法
CN115332215B (zh) 一种用于芯片封装的中介层及制作方法
CN209804638U (zh) 扇出型天线封装结构
CN114446918A (zh) Mcm封装结构及其制作方法
CN109768026B (zh) 埋入式基板及其制作方法
CN110828408A (zh) 一种三维扇出型封装结构及其制造方法
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
US20220328391A1 (en) Semiconductor substrate and manufacturing method thereof and semiconductor package structure
CN217933781U (zh) 一种布线层结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant