CN111599702A - 扇出型芯片封装结构的制作方法 - Google Patents
扇出型芯片封装结构的制作方法 Download PDFInfo
- Publication number
- CN111599702A CN111599702A CN201910336045.9A CN201910336045A CN111599702A CN 111599702 A CN111599702 A CN 111599702A CN 201910336045 A CN201910336045 A CN 201910336045A CN 111599702 A CN111599702 A CN 111599702A
- Authority
- CN
- China
- Prior art keywords
- layer
- fan
- photoresist layer
- forming
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000000465 moulding Methods 0.000 claims description 29
- 239000004033 plastic Substances 0.000 claims description 23
- 238000009713 electroplating Methods 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 9
- 229910000679 solder Inorganic materials 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 claims description 8
- 230000008569 process Effects 0.000 abstract description 19
- 238000012858 packaging process Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 139
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000007788 liquid Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012536 packaging technology Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000748 compression moulding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012785 packaging film Substances 0.000 description 1
- 229920006280 packaging film Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明提供了一种扇出型芯片封装结构的制作方法，先将多个晶粒封装在一起形成一封装结构，之后对该封装结构中的多个晶粒使用同一工序依次制作再布线层以及输入/输出接口，然后切割后形成多个扇出型芯片封装结构。相对于各个晶粒分别制作再布线层以及输入/输出接口的方案，本发明由于对多个晶粒同时制作，因而能提高封装工艺中的生产效率。
Description
技术领域
本发明涉及芯片封装技术领域，尤其涉及一种扇出型芯片封装结构的制作方法。
背景技术
近年来，随着电路集成技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。封装技术不但影响产品的性能，而且还制约产品的小型化。随着芯片的不断小型化、集成化，芯片的引脚越来越多，尺寸越来越小，集成电路领域对封装技术的要求也越来越高。传统的倒装芯片晶圆级封装方案中I/O连接端子由于散布在芯片表面面积之内，从而限制了I/O连接数目，已不能满足需求。
针对上述需求，行业内出现了扇出型芯片封装技术。扇出型芯片封装技术采用线路堆叠，能实现I/O连接端子的更高集成度，且具有低成本的优点，因此正在迅速成为新型芯片封装技术的选择。
然而，现有扇出型芯片封装生产效率较低。
有鉴于此，本发明提供一种新的扇出型芯片封装结构的制作方法，以提升生产效率。
发明内容
本发明的发明目的是提供一种扇出型芯片封装结构的制作方法，提升封装工艺的生产效率。
为实现上述目的，本发明提供一种扇出型芯片封装结构的制作方法，包括：
提供多个晶粒以及载板，每一所述晶粒包括正面与背面，所述正面具有电互连结构，将所述多个晶粒的正面置于所述载板，封装所述多个晶粒，形成封装结构；
去除所述载板，暴露所述封装结构中每一晶粒的正面；
在所暴露的每一晶粒的正面依次形成再布线层以及输入/输出接口，切割后形成多个扇出型芯片封装结构。本方案先将多个晶粒封装在一起形成一封装结构，之后对该封装结构中的多个晶粒使用同一工序依次制作再布线层以及输入/输出接口，然后切割后形成多个扇出型芯片封装结构。相对于各个晶粒分别制作再布线层以及输入/输出接口的方案，本方案由于对多个晶粒同时制作，因而能提高封装工艺中的生产效率。
可选地，所述输入/输出接口为焊球或引脚。焊球可用于扇出型芯片封装结构与外接电路板，例如印刷电路板(PCB)倒装时的焊接。引脚可用于扇出型芯片封装结构与外接电路板正装时的电连接。换言之，本发明的方案可兼容现有的封装技术。
可选地，多个晶圆切割后形成的晶粒承载在同一载板上形成一个封装结构。本发明不限定同时制作再布线层以及输入/输出接口的晶粒的数目，可以为两个、三个、一个晶圆切割后所有晶粒、甚至可以是多个晶圆切割后所有晶粒。可以理解的是，数目越多，生产效率越高。
可选地，去除所述载板前，减薄所述封装结构中的第一塑封层，直至暴露所述多个晶粒的背面。相对于不减薄塑封层的封装结构，各个扇出型芯片封装结构的整体厚度较小，有利于小型化。
可选地，封装所述多个晶粒前，在所述晶粒的背面以及晶粒之间的载板表面形成密封层，所述密封层用于防止封装步骤中所述多个晶粒在所述载板上移位。可以理解的是，一次封装的晶粒数目越多，封装结构的平面尺寸越大，塑封料固化收缩产生的移位越大，密封层固定各个晶粒在载板上的位置，可避免上述移位问题。
可选地，a)所述输入/输出接口形成于所述再布线层上；或b)在所述再布线层上形成扇出线路，所述输入/输出接口形成于所述扇出线路上。a)与b)方案可实现将晶粒正面焊盘之间的狭小间距扩张至输入/输出接口之间的较大间距。
可选地，形成再布线层包括：
在所暴露的每一晶粒的正面以及第一塑封层上形成光刻胶层；
曝光显影所述光刻胶层，去除第一预定区域的光刻胶层，所述第一预定区域对应所述晶粒正面的焊盘，所述焊盘与所述电互连结构电连接；
在所述第一预定区域填充金属层以形成所述再布线层；
灰化去除剩余的光刻胶层。
可选地，在所述再布线层上形成扇出线路包括：
在所述晶粒的正面以及再布线层上形成第二塑封层；
去除所述第二塑封层的部分区域形成通孔，所述通孔暴露所述再布线层；
在所述通孔内以及通孔外的第二塑封层上形成光刻胶层；
曝光显影所述光刻胶层保留第二预定区域的光刻胶层；
在所述第二预定区域的互补区域填充金属层以形成所述扇出线路；
灰化去除所述第二预定区域的光刻胶层。
可选地，在所述扇出线路上形成输入/输出接口包括：
在所述扇出线路以及第二塑封层上形成光刻胶层；
曝光显影所述光刻胶层保留第三预定区域的光刻胶；
在所述第三预定区域的互补区域填充金属层以形成所述输入/输出接口；
灰化去除所述第三预定区域的光刻胶层；
在所述第三预定区域形成第三塑封层。
上述方案中的光刻胶层相对于介电层或塑封料等材质的好处在于：图案化完毕后可去除，能减小封装结构的整体厚度。
可选地，在所述第三预定区域形成第三塑封层步骤后，还在所述填充的金属层上镀锡或形成焊球，以形成输入/输出接口。填充的金属层可充当引脚，引脚上镀锡能提高焊接效果。若填充的金属为铜，锡还能防止铜氧化。填充的金属层上还可以形成球下金属层，以提高焊球与填充的金属层之间的粘结效果。
可选地，所述填充金属层采用电镀工艺完成。电镀铜或铝的工艺较为成熟，另外，相对于物理气相沉积或化学气相沉积整面金属后再去除光刻胶层上的金属层的方案，电镀工艺简单、成本较低。
可选地，所述光刻胶层为感光膜。感光膜相对于涂布光刻胶的方案，工艺简单且在图案化时精度高。
附图说明
图1是本发明一实施例的扇出型芯片封装结构的制作方法的流程图；
图2至图14是图1中的流程对应的中间结构示意图；
图15至图17是图1中的流程制作的扇出型芯片封装结构的结构示意图。
为方便理解本发明，以下列出本发明中出现的所有附图标记：
晶粒11 载板20
正面11a 背面11b
封装结构10 焊盘110
第一塑封层12、12’ 密封层13
再布线层15 光刻胶层14、18、21
第一预定区域A 第二塑封层16
通孔17 第二预定区域B
扇出线路19 第三预定区域C
金属层22 第三塑封层23
锡层24 焊球25
扇出型芯片封装结构1a
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明一实施例的扇出型芯片封装结构的制作方法的流程图。图2至图14是图1中的流程对应的中间结构示意图。
首先，参照图1中的步骤S1与图2所示，提供多个晶粒11以及载板20，每一晶粒11包括正面11a与背面11b，正面11a具有电互连结构(未图示)；将多个晶粒11的正面11a置于载板，封装多个晶粒11，形成封装结构10。
晶粒11的数目可以为两个、三个、一个晶圆切割后所有晶粒、甚至可以是多个晶圆切割后所有晶粒，本发明并不限定晶粒11的数目。
晶圆在切割前可以减薄厚度，以降低封装结构10的厚度。
晶粒11包含多种器件，电互连结构用于与各个器件电连接。具体地，晶粒11的正面11a可以具有焊盘110，该焊盘110与电互连结构连接，用于将各个器件的电信号输入/输出。
需要说明的是，封装结构10中，各个晶粒11的结构及功能可以相同，也可以不同。
载板20为硬质板件，可以包括玻璃板、陶瓷板、金属板等。
载板20与晶粒11之间可以设置粘结层，以此实现两者之间的固定。具体地，可以在载板20表面涂布一整面粘结层，将多个晶粒11置于该粘结层上。
封装可以采用在各晶粒11之间填充液态塑封料、后经模具高温固化进行。如图2所示，封装结构10中的第一塑封层12的厚度较厚。
一个可选方案中，如图3所示，可以在塑封料固化后，减薄封装结构10中的第一塑封层12，直至暴露多个晶粒11的背面11b。减薄后的第一塑封层12记为第一塑封层12’。
再一个可选方案中，如图4所示，填充塑封料前，还在晶粒11的背面11b以及晶粒11之间的载板20表面形成密封层13。可以理解的是，一次封装的晶粒11数目越多，封装结构10的平面尺寸越大，塑封料固化收缩带动晶粒11产生的移位越大，密封层13固定各个晶粒11在载板20上的位置，可避免上述移位问题。
密封层13可采用聚合物绝缘材料液体或糊状体，可通过喷涂(spraying)、印刷(printing)、涂覆(Coating)等方式形成。
以下以图3中的结构介绍后续步骤。可以理解，后续步骤对于图2、图4中的结构同样适用。
接着，参照图1中的步骤S2与图5所示，去除载板20，暴露封装结构10中每一晶粒11的正面11a。
载板20的去除方式可以为激光剥离等现有去除方式。
之后，参照图1中的步骤S3、以及图6至图17所示，在所暴露的每一晶粒11的正面11a依次形成再布线层15以及输入/输出接口，切割后形成多个扇出型芯片封装结构1a。
为清楚显示再布线层(RDL)15以及输入/输出接口的制作工序，以下以图5中的P区域为例进行介绍。换言之，以两个晶粒11为例，介绍同时制作再布线层15以及输入/输出接口的工艺步骤。
一个可选方案中，形成再布线层15的步骤S31包括步骤S310-S313。
步骤S310：参照图6所示，在所暴露的每一晶粒11的正面11a以及第一塑封层12’上形成光刻胶层14。
本步骤S310中，一个可选方案中，形成的光刻胶层14可为感光膜。感光膜可以从胶带上撕下，贴敷在每一晶粒11的正面11a以及第一塑封层12’上。其它可选方案中，光刻胶层14也可以采用先涂布液体光刻胶，后加热固化。
步骤S311：仍参照图6所示，曝光显影光刻胶层14，去除第一预定区域A的光刻胶层14，第一预定区域A对应晶粒正面11a的焊盘110，焊盘110与电互连结构电连接。
需要说明的是，第一预定区域A对应晶粒正面11a的焊盘110中的对应是指暴露出全部或部分焊盘110即可，换言之，第一预定区域A的面积可以大于全部或部分焊盘110的面积。
本步骤S311对光刻胶层14进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层14。
步骤S312：继续参照图6所示，在第一预定区域A填充金属层以形成再布线层15。
一个可选方案中，本步骤S312采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层14上的金属层。
步骤S313：参照图7所示，灰化去除剩余的光刻胶层14。
灰化去除剩余的光刻胶层14，能减小最终封装结构的整体厚度。
需要说明的是，本步骤S31中的再布线层15根据设计需要进行布置，各个晶粒11上的再布线层15的分布可以相同，也可以不同。
一个可选方案中，还在再布线层15上形成扇出线路19。本步骤S32可以包括步骤S320-S325。
步骤S320：参照图8所示，在晶粒11的正面11a以及再布线层15上形成第二塑封层16。
一个可选方案中，第二塑封层16可以采用压膜法(ABF)形成。压膜法包括：先在晶粒11的正面11a以及再布线层15上贴装半固态塑封膜；对合热压模具，该半固态塑封膜变为液态塑封料，充分流动后，继续加热该塑封料由液态变为固态第二塑封层16。其它可选方案中，第二塑封层16可以与第一塑封层12的形成工艺相同，即采用注塑工艺形成。
步骤S321：仍参照图8所示，去除第二塑封层16的部分区域形成通孔17，通孔17暴露再布线层15。
通孔17可以采用激光切割法等现有工艺形成。
在具体实施过程中，一个再布线层15上的通孔17可以制作多个，满足晶粒11大电流的需求，也能降低单个导电插塞(由通孔17内填充的金属形成)的自身电阻。
步骤S322：参照图8与图9所示，在通孔17内以及通孔17外的第二塑封层16上形成光刻胶层18。
本步骤S322中，一个可选方案中，形成的光刻胶层18可为感光膜。感光膜可以从胶带上撕下，贴敷在第二塑封层16上。其它可选方案中，光刻胶层18也可以采用先涂布液体光刻胶，后加热固化。
步骤S323：仍参照图9所示，曝光显影光刻胶层18保留第二预定区域B的光刻胶层18。第二预定区域B与待形成扇出线路19的区域互补。
本步骤S323对光刻胶层18进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层18。
步骤S324：参照图9所示，在第二预定区域B的互补区域填充金属层以形成扇出线路19。
一个可选方案中，本步骤S324采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层18上的金属层。
步骤S325：参照图10所示，灰化去除第二预定区域B的光刻胶层18。
灰化去除图案化后的光刻胶层18，能减小最终封装结构的整体厚度。
需要说明的是，本步骤S32中的扇出线路19根据设计需要进行布置，各个晶粒11上的扇出线路19的分布可以相同，也可以不同。
之后，在扇出线路19上形成输入/输出接口。具体地，本步骤S33可以包括步骤S330-S336。
步骤S330：参照图11所示，在扇出线路19以及第二塑封层16上形成光刻胶层21。
本步骤S330中，一个可选方案中，形成的光刻胶层21可为感光膜。感光膜可以从胶带上撕下，贴敷在扇出线路19以及第二塑封层16上。其它可选方案中，光刻胶层21也可以采用先涂布液体光刻胶，后加热固化。
步骤S331：仍参照图11所示，曝光显影光刻胶层21保留第三预定区域C的光刻胶21。第三预定区域C与待形成输入/输出接口的区域互补。
本步骤S331对光刻胶层21进行了图案化。其它可选方案中，也可以使用其它易去除的牺牲材质代替光刻胶层21。
步骤S332：继续参照图11所示，在第三预定区域C的互补区域填充金属层22以形成输入/输出接口。
一个可选方案中，本步骤S332采用电镀工艺完成。电镀铜或铝的工艺较为成熟。电镀铜或铝之前，还可以先电镀一层籽晶层(Seed Layer)。其它可选方案中，也可以物理气相沉积或化学气相沉积整面金属层后再去除光刻胶层21上的金属层。
步骤S333：参照图12所示，灰化去除第三预定区域C的光刻胶层21。
步骤S334：继续参照图12所示，在第三预定区域C形成第三塑封层23。
一个可选方案中，第三塑封层23可以采用压膜法(ABF)形成。其它可选方案中，第三塑封层23可以与第一塑封层12的形成工艺相同。
第三塑封层23相对于空气间隙，能提高相邻输入/输出接口、以及扇出线路19之间的电绝缘性能。
一个可选方案中，还可以进行步骤S335：参照图13所示，在填充的金属层22上镀锡层24，填充的金属层22与锡层24形成引脚，充当输入/输出接口；或参照图14所示，在填充的金属层22上形成焊球25，填充的金属层22与焊球25形成输入/输出接口。
再之后，进行步骤S336：参照图12、13、14所示，沿虚线所示切割道切割上述封装结构，对应形成图15、16、17中的多个扇出型芯片封装结构1a。
可以看出，本申请由于对多个晶粒11同时制作再布线层15、扇出线路19以及输入/输出接口，因而能提高封装工艺中的生产效率。
需要说明的是，扇出线路19以及再布线层15实现了将晶粒正面焊盘110之间的狭小间距扩张至输入/输出接口之间的较大间距。在具体实施过程中，也可以省略步骤S32，直接在再布线层15上制作输入/输出接口。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种扇出型芯片封装结构的制作方法，其特征在于，包括：
提供多个晶粒以及载板，每一所述晶粒包括正面与背面，所述正面具有电互连结构；将所述多个晶粒的正面置于所述载板，封装所述多个晶粒，形成封装结构；
去除所述载板，暴露所述封装结构中每一晶粒的正面；
在所暴露的每一晶粒的正面依次形成再布线层以及输入/输出接口，切割后形成多个扇出型芯片封装结构。
2.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，所述输入/输出接口为焊球或引脚。
3.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，多个晶圆切割后形成的晶粒承载在同一载板上形成一个封装结构。
4.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，去除所述载板前，减薄所述封装结构中的第一塑封层，直至暴露所述多个晶粒的背面。
5.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，封装所述多个晶粒前，在所述晶粒的背面以及晶粒之间的载板表面形成密封层，所述密封层用于防止封装步骤中所述多个晶粒在所述载板上移位。
6.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，所述输入/输出接口形成于所述再布线层上；或在所述再布线层上形成扇出线路，所述输入/输出接口形成于所述扇出线路上。
7.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，形成再布线层包括：
在所暴露的每一晶粒的正面以及第一塑封层上形成光刻胶层；
曝光显影所述光刻胶层，去除第一预定区域的光刻胶层，所述第一预定区域对应所述晶粒正面的焊盘，所述焊盘与所述电互连结构电连接；
在所述第一预定区域填充金属层以形成所述再布线层；
灰化去除剩余的光刻胶层。
8.根据权利要求1所述的扇出型芯片封装结构的制作方法，其特征在于，在所述再布线层上形成扇出线路包括：
在所述晶粒的正面以及再布线层上形成第二塑封层；
去除所述第二塑封层的部分区域形成通孔，所述通孔暴露所述再布线层；
在所述通孔内以及通孔外的第二塑封层上形成光刻胶层；
曝光显影所述光刻胶层保留第二预定区域的光刻胶层；
在所述第二预定区域的互补区域填充金属层以形成所述扇出线路；
灰化去除所述第二预定区域的光刻胶层。
9.根据权利要求6所述的扇出型芯片封装结构的制作方法，其特征在于，在所述扇出线路上形成输入/输出接口包括：
在所述扇出线路以及第二塑封层上形成光刻胶层；
曝光显影所述光刻胶层保留第三预定区域的光刻胶；
在所述第三预定区域的互补区域填充金属层以形成所述输入/输出接口；
灰化去除所述第三预定区域的光刻胶层；
在所述第三预定区域形成第三塑封层。
10.根据权利要求9所述的扇出型芯片封装结构的制作方法，其特征在于，在所述第三预定区域形成第三塑封层步骤后，还在所述填充的金属层上镀锡或形成焊球，以形成输入/输出接口。
11.根据权利要求7、8或9所述的扇出型芯片封装结构的制作方法，其特征在于，所述填充金属层采用电镀工艺完成。
12.根据权利要求7、8或9所述的扇出型芯片封装结构的制作方法，其特征在于，所述光刻胶层为感光膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910336045.9A CN111599702A (zh) | 2019-04-24 | 2019-04-24 | 扇出型芯片封装结构的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910336045.9A CN111599702A (zh) | 2019-04-24 | 2019-04-24 | 扇出型芯片封装结构的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111599702A true CN111599702A (zh) | 2020-08-28 |
Family
ID=72186978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910336045.9A Pending CN111599702A (zh) | 2019-04-24 | 2019-04-24 | 扇出型芯片封装结构的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599702A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113611603A (zh) * | 2021-07-29 | 2021-11-05 | 矽磐微电子(重庆)有限公司 | 半导体结构的制造方法 |
| CN114361051A (zh) * | 2021-12-24 | 2022-04-15 | 苏州科阳半导体有限公司 | 一种多芯片正装重置晶圆级封装结构及方法 |
| WO2022206749A1 (zh) * | 2021-03-29 | 2022-10-06 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| WO2023087847A1 (zh) * | 2021-11-19 | 2023-05-25 | 华天科技（昆山）电子有限公司 | 芯片的扇出型超薄封装结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180145044A1 (en) * | 2015-05-11 | 2018-05-24 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108538803A (zh) * | 2018-03-21 | 2018-09-14 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片后组装扇出型封装结构及制作方法 |
-
2019
- 2019-04-24 CN CN201910336045.9A patent/CN111599702A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180145044A1 (en) * | 2015-05-11 | 2018-05-24 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
| CN108231607A (zh) * | 2016-11-29 | 2018-06-29 | Pep创新私人有限公司 | 芯片封装方法及封装结构 |
| CN108538803A (zh) * | 2018-03-21 | 2018-09-14 | 华进半导体封装先导技术研发中心有限公司 | 一种芯片后组装扇出型封装结构及制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022206749A1 (zh) * | 2021-03-29 | 2022-10-06 | 矽磐微电子(重庆)有限公司 | 半导体封装方法及半导体封装结构 |
| CN113611603A (zh) * | 2021-07-29 | 2021-11-05 | 矽磐微电子(重庆)有限公司 | 半导体结构的制造方法 |
| WO2023087847A1 (zh) * | 2021-11-19 | 2023-05-25 | 华天科技（昆山）电子有限公司 | 芯片的扇出型超薄封装结构及其制作方法 |
| CN114361051A (zh) * | 2021-12-24 | 2022-04-15 | 苏州科阳半导体有限公司 | 一种多芯片正装重置晶圆级封装结构及方法 |
| CN114361051B (zh) * | 2021-12-24 | 2023-03-10 | 苏州科阳半导体有限公司 | 一种多芯片正装重置晶圆级封装结构及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111599702A (zh) | 扇出型芯片封装结构的制作方法 | |
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| US7608929B2 (en) | Electrical connector structure of circuit board and method for fabricating the same | |
| TWI647790B (zh) | 以聚合物部件爲主的互連體 | |
| JP4899603B2 (ja) | 三次元半導体パッケージ製造方法 | |
| US8399980B2 (en) | Electronic component used for wiring and method for manufacturing the same | |
| CN103779235A (zh) | 扇出晶圆级封装结构 | |
| JP7534523B2 (ja) | パッケージ基板の製作方法 | |
| KR20030060914A (ko) | 집적 장치를 갖는 마이크로 전자 기판 | |
| EP1356519A2 (en) | Integrated core microelectronic package | |
| US8952268B2 (en) | Interposed substrate and manufacturing method thereof | |
| US8061024B2 (en) | Method of fabricating a circuit board and semiconductor package. | |
| JP2016004992A (ja) | パッケージ方法 | |
| US9196507B1 (en) | Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same | |
| CN113496983A (zh) | 半导体封装载板及其制法与半导体封装制程 | |
| CN115332088A (zh) | 一种基于中介层的封装及制作方法 | |
| US7560306B2 (en) | Manufacturing process for chip package without core | |
| JP2023541730A (ja) | パッケージング構造及びその製造方法 | |
| CN114446918A (zh) | Mcm封装结构及其制作方法 | |
| US9955578B2 (en) | Circuit structure | |
| CN216288317U (zh) | 一种封装机构 | |
| CN115332214B (zh) | 一种用于芯片封装的中介层及制作方法 | |
| CN109545691B (zh) | 一种超薄扇出型封装结构的制造方法 | |
| US20220336341A1 (en) | Lithographically defined electrical interconnects from conductive pastes | |
| CN115579296A (zh) | 一种嵌埋倒装芯片封装基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200828 |
|
| RJ01 | Rejection of invention patent application after publication |