TWI647790B - 以聚合物部件爲主的互連體 - Google Patents

以聚合物部件爲主的互連體 Download PDF

Info

Publication number
TWI647790B
TWI647790B TW104130797A TW104130797A TWI647790B TW I647790 B TWI647790 B TW I647790B TW 104130797 A TW104130797 A TW 104130797A TW 104130797 A TW104130797 A TW 104130797A TW I647790 B TWI647790 B TW I647790B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
substrate
forming
line
Prior art date
Application number
TW104130797A
Other languages
English (en)
Other versions
TW201631701A (zh
Inventor
西普里恩Ｅ 尤左
瑞吉許 卡特卡
查爾斯Ｇ 沃伊奇克
桂蓮 高
阿卡爾古德Ｒ 席塔倫
Original Assignee
美商英凡薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英凡薩斯公司 filed Critical 美商英凡薩斯公司
Publication of TW201631701A publication Critical patent/TW201631701A/zh
Application granted granted Critical
Publication of TWI647790B publication Critical patent/TWI647790B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate

Abstract

一種適用於互相附接積體電路總成之互連體包含一聚合物部件，該聚合物部件具有導電性及/或塗布有一導電材料。在某些實施例中該等互連體取代金屬接合線。本發明亦提供其他特徵。

Description

以聚合物部件為主的互連體
本發明說明互連體結構。示範實施例包括可用於積體電路及其總成之互連體結構。
一積體電路(IC)係具有多數小接觸墊之一小裝置，而該等小接觸墊必須與另一電路連接以形成一完整系統。在不同IC或IC總成間之互連可透過一互連體基材，即具有多數互連體線之一基材，例如一印刷電路板(PCB)或一插入物來達成。有時，該等IC之接觸墊藉由多數金屬接合線與該基材之接觸墊連接：該等金屬線之一端附接在該IC之頂表面上，且另一端附接在該基材之頂表面上(例如，藉由熔化該金屬線之該端或藉由超音波接合)。但是，為減少該總成之尺寸及縮短電氣路徑，可省略該等金屬線：該等IC可藉由倒裝晶片技術與該基材連接，即，在沒有該等金屬線中介之情形下，藉由焊料、黏著劑(導電或各向異性)、或擴散接合，該IC之接觸墊可附接在該基材之接觸墊上。
有時該等IC互相上下堆疊，且不同IC之接觸墊可如在倒裝晶片附接中一般地藉由焊料、黏著劑、或擴散接合而連接在一起。該堆疊體可接著與一互連體基材連接。 多數堆疊體或IC總成可與該基材連接以形成更大之總成，而該等更大之總成可接著藉由可使用之另外基材的類似技術與其他總成連接。
若一總成包括不同橫向尺寸之一IC或基材堆疊體，會產生一複雜的情況；請參見顯示被稱為「晶粒」之三IC112.1、112.2、112.3的圖1A。(IC可在一半導體晶圓中批式地製造，且該半導體晶圓接著被切斷以分離該等IC與該晶圓；各該IC被稱為一晶粒或一晶片)。該等三晶粒堆疊在一基材102上，且相鄰晶粒互相倒裝晶片附接，但該頂晶粒(112.3)藉由一金屬接合線114與該基材連接，且該金屬接合線附接在該晶粒之頂表面及該基材上。為了縮短這連接，該線可藉由通過該晶粒112.1與112.2之導電路徑(例如使用基板穿孔(TSV)取代。但是，消除該TSV複雜性之一較簡單解決方法係，如圖1B所示，連接該金屬線114與該晶粒112.3之底部。這可藉由圖2A與2B之一製程來達成：先附接該等金屬線114及晶粒112.1與112.2(而非112.3)在基材102上，如圖2A所示，藉由一模製化合物(例如環氧樹脂)128封裝該等金屬線及該晶粒112.1與112.2以穩定該等金屬線114，且接著將該晶粒112.3放在晶粒112.2及該環氧樹脂上並接合該晶粒112.3與該等金屬線114，如圖2B所示。請參見例如，在此全部加入作為參考之Sato等人的美國專利第8,618,659號的圖6及在此全部加入作為參考之Caskey等人的美國預核准專利公報第2014/0036454號的圖1。
因為該等金屬線一次一條地附接在該基材上，將該等金屬線114接合在該基材102上(如圖1A或1B所示)係一冗長之製程，如在此全部加入作為參考之Mohammed的美國預核准專利公報第2013/0313716號中所述。這對於大量金屬線(例如數百或數千)而言是特別繁重的。
因此需要提供用以形成互連之改良製程及材料。
這部份概述本發明之示範實施例的某些特徵。其他特徵在以下說明。本發明不限於在這部份中所述之特徵。
在各種實施例中，藉由塗布金屬之聚合物，或藉由塗布有非金屬導電層之聚合物取代例如114之金屬線。在某些實施例中，所有線之該等聚合物部件(聚合物芯)可，例如，藉由衝壓或藉由沈積及蝕刻同時地形成。接著，例如，藉由電沈積及/或無電沈積及/或濺鍍及/或化學蒸氣沈積(CVD)及/或印刷及/或任何其他適當技術可在所有聚合物芯上同時地形成該導電塗層。在某些實施例中，這比將多數金屬線一次一條地接合在該基材上快且便宜，特別是對於大量線而言。此外，某些聚合物比金屬便宜。但是，本發明不限於任何數目之線，且包括只有一以聚合物為主之線的實施例。另外，本發明包括具有一次一條地附接在該基材上之多數以聚合物為主的線的實施例。
在某些實施例中，該聚合物具有導電性，且一 導電塗層可存在或不存在。如下所述，其他特徵及優點在本發明之範圍內。
100‧‧‧微電子總成
102‧‧‧基材；插入物
102S‧‧‧本體；基材
104,104.T,104.B‧‧‧電路層
105‧‧‧側壁
106,144.2,146‧‧‧晶種層
108‧‧‧中央區域
110‧‧‧周邊區域
112‧‧‧微電子組件
112.1,112.2,112.3,112.4,112.5,112.6,112.7‧‧‧晶粒
114‧‧‧金屬接合線；金屬線
116‧‧‧電路；電路元件
116L‧‧‧線
112C,118,120‧‧‧接觸墊
122‧‧‧導電通孔；TSV
124‧‧‧聚合物線
128‧‧‧模製化合物；封裝；封裝層
130‧‧‧聚合物芯；芯
130S‧‧‧聚合物片
132,132L,132R‧‧‧導電塗層
140.1‧‧‧連接部
142‧‧‧光阻層；光阻
144,144.1‧‧‧導電塗層；金屬層；導電層
148‧‧‧焊料
150‧‧‧導電線路；銅線路
324‧‧‧介電層；介電體
500‧‧‧製造方法
502,504,506,508,510,512,514,516,518,520‧‧‧步驟
2410‧‧‧線
圖1A至1B及圖2A至2B係包括不同橫向尺寸之一積體電路堆疊體的習知總成。
圖3係一微電子總成的垂直橫截面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖4係一微電子總成的平面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖5係製造一微電子總成的一方法的流程圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖6A至6J係在不同製造階段之一微電子總成的垂直橫截面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖7A至7B係在不同製造階段之依據本發明某些實施例之一微電子總成的垂直橫截面圖。
圖8A至8C係一微電子總成之垂直橫截面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖9A至9D係在不同製造階段之一微電子總成的垂直橫截面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
圖10係一微電子總成之垂直橫截面圖，該微電子總成包括具有依據本發明實施例之多數聚合物線的一基材。
圖11係一微電子總成之垂直橫截面圖，該微電子總成包括具有依據本發明實施例之多數聚合物線的一基材。
圖12係一微電子總成之垂直橫截面圖，該微電子總成包括依據本發明實施例之具有多數聚合物線的一基材。
圖13係一微電子總成之垂直橫截面圖，該微電子總成沒有一基材且具有依據本發明實施例之多數聚合物線。
圖14A至14C係在不同製造階段之一微電子總成的垂直橫截面圖，該微電子總成具有依據本發明某些實施例之多數聚合物線。
圖15係具有依據本發明某些實施例之多數聚合物線之一微電子總成的垂直橫截面圖，該等聚合物線具有一不連續導電塗層。
圖16A至16B係具有依據本發明某些實施例之多數聚合物線之一微電子總成的平面圖，該等聚合物線具有一不連續導電塗層。
圖17A係具有依據本發明某些實施例之多數聚合物線之一微電子總成的垂直橫截面圖，該等聚合物線具有一不連續金屬塗層。
圖17B係具有依據本發明某些實施例之多數聚合物線之一微電子總成的平面圖，該等聚合物線具有一不連續金屬塗層。
圖18係依據本發明某些實施例之一聚合物線之平行六面體芯的立體圖。
圖19A至19C係在不同製造階段之具有依據本發明某些實施例之多數聚合物線的微電子總成的垂直橫截面圖，該等聚合物線具有一不連續金屬塗層。
圖20係具有依據本發明某些實施例之多數聚合物線之微電子總成的垂直橫截面圖，該等聚合物線具有一不連續金屬塗層。
圖21係具有依據本發明某些實施例之多數聚合物線之微電子總成的平面圖，該等聚合物線具有一不連續金屬塗層。
圖22係具有依據本發明某些實施例之多數聚合物線之微電子總成的垂直橫截面圖，該等聚合物線具有一不連續金屬塗層。
圖23係具有依據本發明某些實施例之多數聚合物線之微電子總成的垂直橫截面圖，該等聚合物線具有一不連續金屬塗層。
圖24係一微電子總成的垂直橫截面圖，該微電子總成包括具有依據本發明某些實施例之多數聚合物線的一基材。
這部份顯示本發明之某些實施例。
請參閱圖式，其中使用類似符號表示類似特徵，在圖3中顯示依據本發明一實施例之一微電子總成100。圖3之實施例顯示可為供電腦或其他應用使用之IC的四微電子組件112(112.1至112.4)，例如半導體晶片或具有多數晶片及插入物之多數總成；可具有任何數目之IC及總成。
基材102可為一印刷電路板或其他某種基材，且在圖3之實施例中，基材102係一插入物，該插入物具有在頂部之多數接觸墊118及在底部之多數接觸墊120以連接多數IC或其他插入物或多數PCB或可能之其他組件。插入物102具有由例如介電或導電或半導體之一適當材料製成的一本體102S，且該適當材料可包括矽、玻璃、金屬等。一示範介電基材102S包括一或多數層有機介電材料或複合介電材料，例如，但不限於：聚醯亞胺、聚四氟乙烯(「PTFE」)、環氧樹脂、環氧樹脂-玻璃、FR-4、BT樹脂、熱塑性或熱固性塑膠材料。對於插入物102及本體102S，吾人將使用相同用語「基材」。
為了容易顯示，基材102S實質平坦，例如，呈片狀，且在某些實施例中可薄至1至500μm，但亦可為其他形狀及厚度形態。基材102S係顯示為水平以便說明，但可為任何角度或厚度，不一定為平坦，且具有包括，例如，可變厚度、空腔及其他特徵的其他幾何形狀。
在所示實施例中，插入物102包括在基材102S頂部之一電路層104.T及在基材102S底部之一電路層 104.B。基材102S可與電路層104(即104.T與104.B)一起包括電路116，該電路116包括多數互連體、電阻、電容、電晶體、或其他電路元件。接觸墊118與120係電路116之一部份。
在所示實施例中，電路116包括通過基材102S以連接各種電路元件之多數導電通孔122(基板穿孔，或TSV)。若該基材102S不是介電體，TSV122可藉由一介電層324與基材102S電氣地絕緣。在所示實施例中，介電體324亦覆蓋基材102S之頂表面，但這些特徵是可選擇的。
電路層104各包括由電路116提供之多數導電線116L，該等導電線116L連接該等TSV122及接觸墊118與120。線116L亦以一所欲圖案互連選擇之接觸墊118，且可以一所欲圖案互連選擇之接觸墊120。元件116L、118、120中之一或多數(可能是全部)可由例如銅、金、鎳、或其合金等金屬材料，或由摻雜多晶矽、或其他種類之導體形成。本發明不限於這些細節：可省略該等層104中之一或兩者，且某些實施例沒有電路或在底部之接觸墊。
在所述之示範實施例中，基材102S具有一中央區域108，且頂接觸墊118藉由多數連接部140.1(可為焊料或任何其他種類之上述連接部，可能包括金屬線；即使該連接部顯示為倒裝晶片，但亦可使用非倒裝晶片)附接在晶粒112.1之接觸墊112C上。中央區域108被具有多數聚合物線124之一周邊區域110包圍，且該等聚合物線124如下所述地附接在其他頂接觸墊118上。區域108與110可具有 任何幾何形狀，且不一定互相相鄰或互相包圍。
元件116、118、120可定位在區域108及/或110中，且一單一元件可延伸至兩區域。若一元件116在一表面暴露，該元件可由該表面突出，可與該表面齊平，或可相對於該表面凹陷且透過一孔或凹部暴露。
聚合物線124與某些接觸墊118接合。吾人稱線124為「聚合物線」，即使它們可包括一非聚合物導電塗層132(例如，金屬)，如插圖A所示：一聚合物線124包括一介電或導電聚合物芯130，且該聚合物芯130被塗層132覆蓋。多數聚合物線124可包括如下所述之多數另外之層(未圖示)，例如，在該聚合物芯130與該導電塗層132間之一障壁層及一晶種層(若該等另外之層具有導電性，它們可被視為塗層132之一部份)。多數聚合物線124可由基材102S向上延伸。
用於芯130之示範聚合物材料係塑膠及感光材料。示範塑膠材料係聚醯亞胺、苯并環丁烷(BCB)、環氧樹脂、壓克力、聚醯胺、聚對苯二甲酸乙二酯(PET)、聚乙烯、聚丙烯、聚苯乙烯、聚氯乙烯樹脂、聚碳酸酯、及聚胺基甲酸酯。在某些實施例中，該聚合物芯130可包括可為導電或非導電之微粒材料及強化微粒元件。用於導電塗層132之示範材料係金屬(例如，銅、金、鎳、焊料、鋁等)、或非金屬導體(例如摻雜多晶矽或碳)、或該等材料之一合金或其他組合。在示範實施例中，該等聚合物線124之高度係在大約1至500μm之範圍內且具有等於或小於大 約1至200μm之一寬度。該塗層132之厚度可在0.2至15μm之範圍內。在某些實施例中，該等障壁及晶種層具有導電性，且係塗層132之一部份，並且具有如上所述之一組合厚度。在示範實施例中，該等聚合物線124之縱橫比係等於或大於大約3：1，且宜在5：1與50：1之間。這些尺寸只是示範；可為任何其他尺寸。
在各種實施例中，該聚合物芯130包括一聚合物基質，該聚合物基質含有任何適當量之聚合物材料且包括非聚合物添加物。例如，該聚合物芯130可包括藉由聚合物結合之多數聚合物或微粒的一複合物。
在某些實施例中，該芯130包括一陶瓷而不是一聚合物，或與一聚合物混合之一陶瓷。適當陶瓷材料包括氧化鋁、二氧化矽、氧化鋯、或其任一組合。為簡化說明，可包括一聚合物及/或陶瓷之該芯130在此稱為「聚合物芯130」或「芯130」。
在某些實施例中，該等聚合物線124由導電聚合物形成。在某些這些實施例中，省略塗層132。適當導電聚合物包括聚吡咯、聚乙烯二氧噻吩、聚(對伸苯基乙烯)、聚苯胺、聚噻吩。
在某些實施例中，該等聚合物線124包括假線或金屬粉末以增加機械剛性及進行熱管理。該等假線可強化該封裝128及對該封裝128提供另外之支持。藉由增加機械剛性，可減少整體結構之翹曲。該等假線可或可不藉由焊料及/或導電塗層132覆蓋。
藉由焊料、黏著劑、接合線、低溫導電接合(例如，金或銀糊)、或其他技術，例如用以連接不同IC之習知技術，可連接該等聚合物線124之頂端或中間部份與其他IC或IC總成或封裝基材(例如，插入物)或印刷電路板(PCB)之接觸墊。如圖所示，該導電塗層132在該聚合物芯130上形成一連續金屬塗層。換言之，該塗層132包圍該芯130。在所示實施例中，該等聚合物線124之頂端附接在晶粒112.3與112.4之接觸墊上。更詳而言之，在區域108中晶粒112.1之接觸墊附接在晶粒112.2之接觸墊112C上。晶粒112.3覆蓋在該晶粒112.2上且延伸進入區域110，其中其接觸墊112C附接在聚合物線124上。晶粒112.3可或不可具有附接在晶粒112.2之接觸墊上的接觸墊。在區域110中晶粒112.4之接觸墊附接在聚合物線124上。晶粒112.3與112.4可在頂部具有多數接觸墊以與其他電路連接。本發明不限於這些例子。
線124可配置成任何圖案。圖4係線124之一示範陣列的俯視圖。在這實施例中，各線124係垂直的。聚合物線124及導電元件116可傳輸多數電子信號通過其中，且各具有一不同信號電位以便可藉由在一單一堆疊體中之微電子組件處理不同信號。
在圖3之實施例中，在基材102S上形成可選擇介電封裝層128以覆蓋晶粒112.1及晶粒112.2之一部份且橫向地封裝聚合物線124以協助固定該等線在其位置中。如果需要，可形成另一層(例如，底部填充，未圖示)以封裝 聚合物線124之頂部且覆蓋晶粒112.3、112.4之底表面；又另一封裝層(未圖示)可覆蓋該晶粒112.3與112.4。本發明不限於這些細節。在某些實施例中，沒有晶粒112.1與112.2；所有接點118均附接在聚合物線124上。
封裝層128及上述其他可能底部填充及封裝層可用以保護在微電子總成100內之該等被封裝元件，特別是聚合物線124，且使該結構更堅固且更可在正常操作、測試、或在運送或附接在其他微電子結構之過程中耐受熱膨脹係數(CTE)的失配。該等封裝層可藉由模製或自旋塗布且接著固化，或可能之其他製程來形成；用於封裝之示範介電材料係揭露於在此全部加入作為參考之Haba等人之美國預核准專利公報第2010/0232129號中。
封裝層128可在放置晶粒112.3與112.4之前形成，且可覆蓋該晶粒112.2。
用於如100之一總成之一示範製造方法500顯示在圖5之流程圖中。在中間製造階段獲得之某些結構係顯示在從圖6A開始之後續圖中。為了容易說明，將說明圖3之結構的製造，但本發明不限於這結構或製造方法。
若需要製造電路116及電路層104之全部或一部份，可加工基材102S。可在製造聚合物線124之各種步驟前、時、或後製造不同電路元件。在圖6A之例子中，加工基材102S以製造電路層104.T而不是電路層104.B，且可能製造除了在該基材102S以下者之所有其他電路元件116。此外，在這階段該等TSV122係盲通孔，即終止在該基材 102S內(基材102S將被薄化以在底部暴露該等TSV)。該電路可，例如，如在以下專利申請案中所述地製造，即，Invensas公司在2014年3月14日申請之美國專利申請案第14/214,365號，及Shen等人在2014年3月12日申請之美國暫時專利申請案第61/952,066號，且該等專利申請案均在此加入作為參考。更詳而言之，在基材102S之頂表面中形成用於該等TSV多數孔，且如果需要，以介電體324襯覆該等孔(例如，若基材102S係必須與該等TSV電氣地絕緣之單晶矽或其他非介電材料)。接著以導電之該TSV材料填充或襯覆該等孔。例如，該TSV材料可藉由電鍍敷形成：首先，沈積障壁及晶種層(未另外地顯示)，接著在該晶種層上電鍍敷一導電材料(例如銅)。若該等障壁及晶種層具有導電性，它們可被視為該等TSV之一部份。接著，可藉由化學機械拋光(CMP)，可移除該TSV與障壁及晶種層之多餘材料，即存在該基材上方之這些部份，以便只在該等孔中留下該TSV材料及該等障壁及晶種材料。或者，可使用在該基材102S上方之某些這些材料來形成電路元件116。
接著在該基材上形成電路層104.T以提供其他電路元件116及接觸墊118。一示範製程係如在前述專利申請案14/214,365及61/952,066中之用於一重分配層(RDL)者。這全部可在該基材102S由該底部薄化以暴露該等TSV前完成；該基材仍依需要地厚(例如，650微米或更厚)以便為後續製造步驟提供機械強度及散熱能力。
該方法500進行至步驟502，其中在基材102S上 形成一或多數聚合物芯130；請參見圖6B。在圖6B中，該等聚合物芯130係垂直圓柱體，但它們不一定是垂直或圓柱形且可為任何所欲形狀，例如，錐形、正方形、矩形、半球形、球形、或管形。它們可朝不同方向傾斜或彎曲不同量，如在此全部加入作為參考之Sato等人之美國專利第8,618,659號中關於線接合所述者。亦請參見在此全部加入作為參考之Mohammed的美國預核准專利公報第2013/0313716號。請注意例如在該‘659專利中之非垂直線接合。在某些實施例中，該等聚合物芯130呈錐形，且它們的尖端可具有特殊形狀，如在此全部加入作為參考之Caskey等人的美國預核准專利公報第2014/0036454號中關於線接合所述者。應了解的是在‘659專利及‘454公報中之線接合形狀的說明可應用於在本發明中之該等聚合物芯130及該等製成之聚合物線124。
該等聚合物芯130可由與該插入物102及例如128之封裝材料相容的各種材料製成。在某些實施例中，該等聚合物芯130係由一塑膠或一感光材料形成。示範塑膠材料包括聚醯亞胺、苯并環丁烷(BCB)、環氧樹脂、壓克力、聚醯胺、聚對苯二甲酸乙二酯(PET)、聚乙烯、聚丙烯、聚苯乙烯、聚氯乙烯樹脂、聚碳酸酯、及聚胺基甲酸酯。例如，藉由一網版印刷法、藉由模板印刷、塗布、遮蔽、衝壓、熱壓、使用一液體毛細管分配一可流動材料、噴塗、直接擴散、使用一黏著劑固定一預成形材料(例如，一圓柱形物體、一具背膠印花)、或在所屬技術領域中習 知及使用之其他適當方法，可施加該等聚合物芯130。該等聚合物芯130可為一預製塑膠，且該預製塑膠係，例如，藉由射出成型、擠製、吹塑成型、加壓成型、轉移成型、熱成形、及其他方法，形成一所欲構態。用以將該聚合物芯130附接在該基材102上之有用黏著材料在所屬技術領域中是習知的，且包括導電、各向異性及介電黏著劑，例如，接點黏著劑、熱塑性黏著劑及熱固性黏著劑，譬如，如一習知環氧樹脂或聚醯亞胺晶粒接合黏著劑之一黏著膠或糊、及/或如聚醯亞胺之一雙面膠帶，且可用以在壓力及/或熱下施加該聚合物芯130。該等芯130可一個一個地或全部一起地附接。
在圖7A之例子中，該等聚合物芯130係形成為與一聚合物片130S一體成形；接著將該片附接在圖6A之基材102之頂表面上以覆蓋該基材；且接著使該聚合物接受一部份移除製程(例如，乾或濕磨蝕或其他適當製程)以移除在該等聚合物芯130間之該等片部份及暴露在該等聚合物芯下方之下方接觸墊118的邊緣；該聚合物只留在芯130中。這部份移除製程可為由芯130移除一小聚合物量的一覆蓋(blanket)製程。
或者，在圖7B中，可將具有片130S之該等聚合物芯130「上下顛倒地」放在該基材102上，即，該等聚合物芯在該片下方。接著可藉由上述任一製程移除該片。
在步驟504(圖5)，在該等聚合物芯130及基材102上形成一障壁層及晶種層。在圖6C中，在該等聚合物芯130 及基材102上施加一障壁層(未另外地顯示)及晶種層106。例如，先在該等聚合物芯130及基材102上形成一障壁層(金屬或介電體，未另外地顯示)以協助金屬黏著且防止金屬擴散至該基材102中。適當障壁層可包括一鈦-鎢層(請參見在此全部加入作為參考之Kosenko等人之美國預核准專利公報第2012/0228778號)、及/或含鎳層(請參見在此全部加入作為參考之Uzoh等人之美國預核准專利公報第2013/0014978號)。該障壁層可藉由濺鍍、原子層沉積、無電電鍍、電鍍(若例如該等聚合物芯130及基材102之頂表面具有導電性以傳輸該電鍍電流)、或可能之其他製程。
接著在該障壁層上沈積一觸媒材料之一晶種層106。藉由，例如，包括一無電或電鍍浴之一浴，或如濺鍍、原子層沉積、或蒸鍍之物理蒸氣沈積(PVD)，可在該聚合物芯130及該基材102上沈積晶種層106。晶種層106可包括鈀、釕、金、銅、鎳、鋁或其組合。該晶種層之一示範厚度可由5變化至200nm。本發明不限於這些例子。在某些實施例中，晶種層106亦可作為一障壁層。
在步驟506，在該基材上形成一遮罩。在圖6D中，該遮罩係一圖案化光阻層142，該圖案化光阻層142形成在該基材102且在該等聚合物芯130間並且與該等聚合物芯分開。光阻(「PR」)142可比該等聚合物芯130高，但不一定如此。光阻142可使用習知技術形成。例如，在某些實施例中，藉由例如旋塗之一適當製程在該基材102上形成光阻142，以覆蓋在聚合物芯130間之所有區域且可能 (但不一定)覆蓋該等聚合物芯130。接著藉由光刻或電子束微影術或某種其他圖案化方法圖案化該光阻142。例如，該圖案化可包括透過一遮罩曝光該光阻(例如在光刻中)、後曝光烘烤該光阻、及顯影該曝光之光阻以只將該光阻留在該等聚合物芯130間之所欲區域中。在聚合物芯130上之該晶種層的側壁105與該光阻層142分開以便在該等側壁105上進行後續金屬鍍敷。
如以下進一步說明地，光阻142係可選擇的，且使用該光阻之一優點係若該金屬未鍍敷在該光阻上或若該金屬鍍敷在該光阻上但以比在該晶種層上低之速度鍍敷，則它阻擋在該下方晶種層上之鍍敷且因此減少鍍敷面積並因而增加鍍敷速度。該光阻增加在該晶種層上之鍍敷速度，因為每單位面積有更多金屬離子可供鍍敷。此外，在電鍍之情形中，對一給定電流源而言，該電流密度增加。在某些實施例中，由於光阻142不容許金屬鍍敷在該下方晶種層106上且在該等芯130間，該光阻142將有助於使該等聚合物線124互相電氣絕緣；該線絕緣將不需要後續移除該鍍敷金屬。
在其他實施例中，該線絕緣會需要移除鍍敷金屬，因為在聚合物芯130之頂部上的鍍敷金屬會橋接，即，側向成長而接合在該光阻上之不同芯130。在圖6D之階段使該光阻142比該聚合物130高有助於避免這橋接，但若該光阻142未比該等芯130高，亦可避免橋接。例如，藉由在該橋接發生前停止鍍敷程序，可避免橋接。
若該橋接發生(未圖示)，例如，藉由一適當遮蔽或覆蓋蝕刻或藉由化學機械拋光(CMP)，可在鍍敷後移除該等橋接金屬部份。
在步驟508，在該等聚合物芯上形成一導電塗層以形成該等聚合物線。以下請參閱圖6E，在該晶種層106之暴露部份上方及上形成可為金屬之導電塗層144，且該晶種層106之暴露部份包括在該等聚合物芯130上之該晶種層106的部份及在該等芯130與該光阻142間之該等晶種層部份(例如，側壁105)。金屬層144可藉由例如無電電鍍或電鍍之各種製程形成。該金屬層144可包括銅、銀、鎳、金屬合金、焊料、或其組合。在某些實施例中，該障壁層、晶種層106及導電層144係相同材料或包括具有類似組成之材料。這些層之各層可包括不同組成之多數層。
金屬層144係圖3之導電塗層132之一例。若晶種層106及該障壁層具有導電性，它們可被視為如上所述之塗層132的一部份。在某些實施例中，省略該晶種/障壁層(例如，若藉由電鍍以外之方法，例如藉由濺鍍、印刷、如無電電鍍之選擇沈積方法、或某些其他非鍍敷方法沈積金屬144，可省略該晶種層)。
聚合物線124係藉由該等聚合物芯130、覆蓋之金屬塗層144、及若有的話，例如該等障壁及晶種層之任何中間層來形成。
若鍍敷或以其他方式沈積導體144以擴展在該光阻142上，如果需要可施加CMP或其他平坦化製程以便 由該光阻上移除該導體144且提供一平面頂表面。
接著，在步驟510(請參見圖6F)，剝除該光阻142及該晶種層106與障壁層之下方部份。光阻142可藉由例如濕式剝除或氧電漿清洗之任一適當製程移除。可使用用以移除該晶種層106及該障壁層之任一適當方法，例如機械或化學蝕刻等。亦可使用濕或乾磨蝕來移除該等晶種及障壁層及，可能的話，該光阻142。所有這些程序不移除該金屬144或只移除該金屬層之一部份而在該等聚合物芯上留下一連續金屬塗層144。
在某些實施例中，某些或全部光阻142未移除且永久地留在該插入物102上。例如，若該等障壁及晶種層不導電或不存在而不會使該等聚合物線124互相電氣短路，這是適當的。
在圖6G中所示之步驟512，將晶粒112.1與112.2放在該基材102上。藉由連接部140.1將該等接觸墊118附接在該晶粒112.1之接觸墊112C上。接著，透過該晶粒112.1與112.2之接觸墊112C及該等連接部140.1將晶粒112.2附接在該晶粒112.1上。
在圖6H中所示之步驟514，在該等聚合物線124上形成一晶粒底部填充及封裝層128。在某些實施例中，該封裝層128係藉由模製或一旋塗製程來沈積且接著藉由固化而硬化的一可流動材料。該封裝128覆蓋且填充在該等線124之間且在該等晶粒112.1與112.2下方之間隙。該封裝128可為一聚合物複合材料，例如具有填料之環氧樹脂、 具有填料之環氧壓克力、或具有適當填料之聚合物。該封裝128不導電且環境地保護該微電子組件不受外部元件及污染物影響。
該層128初始地覆蓋該等線124，但稍後被研磨以暴露該等線124之頂金屬表面144以便由外側世界進接。該研磨可以CMP或濕或乾磨蝕或可能之某些其他製程取代，或與其一起使用。在某些實施例中，製得之封裝128的頂表面是平坦的(或幾乎平坦的)。平坦化有助於緊接在以下所述之晶粒附接，但不一定需要平坦化。
在步驟516，該等晶粒112.3與112.4附接在該等聚合物線124上，如圖6I所示。在這階段亦可有另外之封裝。例如，可封裝該等晶粒112.3與112.4。
在步驟518，由底部薄化該基材102S，且移除該介電層324之底部以暴露該等TSV，如圖6J所示。最後，在步驟520，在該底部形成該電路層104.B以形成圖3之結構。應了解的是該等電路層是可選擇的。
在某些實施例中，該晶種層係在該光阻層後形成，且覆蓋該光阻，而不是如圖6D所示地在該光阻層下方。以下請參閱圖8A，該圖案化之光阻層142先形成，且可比該等聚合物芯130高。接著，在圖8B中，在該光阻142及該等芯130上沈積一晶種層106。接著(圖8C)，在該晶種層106上鍍敷金屬144。在這實施例中，容許該鍍敷金屬144橋接，但可在該鍍敷後移除該等橋接。(藉由在鍍敷前適當圖案化或遮蔽晶種層106可避免橋接)。例如，這可藉由該金屬 之一遮蔽或覆蓋蝕刻或藉由CMP來達成。在各種實施例中，接著在該晶種層106之頂部上實施CMP以暴露該光阻142，且如圖所示，該光阻142比該等聚合物芯130高。最後，如果需要，剝離該光阻層142，以獲得圖6F之結構。後續加工可為如以上對圖6所述者。
圖9A至9D顯示有助於在聚合物線124上沈積或在該等線124與覆蓋結構間對齊之其他變化例。圖9A顯示與圖6E中相同之結構(在金屬144之鍍敷後)，但該金屬144無法到達光阻142之頂表面(例如藉由提早終止鍍敷)。
如果需要(圖9B)，在該金屬層144上鍍敷一障壁層(未圖示)及晶種層146(可為銅、銀或鎳)以進行後續焊料鍍敷。接著，在該晶種層146上鍍敷焊料148。該焊料148無法進入該光阻142與該等聚合物線124間之空間，因此該焊料148無法形成在該等線之側壁上。(不需要容許該焊料形成在該等線之側壁上以便在後續迴焊時維持該側壁形狀)。焊料148將形成在該等聚合物線124之頂部上。若層144係銅，則該障壁層，如果需要，可為鎳或一鎳合金。在一示範實施例中，在該等聚合物芯130上鍍敷銅；接著鎳或鎳合金；接著焊料。
圖9C顯示接著剝離該光阻層142及該晶種層106之某些部份，清潔該工作件，且接著迴焊該焊料148。當迴焊該焊料148時，該焊料148通常在頂部變成球形。因為在迴焊時該焊料148使該晶種層149濕潤得比該金屬144好，該焊料148不會流下該等聚合物線124之該等側壁。為保持 在頂部之高焊料體積以便後續附接在晶粒或其他電路上，這是必要的。
後續製造步驟可為如上所述者。在圖9D所示之變化例中，晶粒112.1與112.2已附接在插入物102上，且一封裝層128形成為橫向地封裝該等聚合物線124。該封裝層可或不可到達焊料148之側壁。所有上述製造變化例適用於這些實施例。
在其他實施例中，該焊料係在形成封裝128後鍍敷。
在上述實施例中，導電塗層144可包括多數導電層，且進一步在某些實施例中用於焊料沈積之該障壁層(未圖示)及該晶種層146形成為層144之一部份。請參見顯示圖6F之階段(移除光阻142之後)之結構的圖10：層144可包括如圖6F中之層144.1，及作為用於後續焊料鍍敷(未圖示)之圖10之晶種層146的另一層144.2，且可包括在其間之一障壁層。用於層144.1之示範材料係銅、銅合金、鎳、及鎳合金；若需要一障壁層，它可由鍍敷在金屬144.1上之鎳或一鎳合金製成；且銅或銀可提供晶種層144.2。所有這些層可如以上對圖6D所述地使用相同光阻遮罩142一層接著一層地鍍敷。或者，該等層可如包括關於圖8A至9D所述之實施例的在以上對層144所述的其他實施例中地沈積。後續製製步驟(例如晶粒附接及基材102S薄化)可為如上所述者。
如上所述，聚合物線124之頂部可具有任一種形 狀，且圖11顯示具有洋菇形頂部以便更容易進行如在頂部(未圖示)上沈積焊料或與如晶粒112.4(尚未附接)之其他結構對齊等後續加工的一實施例，且該晶粒112.4具有可接觸線124之頂部的突出接點112C(例如，銅柱或焊料球)。如圖所示，該金屬層144之頂部比較靠近該基材102之該金屬層144更寬或更進一步橫向地延伸。該等較寬頂部為與其他結構之電氣接觸提供更大面積。該洋菇形頂部可，例如，藉由容許圖6E之鍍敷操作繼續直到該金屬144擴散在該光阻142上為止(成為一洋菇)來達成；該金屬144之洋菇部份可圖案化以使該洋菇具有如圖11中之一平坦頂表面、或一凹頂表面、或任何其他所欲形狀。
在圖12之實施例中，在最終結構中省略基材102S，且該插入物由電路層104.T構成。該製造如在上述任一製程中一般地進行，由基材102S作為一犧牲基材開始，但不需要在基材102S中形成TSV122或任何其他電路。在對應於圖6J之一階段(基材薄化)移除基材102S。在電路層104.T之底表面上形成多數接觸墊120。
如果需要，在移除該基材後，可在該層104.T之底表面上形成另一電路層(例如圖3中之104.B，未在圖12中顯示)以提供另外之電路元件及該等接觸墊120。
在圖13中，沒有該插入物。該製造如以上對圖12所述地進行，但沒有電路層104.T。此外，在某些實施例中，可省略光阻142，因此該金屬144及該等下方障壁及晶種層形成在包括在該等線124間之該等基材部份的全部犧牲基 材102S上。請參見顯示在圖6E之階段(在鍍敷金屬144後)之結構的圖14A。接著可將晶粒放在基材102S上(例如，如在圖6G中所示)，但沒有接觸墊118；可利用例如黏著劑將該底晶粒112.1只附接在金屬144上。請參見圖14B。該製造如對上述實施例一般地進行，但當薄化該基材102S時，移除全部基材。亦移除的是在該等線124間之導電層，即該等障壁及晶種層(如果有的話，例如106)及金屬144。這可藉由一覆蓋製程來達成。或者，金屬144及/或其他導電層之某些部份可留在該等線之間以提供互連體(類似於圖3中之116L，在圖13中未顯示)。這可藉由以下方式達成，即，在移除基材102S後(且可能移除某些導電材料)後遮蔽在該底部上之結構，且圖案化在該底部上之該金屬144以提供該等互連體。這在圖13中未顯示。請參見顯示在移除該基材後之結構的圖14C。藉由該封裝128將全部結構保持在一起。多數線112暴露在該底部上。
如果需要，可由例如一圖案化金屬層，在該底部上形成多數接觸墊118(請參見圖13)。及/或可由該底部移除某些封裝128(例如藉由濕或乾磨蝕)以使該等線124及/或晶粒112.1之接觸墊112C突出。其他電路可附接在線124及晶粒112.1之接觸墊112C上(在圖13之例中，該等線124及晶粒112.1之接觸墊112C附接在晶粒112.5、112.6、112.7之接觸墊112C上)。
在其他實施例中，在圖14之階段後，可在該結構之底部上形成例如104.T或104.B之一電路層(未圖示)，其在 頂部具有附接在線124及/或晶粒112.1之接觸墊112C上的多數接觸墊118，且具有後來附接在例如晶粒112.5之其他電路上的多數底接觸墊120。
在某些實施例中，該等聚合物芯130具有導電性且省略一導電塗層144。可如上所述地使用相同製程，但省略有關製造塗層144之步驟。
在某些實施例中，一聚合物線124支持可能互相絕緣之多數導電線132。請參見例如類似於圖3但在各聚合物線124中具有一不連續導電塗層132的圖15：塗層132不包圍芯130(如在插圖A之俯視圖中所示)，但在芯130之相對側提供二線(二導電線)；該等二線132之各線連接一分開接觸墊118及晶粒112.3或112.4之各分開接觸墊112C。
若修改該等結構以便依需要圖案化該導電塗層132，則它們可藉由上述製程製造。例如，在圖6D或8A或9A之步驟，可圖案化該光阻142以成形該導電塗層132，如圖15中所示；圖15中之插圖B顯示與一單一芯130相鄰之一示範光阻輪廓的一水平橫截面。在某些實施例中，該光阻在頂部覆蓋該聚合物芯130；在其他實施例中，該光阻未覆蓋該聚合物芯，且該導電塗層132初始地鍍敷在該聚合物芯之頂部但後來藉由一適當蝕刻、CMP、或某些其他製程由該頂部移除。
圖16A係具有一不連續導電塗層132之一示範線124之陣列的俯視圖。該等聚合物線124可在不使該等導電線路(線)132互相短路之情形下靠近地放置在一起。事實上 在某些實施例中，聚合物芯130互相接觸。在圖16B(一示範線124之陣列的俯視圖)中，該等聚合物芯130併入一單一聚合物壁且導電線路132在該壁之兩側。在某些實施例中，該聚合物壁提供比個別聚合物線強之一結構支持。
圖17A顯示一類似實施例，但該等導電線132在相同聚合物芯130之不同側上具有不同厚度：在該芯130之左表面上之該導電塗層132L比在該芯130之右表面上之該導電塗層132R薄。這基於由該等二線傳輸之信號的種類是必要的：例如，其中一信號會需要比另一信號低之電阻。在另一例中，該較厚線132R傳輸一電源電壓或接地電壓或某其他固定電壓，且該較薄線132L傳輸一AC信號。
各芯130可支持任何數目之線132。在某些應用中，該芯130可包括三線，一線可適用於或組配成用於電力，第二線用於接地且第三線可為中性。在某些實施例中，該聚合物芯130可包括四或四以上線。例如，在具有四線之一聚合物芯130的情形中，一線可適用於或組配成用於電力，另一線用於接地且其他兩線用於信號。在另一例中，一線可適用於或組配成用於電力，第二線用以接地，第三線用於信號，且第四線係中性。在該聚合物芯130上之並聯導電匯流排132的其中一優點係減少信號歪斜。例如，當該等導體132路徑長度未準確地配合，產生之歪斜會導致較高插入損失、阻抗失配、及/或互相間之串擾。
圖17B顯示具有不同厚度之導電塗層132L與132R之一示範聚合物線124之陣列的俯視圖。
值得注意的是，該等芯130可為包括錐形之任何形狀。在其他實施例中，該等側邊是垂直的(例如請參見圖17A)。在圖17A與17B中，該等芯係長方體，即，在圖17B之俯視圖中，該等芯係矩形，且亦可為其他多邊形及非多邊形。此外，該等芯之側邊不一定垂直(例如可能是多邊形但不是正交多邊形)。該等多邊形可包括任何數目之側邊(當然大於2)。芯130之側及頂表面可包括直線或非直線(例如曲線)特徵。圖18顯示兩相鄰側邊各支持一線132之一平行四邊形芯130的立體圖。在其他實施例中，該等線132係設置在一多邊形芯130之所有側邊、或任一數目之側邊上。如果需要，多數線132可互相短路(例如，藉由在芯130頂部之一帶層132)。或者，多數線132可互相電氣地絕緣。
圖19A至19C顯示涉及形成具有不同厚度之導電塗層的聚合物線124的製造步驟。圖19A顯示在圖6D之階段的結構(在該基材102上且在該等聚合物芯130之間形成該圖案化光阻142後)。該PR142被圖案化使得在該芯130與該PR142間之橫向距離在該芯130之一側比另一側大。以下請參閱圖19B，在該晶種層106上鍍敷金屬144。因為在一側該芯與PR142之間的空間增加，可沈積更多金屬，而產生一較大厚度。圖19C顯示實施CMP以移除該晶種層106及該金屬144之頂部份以便暴露該芯130。接著可實施在圖6F至6J中所述之步驟。亦可如在上述其他製程中一般地進行製造。
在圖20之例子中，二聚合物芯130共用藉由在其 相對側之二芯130支持的一單一線132。(除了該等聚合物線124及藉由該等線互連之該等接觸墊以外，圖20類似於圖3)。在這實施例中，有與該聚合物線124連接之三導電特徵或線132。這結構可藉由圖19A至19C之步驟製成，但該PR142被圖案化而不存在該等芯130之間；在該等芯130與該PR142間之距離符合需要以便為塗層132提供適當厚度。如圖所示，晶粒112.3之三接觸墊112C及晶粒112.4之三接觸墊112C接觸聚合物線124。圖21顯示如在圖20中所示地具有多數導電特徵132之一示範聚合物線124之陣列的俯視圖。該等聚合物芯130在這實施例中係多邊形。
圖22顯示與圖20相同之結構，但藉由二相鄰芯130支持之三導電特徵132藉由晶粒112.3或112.4之一單一墊112C連接或短路以提供多餘配線結構。此外，分別有二墊118與該等三線連接；各墊118連接該中央線與該等側線132中之一側線。在該等線132及該等墊112C與118間可有其他適當分布及互連。
圖23顯示與圖20相同之結構，但導電線路150連接選擇之導電線132與在封裝128上之其他特徵(例如墊112C)。例如，一銅線路150可藉由一金屬鑲嵌製程形成(在封裝128中蝕刻多數溝，以銅覆蓋該封裝128，且接著藉由CMP或某些其他製程由該封裝及聚合物130移除而只在該等溝中留下銅)；亦可使用其他材料及製程。
有利地，在某些實施例中，在本發明中所述之聚合物線比線接合便宜。不是完全由金屬形成，在某些實 施例中，該等聚合物線包括以一金屬層塗布之一聚合物芯。此外，該等聚合物線可同時形成，而不是一次形成一線，這可減少成本。另外，該等聚合物線分開成比線接合靠近在一起以提供高密度。
本發明之某些實施例可藉由以下項目界定：項目1界定一種第一結構，包含：一基材；及一第一微電子組件，其設置在該基材之一第一區域中。在某些實施例中，該第一區域對應於沒有聚合物線之一區域，例如晶粒112.1與112.2所占據之區域。該晶粒可或不可與聚合物線連接；請參見例如顯示類似於圖3之圖24，一晶粒112.1在沒有聚合物線之區域中；該晶粒藉由線2410(可為金屬線)與聚合物線124連接。在其他實施例中，類似於104.T之一電路層可形成在該封裝128及晶粒112.1之頂部以連接該晶粒112.1及聚合物線124。本發明不限於這些例子。
進一步依據項目1，該第一結構亦包括設置在該基材之一第二區域中的一或多數第一部件。各第一部件包括一或多數聚合物及一或多數導電線。
進一步依據項目1，該第一結構亦包括在至少一導電線之一表面上的一或多數接觸墊。該等一或多數接觸墊連接該等一或多數第一部件及一第二微電子組件。
項目2界定項目1之第一結構，其中該第一部件包含一介電體。
項目3界定項目1之第一結構，其中各導電線形成在至少一第一部件之一表面上。
項目4界定項目1之第一結構，其中該第一區域包含一或多數第二接觸墊(例如，118)。
項目5界定項目1之第一結構，其中至少二導電線形成在一單一部件之一表面上且互相分開。
項目6界定項目5之第一結構，其中該等至少二導電線互相電氣絕緣。
項目7界定項目6之第一結構，其中該等至少二導電線之至少一導電線與一電源、資料信號或接地作耦合且該等至少二導電線之至少另一導電線與一不同電源、資料信號或接地作耦合。
項目8界定項目1之第一結構，其中至少一導電線實體地接觸至少二第一部件。
項目9界定項目1之第一結構，其中該等一或多數聚合物包含一塑膠或一感光材料。
項目10界定項目1之第一結構，更包含一連續介電層(例如，128)，其沿各導電線之一長度的至少一部份封裝各導電線。
項目11界定項目1之第一結構，其中至少一導電線提供互連至少二微電子組件、至少二電路組件、或電路組件與微電子組件之一組合的一導電路徑之至少一部份。
項目12界定一種微電子總成，包含： 一基材(例如，102)；一或多數第一部件(例如，芯130)，各第一部件包含一或多數聚合物；一或多數導電線(例如，132)，其中各導電線係至少一第一部件之一部份及/或形成在至少一第一部件之一表面上；及一連續介電層(例如，128)，其沿各導電線之一長度之至少一部份封裝各導電線，其中該等一或多數導電線突出該連續介電層。
項目13界定一種用以製造一第一結構之方法，其中該方法包含：獲得一基材(例如，102)；將一或多數微電子組件(例如，晶粒112.1與112.2)放在該基材之一第一區域中；將一或多數第一部件放在該基材之一第二區域中，其中各第一部件包含一或多數聚合物及一或多數導電線；及耦合一或多數接觸墊及至少一導電線之一表面，其中該等一或多數接觸墊連接該等一或多數第一部件及一第二微電子組件。
項目14界定項目13之方法，其中至少二導電線形成在一單一部件之一表面上且互相分開。
項目15界定項目13之方法，其中該等一或多數第一部件係多數第一部件且同時地形成。
項目16界定項目13之方法，其中形成該等一或多數導電線包含在各第一部件上沿各第一部件之全長形 成一導電塗層。
項目17界定項目16之方法，其中形成該導電塗層包含：在該基材上形成一遮罩層，該遮罩層與各第一部件分開；在該遮罩上或下形成一鍍敷晶種層，該鍍敷晶種層塗布各第一部件；在該晶種層上鍍敷一導電材料。
項目18界定項目17之方法，其中該晶種層具有導電性，該等一或多數第一部件係多數第一部件，且該方法更包含移除環繞各第一部件之該晶種層的一部份以防止該晶種層使該等第一部件互相短路。
項目19界定項目13之方法，更包含，在形成該等一或多數導電線後，移除該基材以暴露各導電線之一端。
項目20界定項目19之方法，更包含，在移除該基材前，沿各導電線之一長度之至少一部份封裝各導電線的一連續介電層，其中該等一或多數導電線係多數導電線。
項目21界定一種結構，包含一或多數導電互連體，各互連體包含沿該互連體延伸之一聚合物部件，各互連體包含至少二導電區域，且該等至少二導電區域之各導電區域可附接在電路上。
項目22界定項目21之結構，其中該聚合物部件包括一第一端、一第二端、及由該第一端延伸至該第二端之一邊緣。該聚合物部件具有比其寬度大之一長度且該導 電區域沿該邊緣由該第一端延伸至該第二端。
項目23界定項目21之結構，其中至少一互連體之至少一導電區域係附接在一積體電路或一半導體積體電路或一互連體基材之一接觸墊上。
項目24界定項目21之結構，其中至少一互連體包含一導電塗層，該導電塗層塗布該聚合物部件且具有比該聚合物部件高之導電性。
項目25界定項目23之結構，其中該導電塗層包含金屬、摻雜多晶矽、或碳中之一或多者。
項目26界定項目23之結構，其中該聚合物部件包含一塑膠或一感光材料。
項目27界定項目21之結構，其中該聚合物部件之至少一互連體具有導電性。
項目28界定項目21之結構，包含多數該等互連體且更包含一連續介電層，而該連續介電層沿各互連體之一長度之至少一部份封裝各互連體。
項目29界定項目21之結構，包含設置在一介電層上之多數該等互連體且其中至少一互連體傳送電力、接地、資料及中性信號(neutral signal)。
本發明不限於上述例子。其他實施例及變化例在由附加申請專利範圍界定之本發明的範疇內。

Claims (43)

  1. 一種微電子結構，包含：一基材，其包含一頂表面且包含具一或多數位在該頂表面之接觸墊的電路；一第一微電子組件，其設置在該基材之一第一區域上；多數第一部件，其設置在該基材之一第二區域上，各第一部件包含一介電芯，其包含一或多數聚合物，各第一部件亦包含多數導電線，各導電線延伸於該第一部件之該介電芯的側壁表面上並自該基材之該第二區域延伸至該第一部件之頂部，各導電線係電氣連接至至少一該接觸墊；及其中各導電線包含用於將對應的第一部件連接至一或多數第二微電子組件之一或多數接觸墊。
  2. 如請求項1之結構，其中該第一區域包含一或多數位在該基材之頂表面的該接觸墊。
  3. 如請求項1之結構，其中對至少一第一部件而言，延伸於該第一部件之該介電芯之側壁表面上的至少二導電線係互相電氣絕緣。
  4. 如請求項3之結構，其中對該至少一第一部件而言，該至少二導電線之至少一導電線係與一電源、一資料信號終端或接地作耦合，且該至少二導電線之至少另一導電線係與一不同之電源、一資料信號來源或接地作耦合。
  5. 如請求項1之結構，其中至少一導電線延伸於共用該導電線之至少二第一部件的側壁表面上。
  6. 如請求項1之結構，其中該一或多數聚合物包含一塑膠或一感光材料。
  7. 如請求項1之結構，更包含一連續介電層，該連續介電層沿各導電線之一長度的至少一部份封裝各導電線。
  8. 如請求項1之結構，其中至少一導電線提供一導電路徑之至少一部份，該導電路徑使至少二微電子組件、至少二電路組件、或電路組件與微電子組件之一組合互連。
  9. 如請求項7之結構，其中該導電線突出該連續介電層。
  10. 一種互連體結構，包含：多數導電互連體，各互連體包含一介電部件，其包含一或多數聚合物並沿該互連體延伸，該介電部件包含一位在該互連體之底部上的第一區域、一位在該互連體之頂部上的第二區域，及一於該第一與第二區域間之側壁表面，該互連體包含一或多數位在該側壁表面上之導電線，其覆蓋一部分該側壁表面而非全部，各導電線係自該第一區域延伸至該第二區域；一連續介電層，其沿著該互連體之該長度的至少一部分但不覆蓋各該導電線之頂端與底端下，橫向地封裝各該互連體，以容許該導電線附接在非屬該結構之一部分的電路上，該連續介電層係實體地接觸各該介電部件之側壁表面。
  11. 如請求項10之結構，其中在至少一互連體中，該介電部件具有一量測為該第一與第二區域間之距離的長度，該長度係大於該介電部件之寬度。
  12. 如請求項10之結構，其中至少一互連體之至少一導電線係附接在一積體電路或一互連體基材之一接觸墊上。
  13. 如請求項10之結構，其中各該導電線包含金屬、摻雜多晶矽、或碳中之一或多者。
  14. 如請求項10之結構，其中該一或多數聚合物包含一塑膠或一感光材料。
  15. 如請求項10之結構，其中至少一互連體係用於傳送電力、接地、資料及中性信號(neutral signal)。
  16. 如請求項10之結構，其進一步包含一或多數微電子組件，各包含一積體電路或一互連體基材；其中該連續介電層係橫向地封裝各該微電子組件。
  17. 如請求項10之結構，其中各導電線之各端係附接在一積體電路或一互連體基材。
  18. 如請求項10之結構，其中至少一互連體包含至少二導電線。
  19. 如請求項18之結構，其中該至少二導電線不會接合但互相分開。
  20. 如請求項10之結構，其中對至少一介電部件，至少一對應的導電線係比至少一另一對應的導電線為厚。
  21. 如請求項10之結構，其中至少一介電部件係一多邊形，且至少二對應的導電線係形成在多邊形之各別不同側邊上。
  22. 如請求項10之結構，其中至少二介電部件係共用至少一導電線，其設置在該至少二介電部件之側壁表面上。
  23. 如請求項1之第一結構；其中對至少一介電芯，在該介電芯之側壁表面上之至少一對應的導電線係比至少一另一對應的導電線為厚。
  24. 如請求項1之第一結構，其中至少一介電芯係一多邊形，且至少二對應的導電線係延伸在多邊形之各別不同側邊上。
  25. 一種互連體結構之製造方法，包含：提供一基材；於該基材上形成一或多數支持部件，各支持部件係用於支持一或多數導電線，各支持部件包含一或多數聚合物；於該基材上形成一第一層，該第一層係橫向地包圍各支持部件，各支持部件之側壁表面的至少一部分係與該第一層之側壁表面分開，以形成一由該支持部件之側壁表面與該第一層之側壁表面所橫向界限(bounded)的間隙；形成該一或多數線，其中各線之至少一部分係於由該支持部件與該第一層之側壁表面所橫向界限之對應間隙內，延伸於至少一支持部件之側壁表面上，各線具有一包含焊料之頂表面，其中形成該一或多數線包含：在形成該第一層後，鍍敷一包含該焊料之導體，同時使用該第一層作為一遮罩，該導體之至少一部分係被鍍敷至各該間隙內。
  26. 如請求項25之方法，其中形成該一或多數線包含：在形成該第一層前，於各支持部件之側壁上形成一導電層，該導電層包含一用於該鍍敷之至少一部分的晶種層，各該間隙包含一由該晶種層之對應側壁表面與該第一層之對應側壁表面所界限之空間，該導體之該部分係被鍍敷至各該空間內。
  27. 如請求項25之方法，其中在各線內，該經鍍敷導體係自該基材延伸至該對應支持部件之頂部。
  28. 如請求項25之方法，其中該第一層係形成使得在由該支持部件之側壁表面與該第一層之側壁表面所橫向界限的對應間隙上，各支持部件之頂表面係低於該第一層之相鄰側壁表面的頂部。
  29. 如請求項28之方法，其中鍍敷該導體包含：以該第一層作為一遮罩，鍍敷一第一導體至各該間隙內，其中該第一導體之頂表面係低於該第一層之頂表面，及以該第一層作為一遮罩，鍍敷一第二導體於該第一導體上，該第二導體係電氣連接至該第一導體並具有一包含該焊料之頂表面。
  30. 如請求項29之方法，其中於該第二導體之鍍敷期間，該第一層係實體地接觸該第一導體之側壁，以防止於該第二導體下方之焊料形成。
  31. 如請求項29之方法，其中：該第一導體包含一銅層；該第二導體包含一形成在該銅層後之鎳層，及一形成在該鎳層後之焊料層。
  32. 如請求項25之方法，其進一步包含：迴焊至少一該線之焊料，以將該線連接至下列至少一者：(i)一積體電路、(ii)一包含積體電路之總成、(iii)一積體電路封裝基材。
  33. 如請求項25之方法，其進一步包含：移除該第一層而後迴焊該焊料，其中在各線中，該焊料係覆蓋在一導電層上，該導電層係比位在該導電層下方之線表面更容易被焊料弄濕潤，該導電層較大的濕潤度係用於在焊料迴焊期間，防礙焊料到達位在該導電層下方之線表面。
  34. 一種互連體結構之製造方法，包含：提供一基材；於該基材上形成一或多數支持部件，各支持部件係用於支持一或多數導電線，各支持部件包含一或多數聚合物；於該基材上形成一第一層，該第一層係橫向地包圍各支持部件；形成該一或多數線，其中各線之至少一部分係於該支持部件與該第一層間之一間隙內，延伸於至少一支持部件之側壁表面上，各線具有一包含焊料之頂表面，其中形成該一或多數線包含：在形成該第一層後，鍍敷一包含該焊料之導體，同時使用該第一層作為一遮罩，該導體之至少一部分係被鍍敷至該間隙內；其中各支持部件係介電的。
  35. 一種互連體結構之製造方法，包含：提供一基材；於該基材上形成一或多數支持部件，各支持部件係用於支持一或多數導電線，各支持部件包含一或多數聚合物；於該基材上形成一第一層，該第一層係橫向地包圍各支持部件；形成該一或多數線，其中各線之至少一部分係於該支持部件與該第一層間之一間隙內，延伸於至少一支持部件之側壁表面上，各線具有一包含焊料之頂表面，其中形成該一或多數線包含：在形成該第一層後，鍍敷一包含該焊料之導體，同時使用該第一層作為一遮罩，該導體之至少一部分係被鍍敷至該間隙內；在鍍敷該導體後移除全部第一層。
  36. 一種互連體結構之製造方法，包含：提供一基材；於該基材上形成一或多數支持部件，各支持部件係用於支持一或多數導電線，各支持部件包含一或多數聚合物；於該基材上形成一第一層，該第一層係橫向地包圍各支持部件；形成該一或多數線，其中各線之至少一部分係於該支持部件與該第一層間之一間隙內，延伸於至少一支持部件之側壁表面上，各線具有一包含焊料之頂表面，其中形成該一或多數線包含：在形成該第一層後，鍍敷一包含該焊料之導體，同時使用該第一層作為一遮罩，該導體之至少一部分係被鍍敷至該間隙內；其中對至少一支持部件，對至少二線，各線具有至少一部分延伸於該支持部件之側壁表面上。
  37. 一種微電子結構之製造方法，包含：提供一基材；於該基材上形成一或多數支持部件，各支持部件係用於支持一或多數導電線，各支持部件包含一或多數聚合物；形成該一或多數導電線，其中各線之至少一部分係延伸於至少一支持部件之一側壁表面上，各線具有一包含焊料之頂表面；在形成該一或多數線後，形成一介電層，其橫向地包圍各該各線之至少一部分的至少一長度，但暴露各線之至少一導電區域；及在形成該介電層後，安裝一或多數第一微電子組件於該介電層上方，各第一微電子組件係下列至少一者：(i)一積體電路、(ii)一包含積體電路之總成、(iii)一積體電路封裝基材；及將各第一微電子組件之一或多數接觸墊附接至該一或多數導電區域；其中對至少一支持部件，對至少二線，各線具有至少一部分延伸於該支持部件之側壁表面上。
  38. 如請求項37之方法，其進一步包含：在形成該介電層前，將一或多數第二微電子組件附接至該基材，其中各第二微電子組件係下列至少一者：(i)一積體電路、(ii)一包含積體電路之總成、(iii)一積體電路封裝基材；其中至少一第一微電子組件具有一部分覆蓋至少一第二微電子組件。
  39. 如請求項38之方法，其中至少一第二微電子組件係未被該介電層所覆蓋。
  40. 如請求項38之方法，其中至少一第二微電子組件具有一至少與該介電層之頂部同高度的頂表面。
  41. 如請求項37之方法，其中形成該介電層包含：形成該介電層，以覆蓋各互連體結構；而後自該介電層之頂部薄化該介電層，以暴露各該導電區域；其中該薄化包含該介電層之頂表面的化學機械拋光。
  42. 如請求項25之方法，其進一步包含：移除環繞一或多數該支持部件及該線之該第一層的至少一部分；而後形成一封裝該支持部件與該線之封裝層。
  43. 如請求項25之方法，其進一步包含：於形成該線後移除全部第一層；而後形成一封裝該支持部件與該線之封裝層。
TW104130797A 2014-09-17 2015-09-17 以聚合物部件爲主的互連體 TWI647790B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/489,358 2014-09-17
US14/489,358 US9373585B2 (en) 2014-09-17 2014-09-17 Polymer member based interconnect

Publications (2)

Publication Number Publication Date
TW201631701A TW201631701A (zh) 2016-09-01
TWI647790B true TWI647790B (zh) 2019-01-11

Family

ID=54293332

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104130797A TWI647790B (zh) 2014-09-17 2015-09-17 以聚合物部件爲主的互連體

Country Status (3)

Country Link
US (2) US9373585B2 (zh)
TW (1) TWI647790B (zh)
WO (1) WO2016044405A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570385B2 (en) 2015-01-22 2017-02-14 Invensas Corporation Method for fabrication of interconnection circuitry with electrically conductive features passing through a support and comprising core portions formed using nanoparticle-containing inks
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
JP6634722B2 (ja) * 2015-07-14 2020-01-22 富士電機株式会社 絶縁ブスバーおよび製造方法
JP6565509B2 (ja) * 2015-09-08 2019-08-28 セイコーエプソン株式会社 半導体装置及びそれを用いた電子機器
CN111566809A (zh) 2018-03-30 2020-08-21 英特尔公司 过孔的电介质填充沟槽隔离
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
US11476200B2 (en) * 2018-12-20 2022-10-18 Nanya Technology Corporation Semiconductor package structure having stacked die structure
US11183443B2 (en) 2019-06-13 2021-11-23 Nanya Technology Corporation Semiconductor structure and method for manufacturing the same
US11616019B2 (en) * 2020-12-21 2023-03-28 Nvidia Corp. Semiconductor assembly
CN116344487A (zh) * 2021-12-21 2023-06-27 长鑫存储技术有限公司 一种半导体结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080169546A1 (en) * 2007-01-15 2008-07-17 Samsung Electronics Co., Ltd. Stack type semiconductor chip package having different type of chips and fabrication method thereof
US20090014859A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20100237495A1 (en) * 2009-03-17 2010-09-23 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core
US20110068468A1 (en) * 2008-12-08 2011-03-24 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming the Same
US20120056316A1 (en) * 2010-09-03 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Different Height Conductive Pillars to Electrically Interconnect Stacked Laterally Offset Semiconductor Die
US20130046368A1 (en) * 2006-01-30 2013-02-21 Daniel M. Storey Flexible conductive single wire

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208020B1 (en) * 1999-02-24 2001-03-27 Matsushita Electronics Corporation Leadframe for use in manufacturing a resin-molded semiconductor device
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US7294919B2 (en) * 2003-11-26 2007-11-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Device having a complaint element pressed between substrates
US7262075B2 (en) * 2004-01-08 2007-08-28 Georgia Tech Research Corp. High-aspect-ratio metal-polymer composite structures for nano interconnects
US7157791B1 (en) * 2004-06-11 2007-01-02 Bridge Semiconductor Corporation Semiconductor chip assembly with press-fit ground plane
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7944034B2 (en) * 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7619901B2 (en) * 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
KR20090070917A (ko) 2007-12-27 2009-07-01 삼성전기주식회사 반도체 장치 및 그 제조방법
US20090200663A1 (en) * 2008-02-11 2009-08-13 Daubenspeck Timothy H Polymer and solder pillars for connecting chip and carrier
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US7642128B1 (en) * 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
US20120073859A1 (en) * 2010-09-24 2012-03-29 Freescale Semiconductor, Inc Polymer core wire
US9018094B2 (en) 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9125333B2 (en) 2011-07-15 2015-09-01 Tessera, Inc. Electrical barrier layers
US8586408B2 (en) * 2011-11-08 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Contact and method of formation
US20130249076A1 (en) * 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9520323B2 (en) * 2012-09-11 2016-12-13 Freescale Semiconductor, Inc. Microelectronic packages having trench vias and methods for the manufacture thereof
US8952521B2 (en) * 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9142488B2 (en) * 2013-05-30 2015-09-22 International Business Machines Corporation Manganese oxide hard mask for etching dielectric materials
US10141201B2 (en) * 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130046368A1 (en) * 2006-01-30 2013-02-21 Daniel M. Storey Flexible conductive single wire
US20080169546A1 (en) * 2007-01-15 2008-07-17 Samsung Electronics Co., Ltd. Stack type semiconductor chip package having different type of chips and fabrication method thereof
US20090014859A1 (en) * 2007-07-12 2009-01-15 Micron Technology, Inc. Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US20110068468A1 (en) * 2008-12-08 2011-03-24 Stats Chippac, Ltd. Semiconductor Package with Semiconductor Core Structure and Method of Forming the Same
US20100237495A1 (en) * 2009-03-17 2010-09-23 Stats Chippac, Ltd. Semiconductor Device and Method of Providing Z-Interconnect Conductive Pillars with Inner Polymer Core
US20120056316A1 (en) * 2010-09-03 2012-03-08 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Different Height Conductive Pillars to Electrically Interconnect Stacked Laterally Offset Semiconductor Die

Also Published As

Publication number Publication date
US9865548B2 (en) 2018-01-09
WO2016044405A1 (en) 2016-03-24
US9373585B2 (en) 2016-06-21
TW201631701A (zh) 2016-09-01
US20160079169A1 (en) 2016-03-17
US20160268205A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
TWI647790B (zh) 以聚合物部件爲主的互連體
US10643861B2 (en) Methods for making multi-die package with bridge layer
KR102491103B1 (ko) 반도체 패키지 및 그 제조방법
KR101476894B1 (ko) 다중 다이 패키징 인터포저 구조 및 방법
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
US9876002B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
KR101730344B1 (ko) 칩 패키지
JP5467458B2 (ja) 半導体デバイス及び部品のパッケージ化装置、半導体デバイス及び部品のパッケージ化方法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
CN105304613A (zh) 半导体器件和方法
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
CN103779235A (zh) 扇出晶圆级封装结构
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
TWI489612B (zh) 三維積體電路內連結的製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
CN116978875A (zh) 芯片堆叠散热结构、三维堆叠封装系统及制作方法
CN116033673A (zh) 电路板级封装方法及电路板
US7750450B2 (en) Stacked die package with stud spacers
TW201828396A (zh) 新型端子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees