CN116978875A - 芯片堆叠散热结构、三维堆叠封装系统及制作方法 - Google Patents

芯片堆叠散热结构、三维堆叠封装系统及制作方法 Download PDF

Info

Publication number
CN116978875A
CN116978875A CN202310989239.5A CN202310989239A CN116978875A CN 116978875 A CN116978875 A CN 116978875A CN 202310989239 A CN202310989239 A CN 202310989239A CN 116978875 A CN116978875 A CN 116978875A
Authority
CN
China
Prior art keywords
layer
chip
heat dissipation
dissipation structure
rewiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310989239.5A
Other languages
English (en)
Inventor
郭跃进
首涛
潘丽
张承鑫
程璐
张烨
张国飙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202310989239.5A priority Critical patent/CN116978875A/zh
Publication of CN116978875A publication Critical patent/CN116978875A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本申请提供一种芯片堆叠散热结构、三维堆叠封装系统及制作方法，芯片堆叠散热结构包括：由下至上依次叠加设置的重布线层、连接层以及芯片层，在重布线层内嵌入设置有多个散热片，以形成散热层，散热层和重布线层位于所述芯片层的同一侧。本申请中的重布线层和散热层均位于芯片层的同侧，使重布线层和散热层均占据较小的空间，以更高的集成度堆叠芯片层，从而实现单位高度下更多的芯片层的堆叠层数，减少了芯片堆叠散热结构的整体尺寸和封装厚度，使得芯片堆叠散热结构能够更多地应用于对厚度要求较高的终端设备，同时不会损失散热效果。

Description

芯片堆叠散热结构、三维堆叠封装系统及制作方法
技术领域
本申请涉及电子技术领域，特别涉及一种芯片堆叠散热结构、三维堆叠封装系统及制作方法。
背景技术
集成电路在功能不断提高的基础上，所需要的芯片数量越来越多，因而需要更多的散热片或散热盖组成的散热结构进行散热。
现有技术中，散热结构与RDL层(Re-distributed layer，重布线层)位于芯片异侧，在对芯片进行纵向堆叠时，由于散热片与RDL层需要同时占据空间，因而导致集成电路的体积较大，加工工艺更复杂，并且对于堆叠芯片的散热效果也不佳。
发明内容
本申请实施例的目的在于提供一种芯片堆叠散热结构，重布线层和散热层均位于芯片层的同侧，使重布线层和散热层均占据较小的空间，以更高的集成度堆叠芯片层，从而实现单位高度下更多的芯片层的堆叠层数，减少了芯片堆叠散热结构的整体尺寸和封装厚度，使得芯片堆叠散热结构能够更多地应用于对厚度要求较高的终端设备，同时不会损失散热效果。
第一方面，本申请提供了一种芯片堆叠散热结构，包括：由下至上依次叠加设置的重布线层、连接层以及芯片层，在所述重布线层内嵌入设置有多个散热片，以形成散热层，所述散热层和所述重布线层位于所述芯片层的同一侧。
于一实施例中，所述散热层投影到所述芯片层的无源面表面的投影面积不小于所述芯片层的无源面的表面面积。
于一实施例中，在所述芯片层的有源面的表面通过焊接件与所述重布线层内的作为数据传输的金属布线连接，所述芯片层的无源面的表面与所述连接层连接。
于一实施例中，所述散热层的厚度不小于所述重布线层的厚度。
于一实施例中，所述散热片在所述重布线层内为由下至上依次叠加设置。
于一实施例中，所述连接层为热压非导电胶、热压非导电膜、芯片粘结薄膜或银胶中的一种。
第二方面，本申请提供一种三维堆叠封装系统，包括：至少一层如本申请第一方面任一项实施例所述的芯片堆叠散热结构以及铜柱；相邻的所述芯片堆叠散热结构之间通过所述铜柱连接以实现电连接。
于一实施例中，所述三维堆叠封装系统还包括：模塑材料层；所述模塑材料层填充于相邻的所述芯片堆叠散热结构上的所述重布线层之间，并将所述芯片层和所述铜柱进行包围固定。
第三方面，本申请提供一种芯片堆叠散热结构的制作方法，包括：
制备所述重布线层，在所述重布线层内设置金属布线；
在所述重布线层的上表面设置所述芯片层，使所述芯片层的无源面表面与所述重布线层接触，所述芯片层的有源面表面通过焊接件与所述金属布线进行连接；
其中，在位于所述重布线层与所述芯片层的有源面的接触面处的所述重布线层内由下至上叠加设置多个散热片，以形成散热层。
于一实施例中，所述方法还包括：在所述重布线层的上表面与所述芯片层的连接处刻蚀出空腔，使所述芯片层的无源面表面暴露于所述空腔中，所述空腔的面积不小于所述芯片层的无源面的表面面积。
于一实施例中，所述方法还包括：在所述重布线层的上表面和所述芯片层的无源面表面之间设置连接层。
第四方面，本申请提供一种三维堆叠封装系统的制作方法，包括：
将本申请第一方面任一项实施例所述芯片堆叠散热结构相对堆叠排列；
在相邻的所述芯片堆叠散热结构上的所述重布线层表面电镀铜柱，通过键合方式连接所述铜柱；
在相邻的所述芯片层四周填充模塑材料层，以对所述芯片层和所述铜柱进行固定。
于一实施例中，所述重布线层内设置金属布线，所述金属布线的一端沿预设方向露出于所述模塑材料层的表面，所述预设方向与所述模塑材料层的表面所在方向垂直，所述金属布线的一端与另一层的所述芯片堆叠散热结构中的所述芯片层的有源面表面连接。
于一实施例中，所述方法还包括：根据所述芯片堆叠散热结构的预设厚度，研磨所述模塑材料层的表面，以使所述模塑材料层的表面厚度不小于所述芯片堆叠散热结构的预设厚度。
本申请方案中，重布线层和散热层均位于芯片层的同侧，使重布线层和散热层均占据较小的空间，以更高的集成度堆叠芯片层，从而实现单位高度下更多的芯片层的堆叠层数，减少了芯片堆叠散热结构的整体尺寸和封装厚度，使得芯片堆叠散热结构能够更多地应用于对厚度要求较高的终端设备，同时不会损失散热效果。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。
图1为本申请一实施例提供的芯片堆叠散热结构的结构示意图一；
图2为本申请一实施例提供的芯片堆叠散热结构的结构示意图二；
图3为本申请一实施例提供的三维堆叠封装系统的结构示意图；
图4为本申请一实施例提供的芯片堆叠散热结构的制作方法的流程示意图；
图5为本申请一实施例提供的三维堆叠封装系统的制作方法的流程示意图。
附图标记：
1-芯片堆叠散热结构；100-重布线层；110-金属布线；120-介电层；200-连接层；300-芯片层；310-有源面；320-无源面；400-散热层；410-散热片；500-粘合剂；600-焊接件；2-三维堆叠封装系统；21-铜柱；22-模塑材料层。
具体实施方式
术语“第一”、“第二”、“第三”等仅用于区分描述，并不表示排列序号，也不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本申请的描述中，需要说明的是，术语“内”、“外”、“左”、“右”、“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。
下面将结合附图对本申请的技术方案进行描述。
请参照图1，本申请提供了一种芯片堆叠散热结构1，包括：由下至上依次叠加设置的重布线层100、连接层200以及芯片层300，在重布线层100内嵌入设置有多个散热片410，以形成散热层400，散热层400和重布线层100位于芯片层300的同一侧。
重布线层100可以包括金属布线110和介电层120，金属布线110可以为一层或多层，分布于介电层120之间，且金属布线110能够露出介电层120，以实现与外部到点结果的连接。连接层200位于重布线层100的上表面上。芯片层300位于连接层200的上表面上。
可选的，芯片层300包括有源面310和无源面320，有源面310可以理解为内部含有需要电源才能实现预期功能的元器件(或电路)。与有源面310相对的则为无源面320，无源面320不需要电源供电。
进一步的，在芯片层300的有源面310的表面通过焊接件600与重布线层100内的作为数据传输的金属布线110连接，芯片层300的无源面320的表面与连接层200连接。
可选的，焊接件600可以为焊盘。芯片层300在出厂之前，可以预先在有源面310表面制备铝质焊盘，(Aluminum Pad，简称“AP”)，该焊盘用于封装时将芯片层300与重布线层100内的作为数据传输的金属布线110进行电性连接，用于实现与外界的电气连接。该焊盘具有导电作用。
此为，焊盘也可以连接为芯片层300与外部连接的管脚。芯片层300的至少部分管脚可以与露出介电层120的金属布线110互联，芯片层300的部分管脚还可以通过扇出型晶圆级封装技术引出芯片层300的外围，并与金属布线110连接。
进一步的，散热片410在重布线层100内为由下至上依次叠加设置。并且，散热层400的厚度不小于重布线层100的厚度。
本实施例中，散热片410包括但不限于一层，多个散热片410由下至上依次叠加，形成散热层400。由多个散热片410组合叠加形成的散热层400的厚度即为每个散热片410的厚度的叠加总和。散热层400的厚度可以等于重布线层100的厚度；或者，散热层400的厚度超过重布线层100的厚度。从而能够保证散热层400具备一定的散热能力。假设散热片410的数量为n，n≥1，n取整数。
进一步的，散热层400投影到芯片层300的无源面320表面的投影面积不小于芯片层300的无源面320的表面面积。
本实施例中，散热层400投影到芯片层300的无源面320的表面积可以等于芯片层300的无源面320的表面面积。示例性的，从图1的横截面方向看去，散热层400与连接层200接触面重合的部分可以表示散热层400投影到芯片层300的无源面320的表面的投影面积的宽度方向。
在其他可选的实施例中，散热层400投影到芯片层300的无源面320的表面积大于芯片层300的无源面320的表面面积。即散热层400与连接层200的接触重合部分的宽度大于芯片层300的宽度，从而使散热层400投影到芯片层300的无源面320的表面积大于芯片层300的无源面320的表面面积。
可选的，连接层200为热压非导电胶、热压非导电膜、芯片粘结薄膜或银胶中的一种。
请参照图2，其为本申请另一实施例提供的芯片堆叠散热结构1的结构示意图二。芯片堆叠散热结构1包括：由下至上依次叠加设置的重布线层100、芯片层300，在重布线层100内嵌入设置有多个散热片410，以形成散热层400，散热层400和重布线层100位于芯片层300的同一侧。在芯片层300的无源面320和重布线层100的上表面之间可以不通过连接层200之间进行连接。
在图1和图2所述的实施例中，由于重布线层100和散热层400均位于芯片层300的同一侧，即在本实施例中，重布线层100和散热层400均位于芯片层300的下方，使重布线层100和散热层400均占据较小的空间，以更高的集成度堆叠芯片层300，从而实现单位高度下更多的芯片层300的堆叠层数，减少了芯片堆叠散热结构1的整体尺寸和封装厚度，使得芯片堆叠散热结构1能够更多地应用于对厚度要求较高的终端设备，同时不会损失散热效果。
请参照图3，本申请提供一种三维堆叠封装系统2，三维堆叠封装系统2包括：至少一层芯片堆叠散热结构1以及铜柱21；相邻的芯片堆叠散热结构1之间通过铜柱21连接以实现电连接。
请参照图3，三维堆叠封装系统2还包括：模塑材料层22；模塑材料层22填充于相邻的芯片堆叠散热结构1上的重布线层100之间，并将芯片层300和铜柱21进行包围固定。
模塑材料层22(Molding Compound，简称“MC”)，模塑材料层22填充与相邻的芯片堆叠散热结构1上的重布线层100之间，并从芯片层300的四周包围该芯片层300，以将芯片层300与外界隔离，从而起到防潮、防尘、缓冲的作用，同时还可以避免两个芯片堆叠散热结构1上的芯片层300之间的相对移动。
此外，模塑材料层22还可以将芯片层300的侧面、背面包围起来；或者，将芯片层300的侧面包围起来，以减少外界对芯片层300的影响。
可选的，请参照图3，在芯片层300的无源面320和连接层200之间还可以涂覆粘合剂500，从而将芯片层300的无源面320与连接层进行固定。
模塑材料层22可以由树脂材料制备，并添加硬着充填颗粒以改善其性能。
请参照图4，本申请提供一种芯片堆叠散热结构的制作方法，该方法包括：步骤S410-步骤S420；
步骤S410：制备重布线层100，在重布线层100内设置金属布线110。
本步骤中，首先涂覆介电层120，在介电层120的内部和表面，制备金属布线110。重布线层100可以通过涂覆、曝光、显影、固化、溅射、电镀、刻蚀等工艺制备。金属布线110的材料可以为铜、铝等导电材料。重布线层100可以为单层或多层布线层。
步骤S420：在重布线层100的上表面设置芯片层300，使芯片层300的无源面表面与重布线层100接触，芯片层300的有源面310表面通过焊接件600与金属布线110进行连接；其中，在位于重布线层100与芯片层300的有源面310的接触面处的重布线层100内由下至上叠加设置多个散热片410，以形成散热层400。
可选的，制备重布线层100时，可在重布线层100的表面上连接互联通路，互联通路的一端上与重布线层100的金属布线110相连，在重布线层100的上表面上直接连接芯片层300的无源面320，在芯片层300的无源面320通过连接层200连接芯片层300与散热层400。
可选的，该互联通路也可以为其他等效的具有电气互联功能的结构。例如，垂直互联通道也可以是印刷电路板块、硅通孔模块等。
可选的，该方法还包括：步骤S430：在重布线层100的上表面与芯片层300的连接处刻蚀出空腔，使芯片层300的无源面320表面暴露于空腔中，空腔的面积不小于芯片层300的无源面320的表面面积。
具体的，芯片层300的有源面310通过焊盘与金属布线110伸出介电层120的一端进行焊接连接，以实现芯片层300与重布线层100之间的电气互连。
本实施例中，通过在重布线层100的上表面与芯片层300的无源面320的连接处通过刻蚀出一个空腔，从而使芯片层300的无源面320表面暴露于空腔。刻蚀采用湿法刻蚀或干法刻蚀，光刻胶光刻胶采用正胶、负胶、干膜贴或液态光刻胶等。刻蚀方式在此不再赘述。
可选的，该方法还包括：步骤S440：在重布线层100的上表面和芯片层300的无源面320表面之间设置连接层200。
本步骤中，可通过热压非导电胶粘接重布线层100的上表面和芯片层300的无源面320之间进行粘接固定；或者，通过热压非导电膜粘接重布线层100的上表面和芯片层300的无源面320；或者通过芯片粘结薄膜连接重布线层100的上表面和芯片层300的无源面320；或者通过银胶粘接重布线层100的上表面和芯片层300的无源面320。上述几种粘接方式，均可实现重布线层100的上表面和芯片层300的无源面320之间的稳定连接。
可选的，散热层400与芯片层300的无源面320的连接处还可以通过直接生长沉积散热片材料的方式进行粘合。
上述方案制作形成的芯片堆叠散热结构1不仅能够减小整体结构的厚度，使该芯片堆叠散热结构1能够更多应用于厚度要求较高的终端设备中，同时提高了集成精度。
按照上述同样的方法，制作多个芯片堆叠散热结构1，以进行三维堆叠封装系统2的制作安装。
请参照图5，本申请提供一种三维堆叠封装系统的制作方法，该方法包括：步骤S510-步骤S530；
步骤S510：将芯片堆叠散热结构1相对堆叠排列。
本步骤中，按照图1、图2所示的方式，制作多个芯片堆叠散热结构1，将上述多个芯片堆叠散热结构1相对排列放置，以便于相邻的芯片堆叠散热结构1实现电性连接。
步骤S520：在相邻的芯片堆叠散热结构1上的重布线层100表面电镀铜柱21，通过键合方式连接铜柱21。
本步骤中，将其中的两个芯片堆叠散热结构1相对排列放置，其中，相邻的芯片层300的有源面310相对设置，分别对相邻的芯片堆叠散热结构1上的重布线层100的上表面电镀铜柱21，相邻的铜柱21之间可以通过热压键合的方式进行焊接。在其他可选的实施例中，铜柱21之间也可以通过热风重熔的焊接方式进行连接。
铜柱21作为一种垂直互联通路的实现方式，铜柱21可以采用溅射种子层、干膜光刻、显影、固化、电镀、去胶、去种子层、塑封等工艺进行制备。即铜柱21可以电镀在金属布线110露出介电层120的位置。在其他可选的实施例中，垂直互联通路也可以采用激光钻孔、深反应离子刻蚀等方法制作，再在孔内填充导电材料以实现电气互连。孔内的导电材料可以为铝、铜、锡等金属，或者是导电胶，填充方式采用电镀、化学镀、点胶等方式。
需要说明的是，在铜柱21顶端需要含有锡基凸点等易于焊接的材料，以提高铜柱21与金属布线110之间连接的可靠性。示例性的，铜柱21顶端可以添加镍(Ni)、钛(Ti)等其他阻挡层以实现铜(Cu)和锡(Sn)的隔离。
步骤S530：在相邻的芯片层300四周填充模塑材料层22，以对芯片层300和铜柱21进行固定。
可选的，重布线层100内设置金属布线110，金属布线110的一端沿预设方向露出于模塑材料层22的表面，预设方向与模塑材料层22的表面所在方向垂直，金属布线110的一端与另一层的芯片堆叠散热结构1中的芯片层300的有源面310表面连接。
如步骤S520所述，以其中一个芯片堆叠散热结构1的结构为例，该芯片堆叠散热结构1上的重布线层100内的金属布线110一端垂直露出模塑材料层22的表面，金属布线110露出模塑材料层22的一端与该芯片堆叠散热结构1相对设置的另一个芯片堆叠散热结构1的芯片层300的有源面310的表面通过焊盘焊接连接以实现电气互连。
通过使用垂直互连通路的金属布线110以达到电气连接的目的，代替热压焊球等方式实现电气互连，可以进一步减小芯片堆叠散热结构1的整体结构的厚度。
可选的，该方法还包括：步骤S540：根据芯片堆叠散热结构1的预设厚度，研磨模塑材料层22的表面，以使模塑材料层22的表面厚度不小于芯片堆叠散热结构1的预设厚度。
本步骤中，模塑材料层22的填充高度或填充厚度可以通过研磨减薄。模塑材料层22的研磨厚度可以根据需要进行研磨，通过研磨使铜柱21露出重布线层100的上表面；或者，研磨模塑材料层22的表面厚度，使模塑材料层22的表面厚度不小于等于芯片堆叠散热结构1的预设厚度。其中，芯片堆叠散热结构1的预设厚度可预先根据生产加工参数获取。即，芯片堆叠散热结构1的厚度参数在生产加工出厂后可以获得。
通过步骤S510-步骤S530，将多个芯片堆叠散热结构1堆叠形成三维堆叠封装系统2的多层结构。本申请的三维堆叠封装系统2中将散热层400与重布线层100设置在芯片层300的同一侧，以减少集成电路整体结构和厚度，提高了三维堆叠封装系统2的集成度。
需要说明的是，在不冲突的情况下，本申请中的实施例中的特征可以相互结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (14)

1.一种芯片堆叠散热结构，其特征在于，包括：由下至上依次叠加设置的重布线层、连接层以及芯片层，在所述重布线层内嵌入设置有多个散热片，以形成散热层，所述散热层和所述重布线层位于所述芯片层的同一侧。
2.根据权利要求1所述的芯片堆叠散热结构，其特征在于，所述散热层投影到所述芯片层的无源面表面的投影面积不小于所述芯片层的无源面的表面面积。
3.根据权利要求1或2所述的芯片堆叠散热结构，其特征在于，在所述芯片层的有源面的表面通过焊接件与所述重布线层内的作为数据传输的金属布线连接，所述芯片层的无源面的表面与所述连接层连接。
4.根据权利要求1所述的芯片堆叠散热结构，其特征在于，所述散热层的厚度不小于所述重布线层的厚度。
5.根据权利要求1所述的芯片堆叠散热结构，其特征在于，所述散热片在所述重布线层内为由下至上依次叠加设置。
6.根据权利要求1所述的芯片堆叠散热结构，其特征在于，所述连接层为热压非导电胶、热压非导电膜、芯片粘结薄膜或银胶中的一种。
7.一种三维堆叠封装系统，其特征在于，包括：至少一层如权利要求1-6任一项所述的芯片堆叠散热结构以及铜柱；相邻的所述芯片堆叠散热结构之间通过所述铜柱连接以实现电连接。
8.根据权利要求7所述的三维堆叠封装系统，其特征在于，所述三维堆叠封装系统还包括：模塑材料层；所述模塑材料层填充于相邻的所述芯片堆叠散热结构上的所述重布线层之间，并将所述芯片层和所述铜柱进行包围固定。
9.一种芯片堆叠散热结构的制作方法，其特征在于，包括：
制备重布线层，在所述重布线层内设置金属布线；
在所述重布线层的上表面设置芯片层，使所述芯片层的无源面表面与所述重布线层接触，所述芯片层的有源面表面通过焊接件与所述金属布线进行连接；
其中，在位于所述重布线层与所述芯片层的有源面的接触面处的所述重布线层内由下至上叠加设置多个散热片，以形成散热层。
10.根据权利要求9所述的芯片堆叠散热结构的方法，其特征在于，所述方法还包括：
在所述重布线层的上表面与所述芯片层的连接处刻蚀出空腔，使所述芯片层的无源面表面暴露于所述空腔中，所述空腔的面积不小于所述芯片层的无源面的表面面积。
11.根据权利要求9所述的芯片堆叠散热结构的方法，其特征在于，所述方法还包括：
在所述重布线层的上表面和所述芯片层的无源面表面之间设置连接层。
12.一种三维堆叠封装系统的制作方法，其特征在于，包括：
将权利要求1至6任一项所述的芯片堆叠散热结构相对堆叠排列；
在相邻的所述芯片堆叠散热结构上的所述重布线层表面电镀铜柱，通过键合方式连接所述铜柱；
在相邻的所述芯片层四周填充模塑材料层，以对所述芯片层和所述铜柱进行固定。
13.根据权利要求12所述的三维堆叠封装系统的制作方法，其特征在于，所述重布线层内设置金属布线，所述金属布线的一端沿预设方向露出于所述模塑材料层的表面，所述预设方向与所述模塑材料层的表面所在方向垂直，所述金属布线的一端与另一层的所述芯片堆叠散热结构中的所述芯片层的有源面表面连接。
14.根据权利要求12或13所述的三维堆叠封装系统的制作方法，其特征在于，所述方法还包括：
根据所述芯片堆叠散热结构的预设厚度，研磨所述模塑材料层的表面，以使所述模塑材料层的表面厚度不小于所述芯片堆叠散热结构的预设厚度。
CN202310989239.5A 2023-08-07 2023-08-07 芯片堆叠散热结构、三维堆叠封装系统及制作方法 Pending CN116978875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310989239.5A CN116978875A (zh) 2023-08-07 2023-08-07 芯片堆叠散热结构、三维堆叠封装系统及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310989239.5A CN116978875A (zh) 2023-08-07 2023-08-07 芯片堆叠散热结构、三维堆叠封装系统及制作方法

Publications (1)

Publication Number Publication Date
CN116978875A true CN116978875A (zh) 2023-10-31

Family

ID=88479420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310989239.5A Pending CN116978875A (zh) 2023-08-07 2023-08-07 芯片堆叠散热结构、三维堆叠封装系统及制作方法

Country Status (1)

Country Link
CN (1) CN116978875A (zh)

Similar Documents

Publication Publication Date Title
CN109786340B (zh) 集成扇出封装件及其形成方法
US10170458B2 (en) Manufacturing method of package-on-package structure
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
US6239496B1 (en) Package having very thin semiconductor chip, multichip module assembled by the package, and method for manufacturing the same
US7563640B2 (en) Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
TWI408795B (zh) Semiconductor device and manufacturing method thereof
TWI647790B (zh) 以聚合物部件爲主的互連體
US11658164B2 (en) Electronics card including multi-chip module
KR20130038404A (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
TWI471991B (zh) 半導體封裝
CN110634838A (zh) 一种超薄扇出型封装结构及其制作方法
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
KR101494414B1 (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN111799188A (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN217387150U (zh) 半导体封装结构
US20100144093A1 (en) Integrated Circuit Device and Method of Manufacturing Thereof
CN212303700U (zh) Led芯片系统级封装结构
CN114725037A (zh) 半导体封装及制造半导体封装的方法
CN116978875A (zh) 芯片堆叠散热结构、三维堆叠封装系统及制作方法
CN111710672A (zh) 一种半导体封装件及其制备方法
CN114628340A (zh) 电子封装件及其制法
CN110634832A (zh) 一种基于硅通孔转接板的封装结构及其制作方法
CN219123213U (zh) 半导体封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination