TW201828396A - 新型端子 - Google Patents

Abstract

本發明為一種電子支撐結構，包括一個或更多個銅特徵層，例如銅佈線層，其層壓在電介質材料內，電介質材料包括在聚合物基質中的連續玻璃纖維，其中成對的相鄰銅特徵層通過通孔層連接，其中在電子支撐結構的至少一側上的端子包括改進的跡線上接合附著位點，所述位點包括在銅特徵結構的外層中的銅特徵結構的選擇性暴露的頂面和部分側面，用於導電連接焊料。

Description

新型端子

本發明涉及用於諸如中介層的多層電子支撐結構的端子及其製造方法。

在對於越來越複雜的電子器件的小型化需求越來越大的帶動下，諸如計算和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構，如IC基板和IC中介層，具有高密度的多個導電層和通孔，這些導電層和通孔通過電介質材料彼此電絕緣。

這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平坦度、散熱性好和有競爭力的單價。

在用於將基板與晶片互連的高密度引線技術中，成熟的技術是“倒裝晶片”(“Flip Chip”)技術，其中在晶片的端接焊盤上生長焊料凸塊、無鉛焊料凸塊或在其端部具有焊料或無鉛焊料的銅凸塊，然後將晶片翻轉以將其凸塊與基板的上表面上的焊盤互連。隨著晶片凸塊和間距變得更緻密，先進的基板有時自身配有凸塊以輔助與晶片凸塊的互連。在基板焊盤上的這種凸塊也稱為“SoP”(Solder on Pad，焊盤上焊料)凸塊，並且通常由焊料或無鉛焊料構成。SoP凸塊通常應用於基板端接焊盤上，其方法是通過絲網印刷然後回流，或通過電鍍工藝隨後回流，或通過將焊球滴落到基板的經焊劑處理的焊盤上。這種凸塊通常通過施加熱和壓力來 “鑄造”(“coined”)，以在凸塊上生成頂部平坦表面，這可以有助於從晶片側(the die side)佈置凸塊。

140μm至150μm的基板上最小凸塊陣列間距目前用於許多應用中的焊料凸塊，預期需要與引入14nm節點矽相對應的50μm至60μm間距。

以越來越緊密的間距在基板上生成焊料凸塊是非常棘手的，因為現有的絲網印刷、焊球滴或焊料凸塊電鍍的方法被要求越來越準確從而也越加昂貴，以便克服更微細間距的臨近連接之間發生短路的風險。

赫爾維茨(Hurwitz)和黃(Huang)於2013年6月7日申請的題為“晶片和基板間的新型端子和連接(Novel Terminations and Couplings Between Chips and Substrates)”的美國專利US 9,049,791公開了一種多層複合電子結構，包括在X-Y平面中延伸的至少一對特徵層，每個相鄰的成對特徵層被內部通孔層分隔開，所述通孔層包括在垂直於X-Y平面的Z方向上連接相鄰特徵層的通孔柱，所述通孔柱嵌入在內層電介質中，所述多層複合結構還包括由嵌入在外電介質材料中的通孔柱的外層構成的端子，其被減薄以暴露出通孔柱外層的端部。

赫爾維茨(Hurwitz)的美國專利申請USSN13/912,652教導了一種銅通孔柱，其嵌入在電介質中，然後被減薄使得銅通孔柱的端部與電介質的表面齊平。通常，具有暴露端的被減薄的通孔柱外層嵌入在粗糙度小於3微米的基本平坦的外電介質材料中，並且通孔柱的暴露外層與倒裝晶片凸塊可互連。通孔柱端部與其所嵌入的電介質齊平，該通孔柱端部可以利用可焊金屬通過回流或通過Z導電各向異性粘合劑材料連接到倒裝晶 片凸塊上。

應當理解，焊料凸塊和銅通孔柱之間的接觸面積受限於銅通孔柱的橫截面面積。所有的觸點都處在一個平面上。這導致斷開接觸和電開路故障存在一定的易發性。

赫爾維茨(Hurwitz)和黃(Huang)於2004年1月8日申請的題為“具有突出的銅端接柱的基板(Substrates with Protruding Copper Termination Posts)”的美國專利申請USSN14/150,683描述了一種不同的方法。其中，再次描述了一種多層複合電子結構，其包括在X-Y平面中延伸的特徵層，其中每一對相鄰的特徵層被內通孔層隔開，所述內通孔層包括在垂直於X-Y平面的Z方向上連接相鄰特徵層的通孔柱，所述通孔柱嵌入在內層電介質中。在所公開的結構中，該多層複合結構還包括至少一個端子外層，其包括至少一個微凸塊，其中所述至少一個微凸塊包括覆蓋有可焊接材料的通孔柱。微凸塊上的可焊接材料與待附接到晶片上的倒裝晶片封裝的焊料凸塊熔合。這提供了額外的可焊接材料並有助於粘附。該解決方案比其他端接技術略為昂貴，因為需要額外進行處理和不同組成成分的可焊接材料。

赫爾維茨(Hurwitz)和黃(Huang)於2014年1月24日申請的題為“具有突出的銅端接柱的基板(Substrates with Protruding Copper Termination Posts)”的美國專利申請USSN 18/015,812教導了一種多層複合電子結構，其包括在X-Y平面中延伸的特徵層，每一對相鄰特徵層被內通孔層分隔開，所述通孔層包括在垂直於X-Y平面的Z方向上連接相鄰特徵層的通孔柱，所述通孔柱嵌入在內層電介質中，所述多層複合電子結構還包括 至少一個端子外層，其包括僅部分嵌入在電介質外層中的二維銅柱陣列，使得每個銅柱的一部分突出超過電介質外層的表面。

該方法能夠增強接合，因為晶片的焊料凸塊可以塗覆並且不僅可以與突出端的頂表面接合，而且可以與其突出的側壁接合。這提供了更大的接合表面積，而且由於焊料-柱介面不是線性的，因此不太可能簡單地剪切和失效。該方法還支持銅柱對基板的粘附程度，因為銅柱通過其基部以及非突出側壁錨定到基板。然而，由於與導體層相比銅柱具有相對較大的厚度，並且由於每個銅柱必須與下方導體層精確對準，所以這些柱受到分離間隔限制，這會對其在緊密間距倒裝晶片器件中的應用具有不利影響。此外，應當認識到，額外的銅柱層增加了製造這種基板所需的工藝步驟數量，從而增加了製造成本並降低了產量。

儘管對於中介層端子進行了各種研發，但是對於具有端子的更緊密間距導體存在持續的驅動因素，倒裝晶片器件可以通過焊料凸塊附接到端子上以避免諸如銅柱的附加結構，此類附加結構會導致需要額外的處理和對準步驟，並且增加不期望的厚度。

本發明涉及一種新型端子，起能夠實現具有更緊密間距的低成本、高產量、更可靠的中介層和多層支撐結構。

第一方面涉及一種電子支撐結構，包括底層結構、外通孔層和銅特徵層(例如銅佈線層)，外通孔層和銅特徵層的內部被層壓在電介質材料內，銅特徵層的外部突出超過所述電介質材料。

通常，突出超過電介質材料的銅特徵層的外部塗覆有有機保 焊劑OSP。

優選地，突出超過電介質材料的銅特徵層的外部突出超過電介質材料至少5微米。

優選地，銅特徵層部分地嵌入電介質材料中，嵌入深度為至少5微米。

通常，電介質材料包括聚合物基質。

通常，聚合物基質包括選自熱固性材料和熱塑性塑膠的聚合物樹脂。

通常，電介質材料還包括玻璃纖維。

通常，電介質材料還包括無機填料。

通常，在電子支撐結構的至少一側上的端子包括改進的跡線上接合(bond-on-trace)的附接位點，該位元點包括在銅特徵層的外層中選擇性暴露的銅特徵結構的頂表面和部分側表面，作為利用焊料進行導電連接的位點。

通常，外部銅特徵結構的外部的側表面突出於電介質材料至少5微米，用於被焊料潤濕以便於IC晶片的附接。

通常，請求項1的電子支撐結構包括中介層。

通常，底層結構包括端子層。

可選地，底層結構包括至少一個附加特徵層。

可選地，底層結構包括至少一個附加通孔層。

第二方面涉及一種將IC晶片附接到如所述的電子支撐結構上的方法，包括選擇性地移除有機保焊劑OSP(如果存在的話)，並且通過 倒裝晶片技術將晶片直接連接到特徵結構的外層，使得來自晶片端子的焊料與特徵結構的外層的頂表面和暴露的側表面的一部分接合，使得能夠實現強錨定。

可選地，通過電介質基質的選擇性等離子體燒蝕來暴露出暴露的特徵結構。

本說明書中，術語微米或μm是指微米或10^-6m。

100‧‧‧多層支撐結構

102、104、106‧‧‧功能層

108‧‧‧特徵結構

110、112、114、116‧‧‧電介質層

200‧‧‧超薄封裝

210‧‧‧晶片

214‧‧‧佈線層、特徵結構、特徵層

216‧‧‧電介質

218‧‧‧焊料凸塊

220‧‧‧電介質

300‧‧‧結構

310‧‧‧晶片

312‧‧‧通孔層、通孔

313‧‧‧突出部分

314‧‧‧特徵層覆蓋、特徵層

315‧‧‧嵌入部分、特徵層

316‧‧‧電介質

318‧‧‧焊料凸塊、焊球

324‧‧‧中介層、基板

325‧‧‧其餘層、底層結構

330‧‧‧有機保焊劑OSP

圖1是現有技術的多層複合支撐結構的簡化截面示意圖；圖2是現有技術晶片封裝的簡化截面示意圖，所述晶片封裝包括晶片和端子，所述晶片通過焊球附接在佈線層上且其整體嵌入在電介質中，所述端子包括嵌入在電介質中並且端部與電介質齊平的柱層，該端部被端接材料如鎳、金、錫、鉛、錫鉛合金、銀、鈀及其合金保護；圖3是示出中介層的佈線層可如何部分地突出于周圍電介質並且用有機保焊劑OSP保護的簡化截面示意圖；圖4是簡化截面示意圖，示出了部分突出于周圍電介質的中介層佈線層如何剝除有機保焊劑OSP以及如何通過焊球實現IC與中介層佈線層的增強接合，其中焊球不僅接觸佈線層的最外層表面，而且流到突出的佈線層的上面及周圍與佈線層部分突出的側壁接合，從而實現更強的接合。

為了更好地理解本發明並示出本發明的實施方式，純粹以舉例的方式參照附圖。

現在具體參照附圖，必須強調的是，具體圖示僅為示例且出於示意性討論本發明優選實施方案的目的，提供圖示的原因是確信附圖是最有用且易於理解本發明的原理和概念的說明。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員能夠知曉本發明的幾種實施方式可如何實施。

在下文的說明中，所涉及的是支撐結構，其由電介質基質中的金屬通孔，特別是在聚合物基質中的銅通孔柱構成，所述電介質基質例如是聚醯亞胺、環氧樹脂或BT(雙馬來醯亞胺/三嗪)樹脂或其共混物。所述電介質可以是玻璃纖維增強的材料或作為預成型料施加。其他實施方式則選用其他熱塑性或熱固性的聚合物。

圖1是現有技術的多層複合支撐結構的簡化截面示意圖。例如，如美國專利US 7,682,972，US 7,669,320和US 7,635,641中所述，現有技術的多層支撐結構100包括由電介質層110、112、114、116分隔開的元件或特徵結構108的功能層102、104、106，所述電介質層使各個層絕緣。穿過電介質層的通孔118在相鄰功能層或特徵層102、104、106中的特徵結構108之間提供電連接。因此，特徵層102、104、106包括通常在層內佈置在X-Y平面上的特徵結構108，通孔118穿過電介質層110、112、114、116傳導電流。通孔118通常設計為具有最小電感並且被充分隔離以使其間具有最小電容。

通常，晶片附加到多層複合支撐結構的一側，而另一側則連接到印刷電路板PCB。

參照圖2，示出由通過焊料凸塊218的陣列以“倒裝晶片”構 造直接連接到扇出佈線層214的晶片210組成的超薄封裝200。晶片210、焊料凸塊218和佈線層214均嵌入電介質220中，該電介質220包括可以用玻璃纖維增強的聚合物基質。超薄封裝200具有用於連接印刷電路板PCB等的端子。所述端子是塗覆有端接材料222(例如鎳、金、錫、鉛、錫-鉛合金、銀、鈀及其合金)的通孔212。所述通孔嵌入在電介質216中，電介質216包括可以用玻璃纖維增強的聚合物基質。圖2的結構描述在赫爾維茨(Hurwitz)等人的題為“單層無核基板(Single Layer Coreless Substrate)”的美國專利US 8,866,286中。

通過IC晶片210上的焊料凸塊218將IC晶片210直接連接到佈線層214，避免了在佈線層218和IC晶片210之間的通孔柱層。這避免了額外的製造步驟，降低了製造成本，並且還使得封裝200的厚度最小化。

通過焊料凸塊218的陣列將晶片210連接到扇出佈線層214是一種稱為“Bond-on-Trace”(跡線上接合BoT)的連接。每個焊料凸塊218連接到佈線層214的頂表面。跡線上接合BoT類型的解決方案示出佈線層214位於電介質216的表面上的位置被稱為“延伸跡線”。該方案的問題在於，跡線(即佈線層214)沒有緊密地接合到底層電介質216，並且粘附不良可能導致在通過焊料凸塊218進行倒裝晶片連接之後，施加電介質220覆蓋晶片IC 210之前，在對底層電介質216固化期間發生跡線剝落。

應該理解的是，由於導線必須更細，使得FC間距變得更小，所以延伸跡線可靠性變得更難實現。因此，例如10微米線的佈線層214的粘附強度比例如20微米寬的線路的問題要嚴重得多，這是因為佈線層214和電介質216之間的接觸面積小得多。此外，焊料凸塊218與跡線或特徵結構214 的潤濕和接合僅發生在跡線或特徵結構214的頂表面上，因此焊料與跡線(特徵結構)之間的接合不強。

存在另一種類型的稱為“嵌入跡線”的跡線上接合“BoT”，其中不僅是底部，而且跡線的邊緣也被電介質216包圍，其頂表面與電介質的頂表面齊平或稍微浸沒(0μm至5μm)。使用嵌入跡線，導體剝離的可能性減到最低，但是跡線變得越小，則跡線與表面的齊平就越關鍵，這是因為從倒裝晶片頂端上的焊料凸塊得到的少量焊料通常不足以潤濕其表面，甚至不足以滲透進入跡線和預浸料之間的小空隙。

參照圖3，示出可以作為中介層(interposer)或其它多層支撐結構的基板324。關注的僅在於特徵結構314和通孔312的外層。未詳細示出其餘層325。其餘層325通常包括用於連接到印刷電路板的端子和被通孔層分隔開的一個或多個特徵層。

最外層通孔層312被特徵層314覆蓋。與圖2中的作為延伸的跡線上接合的特徵層214不同，特徵層314部分地浸沒在電介質316中。特徵層314為至少10微米厚，並且特徵層314的至少5微米的特徵結構嵌入在電介質316中並且在電介質316上方突出至少5微米。

特徵層314中的特徵結構的嵌入部分315和同樣接觸電介質316的特徵結構的底表面一起用於電介質316的錨定並且防止特徵層314的特徵結構被剝離。突出在電介質316上方的特徵層314的突出部分313通常塗覆有有機保焊劑(OSP)330，其是水基有機化合物。

中介層324由其餘層325和通孔312的外層構成，通孔312的外層覆蓋有特徵結構314的外層，其可作為佈線層。通孔312的外層和特徵結 構315的外層的一部分嵌入在電介質316中，電介質316包括可以用玻璃纖維增強的聚合物基質。特徵結構314的外層的最外層部分313暴露並突出於電介質材料316。可以通過機械、化學或機械化學拋光來移除該最外層結構以暴露出銅的頂部，然後進一步等離子體蝕刻掉例如電介質316的外層。存在可以使用的各種等離子體蝕刻方式。作為非限制性實例，一種這樣的方案是使用CF₄：O₂範圍為約65：35至約1：20之間的四氟化碳氧混合物，功率為約4KW，壓力範圍為約0.1-4托。

作為替代方案，外特徵層313和外通孔層可以通過圖案鍍覆和層壓在犧牲基板上製造，然後可以在其上構建其餘層325。在剝離犧牲襯底之後，可以移除包圍外特徵層314的電介質的一部分，留下突出的特徵層313的最外部分，並且特徵層315的最下部分嵌入在電介質316中。

通孔層314的突出部分313可以塗覆有有機保焊劑OSP 330，該有機保焊劑OSP 330是選擇性地與銅接合並在焊接之前保護銅免于氧化的水基有機化合物。

如圖4所示，在移除有機保焊劑(OSP)330之後，諸如IC的晶片310可以利用焊料凸塊318連接到外特徵層314的突出部313上。由於突出部313的側壁上沒有電介質316，所以焊球318可以流動並粘附到側壁的暴露部分上，而不是僅僅流到特徵層314的特徵結構的上表面上，並且由於較大的接觸面積和不存在簡單的剪切線的事實的結合，圖4所示的結構300的端子的焊料-特徵結構的粘附要優於已知的跡線上嵌入或粘附接合的粘附，在後一種情況下焊料凸塊218僅接觸特徵層214的外表面。因此，即使沒有後續封裝(如圖2所示)，晶片310也被牢固地接合至外特徵層314。

應該認識到，通過焊球318將IC晶片310直接連接到佈線層314，避免了在佈線層和IC晶片之間的通孔柱層。這避免了額外的製造步驟，減少了製造成本，並且還使中介層324的厚度最小化。

一種製造技術是使用等離子體從嵌入的佈線層中移除周圍電介質316的一部分，留下嵌入的部分佈線層315用於錨定目的以及部分的佈線層313突出在電介質316上方。如果佈線層314沉積在諸如銅板的犧牲基板上，則佈線層和底層通孔層312可以通過在圖案化光刻膠中電鍍，隨後層壓作為預浸料或聚合物片的電介質316來製造。在形成底層結構325之後，可以移除犧牲襯底，然後可以使用等離子體去除部分電介質316以暴露出佈線層315的外部313。

製造部分突出的特徵層的其它方式是可能的。例如，在赫爾維茨(Hurwitz)和黃(Huang)的題為“製造方法、多層電子結構以及按照所述方法得到的結構(Method of Fabrication，A Multilayer Electronic Structure and Structures in Accordance with the Method)”的美國專利US 8,997,342中詳細描述了一種製造多層支撐結構的方法。在該專利中，討論了使用硬度高於預浸料樹脂但低於固化樹脂的離型膜(release film)。可以通過改進美國專利US 8,997,342的方法來製造圖4的結構，例如通過施加一個而不是兩個預浸料片而僅部分地層壓佈線層314。

特別應該認識到，通過使用在美國專利US 8,997,342中描述的雙壓焊盤(double press pad)概念，電介質厚度可以保持在±3微米的範圍內。

本領域技術人員將會認識到，本發明不限於上文中具體圖示 和描述的內容。而且，本發明的範圍由所附請求項限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。

在請求項書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的元件被包括在內，但一般不排除其他元件。

Claims (16)

1. 一種電子支撐結構，包括底層結構、外通孔層和銅特徵層，其中外通孔層和銅特徵層的內部被層壓在電介質材料中，銅特徵層的外部突出超過所述電介質材料。
2. 如請求項1所述的電子支撐結構，其中突出超過電介質材料的銅特徵層的外部塗覆有有機保焊劑OSP。
3. 如請求項1所述的電子支撐結構，其中突出超過電介質材料的銅特徵層的外部突出超過電介質材料至少5微米。
4. 如請求項1所述的電子支撐結構，其中銅特徵層部分嵌入在電介質材料中，嵌入深度為至少5微米。
5. 如請求項1所述的電子支撐結構，其中電介質材料包括聚合物基質。
6. 如請求項1所述的電子支撐結構，其中聚合物基質包括選自熱固性樹脂和熱塑性樹脂的聚合物樹脂。
7. 如請求項5所述的電子支撐結構，其中電介質材料還包括玻璃纖維。
8. 如請求項5所述的電子支撐結構，其中電介質材料還包括無機填料。
9. 如請求項1所述的電子支撐結構，其中在所述電子支撐結構至少一側上的端子包括改進的跡線上接合的附著位點，所述位元點包括在銅特徵層的外部中的銅特徵結構的暴露的頂面和部分側面，作為利用焊料進行導電連接的位點。
10. 如請求項1所述的電子支撐結構，其中銅特徵層的外部的側表面突出於電介質材料至少5微米，用於被焊料潤濕以便於IC晶片的附接。
11. 如請求項1所述的電子支撐結構，包括中介層。
12. 如請求項1所述的電子支撐結構，其中底層結構包括端子層。
13. 如請求項1所述的電子支撐結構，其中底層結構包括至少一個附加特徵層。
14. 如請求項13所述的電子支撐結構，其中底層結構包括至少一個附加通孔層。
15. 一種將IC晶片附接至如請求項1所述的電子支撐結構的方法，包括：如果有機保焊劑OSP存在的話，選擇性移除有機保焊劑OSP；以及將晶片通過倒裝晶片技術直接連接至外特徵層的外部，使得來自晶片端子的焊料接合外特徵層的外部的頂表面和暴露的側表面的一部分，以實現強錨定。
16. 如請求項15所述的方法，其中通過選擇性等離子體燒蝕電介質基質而暴露出外特徵層的外部。