CN117096126A - 封装基板及其制法 - Google Patents

封装基板及其制法 Download PDF

Info

Publication number
CN117096126A
CN117096126A CN202210587249.1A CN202210587249A CN117096126A CN 117096126 A CN117096126 A CN 117096126A CN 202210587249 A CN202210587249 A CN 202210587249A CN 117096126 A CN117096126 A CN 117096126A
Authority
CN
China
Prior art keywords
package substrate
core
pillar
conductive
core structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210587249.1A
Other languages
English (en)
Inventor
陈敏尧
林松焜
张垂弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinai Technology Nanjing Co ltd
Original Assignee
Xinai Technology Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinai Technology Nanjing Co ltd filed Critical Xinai Technology Nanjing Co ltd
Publication of CN117096126A publication Critical patent/CN117096126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Laminated Bodies (AREA)
  • Glass Compositions (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种封装基板及其制法，包括：于具有玻纤的核心结构中嵌埋实心结构的导电柱，且于该核心结构上形成电性连接该导电柱的线路结构，以通过该导电柱为实心结构，因而有利于控制该核心结构的各组成材料间的热膨胀系数差异符合需求。

Description

封装基板及其制法
技术领域
本发明涉及一种半导体封装工艺，特别涉及一种具核心结构的封装基板及其制法。
背景技术
现今高速运算应用的终端产品(如自动驾驶、超级电脑或移动装置等)正蓬勃发展，其内部皆设有经封装完成的半导体封装元件(芯片结合于封装基板上)，借此使相关终端产品发挥作用，并应用于前述相关领域。
目前应用于芯片封装领域的技术，包含有例如芯片尺寸构装 (Chip ScalePackage，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模块封装(Multi-Chip Module，简称 MCM)等覆晶形态的封装模块。
现有覆晶形态的封装模块所采用的封装基板1，如图1所示，其包括一核心层10、设于该核心层10上、下两表面上的增层(Build up) 结构11、及设于该增层结构11上的防焊层12，其中，该核心层10 具有导电柱100以电性连接该增层结构11的线路层110，且该增层结构11还包含至少一包覆该些线路层110的介电层111，并令该防焊层 12外露出该增层结构11最外侧的线路层110，以供作为电性连接垫 112，以通过焊锡材料13结合如电路板及该半导体芯片等的外部装置。
现有核心层10的制作过程中，先采用机械或激光方式进行钻孔，以于孔壁上电镀导电层，再填入如绝缘材100b的塞孔材料，以形成导电柱100。
然而，现有封装基板1的核心层10于制作导电柱100时，需配置绝缘材100b，致使该核心层10的各组成材料间的热膨胀系数 (Coefficient of thermal expansion，简称CTE)差异过大，因而于封装时，该封装基板1容易产生过度翘曲的现象，导致其与外部装置之间连接不良，更严重的是可能因为应力关系，会造成该半导体芯片本身的破裂、或该半导体芯片的电性失效。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种封装基板，包括：具有玻纤的核心结构；嵌埋于该核心结构中的实心结构的导电柱，包含第一柱体及堆叠于该第一柱体上的第二柱体；以及形成于该核心结构上以电性连接该导电柱的线路结构。
本发明亦提供一种封装基板的制法，包括：提供一具有玻纤的核心结构，且于该核心结构中嵌埋有实心结构的导电柱，其中，该导电柱包含第一柱体及堆叠于该第一柱体上的第二柱体；以及形成线路结构于该核心结构上，以令该线路结构电性连接该导电柱。
前述的封装基板及其制法中，该核心结构包含一具有该玻纤的核心层、及形成于该核心层相对两表面上的第一绝缘层与第二绝缘层。
前述的封装基板及其制法中，该第一柱体为宽度一致的直立柱。
前述的封装基板及其制法中，该第一柱体为双锥状柱。
前述的封装基板及其制法中，该第二柱体为锥状。
由上可知，本发明的封装基板及其制法中，主要通过该导电柱为实心结构，因而无需于其内配置绝缘材，以利于控制该核心结构的各组成材料间的热膨胀系数差异符合需求，故相较于现有技术，于封装时，本发明的封装基板不会过度翘曲，因而有利于提升其与外部装置之间的连接良率，以避免因应力关系而造成半导体芯片本身的破裂、或该半导体芯片的电性失效等衍生问题。
附图说明
图1为现有封装基板的剖面示意图。
图2A至图2E为本发明的封装基板的制法的第一实施例的剖视示意图。
图2D-1为图2D的局部立体示意图。
图3A至图3E为本发明的封装基板的制法的第二实施例的剖视示意图。
图3D-1为图3D的局部立体示意图。
主要组件符号说明
1,2,3 封装基板
10,20 核心层
100,23,33 导电柱
100b 绝缘材
11 增层结构
110,261 线路层
111,260 介电层
112,262,263 电性连接垫
12 防焊层
13 焊锡材料
2a 核心结构
20a 第一表面
20b 第二表面
200 穿孔
21,31 第一柱体
21a,21b,22a,31a,31b 端面
21c,31c 周身
22 第二柱体
24a 第一绝缘层
24b 第二绝缘层
240 开孔
25,26 线路结构
27 绝缘保护层
28 导电元件
280 焊锡材料
281 金属凸块
300 穿孔
301,302 通孔。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及技术效果。
须知，本说明书说明书附图所示出的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的技术效果及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范围。
图2A至图2E为本发明的封装基板2的制法的第一实施例的剖面示意图。
如图2A所示，提供一具有相对的第一表面20a与第二表面20b的核心层20，且于该核心层20上形成至少一连通该第一表面20a与第二表面20b的穿孔200。
于本实施例中，形成该核心层20的材质为如介电材的绝缘材，其包含玻纤。
如图2B所示，以镀覆技术于该穿孔200中形成第一柱体21，以令该第一柱体21的相对两端面21a,21b呈平直状，并分别连通及外露于该第一表面20a与第二表面20b。
于本实施例中，该第一柱体21为宽度一致的直立柱，且该第一柱体21的周身21c未延伸有线路。
再者，该第一柱体21可由电镀、沉积或填充导电材等方式形成，以于该穿孔200镀满如铜材的金属材，使该第一柱体21为实心结构。
如图2C所示，于该核心层20的第一表面20a与第二表面20b上分别形成第一绝缘层24a与第二绝缘层24b，以令该核心层20及第一与第二绝缘层24a,24b作为核心结构2a，且通过图案化工艺，于该第一与第二绝缘层24a,24b上以激光方式形成多个对应各该第一柱体21的开孔 240，使各该开孔240对应外露出各该第一柱体21的相对两端面 21a,21b。
于本实施例中，该第一与第二绝缘层24a,24b以涂布方式或压合方式形成于该核心层20上，且形成该第一与第二绝缘层24a,24b的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺 (Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材或如绿漆、石墨的防焊材。
如图2D所示，于该些开孔240中形成多个第二柱体22，以令各该第二柱体22堆叠接触及电性连接各该第一柱体21，且于该第一与第二绝缘层24a,24b上形成一单层线路形式的线路结构25，以令该线路结构25电性连接该些第二柱体22。
于本实施例中，该第二柱体22呈锥状，且该第二柱体22以其窄端结合该第一柱体21。例如，该第一柱体21的端面21a,21b的面积不同于(或大于)该些第二柱体22的最大端面22a的面积。
再者，通过电镀、沉积或填充等方式将导电材形成该开孔240中，以形成该第二柱体22，并将单一该第一柱体21与堆叠于该第一柱体21 相对两端面21a,21b上的两个该第二柱体22视作单一导电柱23，使该导电柱23的周身外观轮廓呈阶梯状，如图2D-1所示。
另外，可依需求设计布设线路的层数，如图2E所示，使该线路结构26为增层形式。例如，于该第一与第二绝缘层24a,24b上分别形成一线路结构26，其包括至少一介电层260及结合该介电层260的线路层 261，且该线路结构26上可形成一绝缘保护层27，以令该绝缘保护层 27外露出最外侧线路层261，以供作为结合导电元件28或焊球(图略) 的电性接触垫262,263。
另外，该介电层260可为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP) 等的介电材，且该绝缘保护层27可为如绿漆、石墨的防焊材，而该导电元件28可包含焊锡材料280及/或金属凸块281(如铜凸块)。
于后续的应用中，可于该封装基板2的其中一侧的线路结构25或其中一侧的电性接触垫262上通过导电元件28接置至少一电子元件 (图略)，且于该封装基板2的另一侧的线路结构25或另一侧的电性接触垫263上接置如焊球的导电元件(图略)，以供外接一电路板(图略)。
因此，本发明的制法通过电镀方式于该穿孔200与开孔240中填满导电材，使该导电柱23成为实心结构，因而无需于该穿孔200与开孔 240中配置绝缘材，以利于控制该核心结构2a的各组成材料间的热膨胀系数(Coefficient of thermal expansion，简称CTE)差异符合需求，故相较于现有技术，于封装时，该封装基板2不会过度翘曲，因而有利于提升其与外部装置之间的连接良率，以避免因应力关系而造成半导体芯片本身的破裂、或该半导体芯片的电性失效等衍生问题。
将该第一与第二绝缘层24a,24b分别设于该核心层20的第一表面 20a与第二表面21b而形成该核心结构2a，以增加该封装基板2的刚性强度，故相较于现有技术，本发明的封装基板2具良好的刚性特质，因而能确保于封装高温工艺时不会发生板翘，进而能避免其与半导体芯片或电路板之间发生连接不良的问题。
图3A至图3E为本发明的封装基板3的制法的第二实施例的剖视示意图。本实施例与第一实施例的差异主要在于导电柱33的设计，其它工艺大致相同，故以下不再赘述相同处。
如图3A所示，于该核心层20上形成至少一连通该第一表面20a与第二表面20b的双锥状穿孔300。
于本实施例中，通过激光方式分别于该第一表面20a与第二表面20b上形成漏斗状通孔301,302，使两通孔301,302的窄口相连通。
如图3B所示，于该穿孔300中形成第一柱体31，使该第一柱体31 成为双锥状柱，其周身31c为双锥曲面，且令该第一柱体31的相对两端面31a,31b(宽端面)呈平直状，并分别连通及外露于该第一表面20a与第二表面20b。
于本实施例中，该第一柱体31的周身31c未延伸有线路，且该第一柱体31的双锥以窄端相接成一体。
如图3C所示，于该核心层20的第一表面20a与第二表面20b上分别形成第一绝缘层24a与第二绝缘层24b，以令该核心层20与第一与第二绝缘层24a,24b作为核心结构2a，且通过图案化工艺，于该第一与第二绝缘层24a,24b上以激光方式形成多个对应各该第一柱体31的开孔 240，使各该开孔240对应外露出各该第一柱体31的相对两端面 31a,31b。
如图3D所示，于该些开孔240中形成多个第二柱体22，以令各该第二柱体22堆叠接触及电性连接各该第一柱体31，且于该第一与第二绝缘层24a,24b上形成一单层线路形式的线路结构25，以令该线路结构25电性连接该些第二柱体22。
于本实施例中，该第二柱体22呈锥状，且该第二柱体22以其窄端结合该第一柱体31。例如，该第一柱体31的端面31a,31b的面积不同于(或大于)该些第二柱体22的最大端面22a的面积。
再者，将单一该第一柱体31与堆叠于该第一柱体31相对两端面 31a,31b上的两个该第二柱体22视作单一导电柱33，使该导电柱33的周身外观轮廓呈凹凸状，如图3D-1所示。
另外，可依需求设计布设线路的层数，如图3E所示，使该线路结构26为增层形式。
因此，本发明的制法通过电镀方式于该穿孔300与开孔240中填满导电材，使该导电柱33成为实心结构，因而无需于该穿孔300与开孔 240中配置绝缘材，以利于控制该核心结构2a的各组成材料间的热膨胀系数(Coefficient of thermal expansion，简称CTE)差异符合需求，故相较于现有技术，于封装时，该封装基板3不会过度翘曲，因而有利于提升其与外部装置之间的连接良率，以避免因应力关系而造成半导体芯片本身的破裂、或该半导体芯片的电性失效等衍生问题。
将该第一与第二绝缘层24a,24b分别设于该核心层20的第一表面20a与第二表面21b而形成该核心结构2a，以增加该封装基板3的刚性强度，故相较于现有技术，本发明的封装基板3具良好的刚性特质，因而能确保于封装高温工艺时不会发生板翘，进而能避免其与半导体芯片或电路板之间发生连接不良的问题。
本发明还提供一种电子封装件2,3，包括：一具有玻纤的核心结构2a、多个嵌埋于该核心结构2a中的导电柱23,33、以及至少一形成于该核心结构2a上以电性连接该导电柱23,33的线路结构25,26。
所述的导电柱23,33包含第一柱体21,31及堆叠于该第一柱体 21,31上的第二柱体22。
于一实施例中，该核心结构2a包含一具有该玻纤核心层20、及形成于该核心层20相对两表面上的第一绝缘层24a与第二绝缘层24b。
于一实施例中，该第一柱体21为宽度一致的直立柱。
于一实施例中，该第一柱体31为双锥状柱。
于一实施例中，该第二柱体22为锥状。
综上所述，本发明的封装基板及其制法，通过该导电柱为实心结构，因而无需于其内配置绝缘材，以利于控制该核心结构的各组成材料间的热膨胀系数差异符合需求，故于封装时，本发明的封装基板不会过度翘曲，因而有利于提升其与外部装置之间的连接良率，以避免因应力关系而造成半导体芯片本身的破裂、或该半导体芯片的电性失效等衍生问题。
上述实施例仅用以例示性说明本发明的原理及其技术效果，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的构思及范围下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种封装基板，包括：
核心结构，其具有玻纤；
实心结构的导电柱，其嵌埋于该核心结构中，且包含第一柱体及堆叠于该第一柱体上的第二柱体；以及
线路结构，其形成于该核心结构上以电性连接该导电柱。
2.如权利要求1所述的封装基板，其中，该核心结构包含一具有该玻纤的核心层、及形成于该核心层相对两表面上的第一绝缘层与第二绝缘层。
3.如权利要求1所述的封装基板，其中，该第一柱体为宽度一致的直立柱。
4.如权利要求1所述的封装基板，其中，该第一柱体为双锥状柱。
5.如权利要求1所述的封装基板，其中，该第二柱体为锥状。
6.一种封装基板的制法，包括：
提供一具有玻纤的核心结构，且于该核心结构中嵌埋有实心结构的导电柱，其中，该导电柱包含第一柱体及堆叠于该第一柱体上的第二柱体；以及
形成线路结构于该核心结构上，以令该线路结构电性连接该导电柱。
7.如权利要求6所述的封装基板的制法，其中，该核心结构包含一具有该玻纤的核心层、及形成于该核心层相对两表面上的第一绝缘层与第二绝缘层。
8.如权利要求6所述的封装基板的制法，其中，该第一柱体为宽度一致的直立柱。
9.如权利要求6所述的封装基板的制法，其中，该第一柱体为双锥状柱。
10.如权利要求6所述的封装基板的制法，其中，该第二柱体为锥状。
CN202210587249.1A 2022-05-11 2022-05-26 封装基板及其制法 Pending CN117096126A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111117680 2022-05-11
TW111117680A TW202345305A (zh) 2022-05-11 2022-05-11 封裝基板及其製法

Publications (1)

Publication Number Publication Date
CN117096126A true CN117096126A (zh) 2023-11-21

Family

ID=88775823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210587249.1A Pending CN117096126A (zh) 2022-05-11 2022-05-26 封装基板及其制法

Country Status (2)

Country Link
CN (1) CN117096126A (zh)
TW (1) TW202345305A (zh)

Also Published As

Publication number Publication date
TW202345305A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US7838967B2 (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
US8022532B2 (en) Interposer and semiconductor device
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US7586188B2 (en) Chip package and coreless package substrate thereof
US7719104B2 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
KR0157284B1 (ko) 솔더 볼 장착홈을 갖는 인쇄 회로 기판과 이를 사용한 볼 그리드 어레이 패키지
US6889429B2 (en) Method of making a lead-free integrated circuit package
KR100851072B1 (ko) 전자 패키지 및 그 제조방법
US6596560B1 (en) Method of making wafer level packaging and chip structure
KR20070078711A (ko) 배선 기판 및 반도체 장치
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
KR980012316A (ko) 반도체 장치 및 그 제조 방법
US6596620B2 (en) BGA substrate via structure
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
TWI715257B (zh) 晶片封裝結構及其製作方法
JP7247046B2 (ja) 配線基板及び配線基板の製造方法
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
CN117096126A (zh) 封装基板及其制法
JP4856410B2 (ja) 半導体装置
CN108305864B (zh) 端子
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
TWI819440B (zh) 電子封裝件及其製法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination