KR20070078711A - 배선 기판 및 반도체 장치 - Google Patents

배선 기판 및 반도체 장치 Download PDF

Info

Publication number
KR20070078711A
KR20070078711A KR1020070007978A KR20070007978A KR20070078711A KR 20070078711 A KR20070078711 A KR 20070078711A KR 1020070007978 A KR1020070007978 A KR 1020070007978A KR 20070007978 A KR20070007978 A KR 20070007978A KR 20070078711 A KR20070078711 A KR 20070078711A
Authority
KR
South Korea
Prior art keywords
wiring
wiring board
semiconductor chip
dummy
semiconductor device
Prior art date
Application number
KR1020070007978A
Other languages
English (en)
Inventor
요시키 소타
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20070078711A publication Critical patent/KR20070078711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 배선 기판에서는, 반도체 칩을 탑재하기 위한 반도체 칩 탑재 영역에, 자체에 포함되는 모든 배선의 말단이 반도체 칩 탑재 영역 내에서는 개방되어 있는 형상의 더미 배선이 배치되어 있다. 따라서, 간이한 구성으로 비용을 들이지 않고, 내부의 수분의 기화 팽창에 의해 발생하는 반도체 장치의 문제를 방지할 수 있다.
반도체 칩, 배선 기판, 더미 배선.

Description

배선 기판 및 반도체 장치{WIRING BOARD AND SEMICONDUCTOR APPARATUS}
도 1 은 본 발명의 일 실시형태의 배선 기판의 평면도.
도 2 는 본 발명의 일 실시형태의 반도체 장치의 단면도.
도 3(a), 도 3(b), 도 3(c) 는 각각 본 실시예에 사용한 배선 기판의 평면도.
도 4(a), 도 4(b), 도 4(c), 도 4(d) 는 각각 본 발명의 다른 실시형태의 배선 기판의 평면도.
도 5 는 종래의 반도체 장치에 있어서의 문제를 설명하기 위한, 종래의 반도체 장치의 단면도.
도 6 은 공기 배출 구멍이 형성된 종래의 반도체 장치의 단면도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1 : 반도체 칩 8 : 배선 기판
20 : 반도체 칩 탑재 영역 11 : 관통 구멍
80 : 배선 기판 100 : 반도체 장치
특허 문헌 1 : 일본 공개특허공보 평9-121002호 (1997년 5월 6일 공개)
특허 문헌 2 : 일본 공개특허공보 2001-15628호 (2001년 1월 19일 공개)
본 발명은 외부 단자를 에어리어 어레이 형상으로 배치한 면 실장 타입의 반도체 장치, 및 그것에 사용되는 배선 기판에 관한 것이다.
최근의 전자 기기의 소형화의 경향에 따르는 것으로서, 또 조립 공정의 자동화에 적합하도록, 반도체 패키지로서, QFP (Quad Flat Package) 형이나 BGA (Ball Grid Allay) 형의 CSP (Chip Size Package/Chip Scale Package) 형상의 반도체 장치가 널리 사용되고 있다. 이들 반도체 장치 내에 배치되는 반도체 소자의 신호 처리의 고속화ㆍ고기능화로 인하여, 보다 많은 외부 단자가 필요해지고 있다. 이에 수반하여, 특히, 외부 접속 단자가 반도체 장치의 저면에 2 차원적으로 배치되어 있는 BGA 형의 패키지 형상의 반도체 장치가 많이 채용되고 있다. 이 BGA 형의 패키지 형상의 반도체 장치의 하나에, 예를 들어, 특허 문헌 1 에 나타내는 바와 같이, 반도체 칩의 회로 형성면을 위로 하고, 와이어 본드 방식으로 배선 기판에 결선하고 배선 패턴을 경유하여 외부 접속 단자와 도통시키고 있는 것이 있다.
이 BGA 형의 패키지 형상의 수지 밀봉형 반도체 장치 (BGA 형의 반도체 패키지, BGA 형의 반도체 장치) 의 일례의 단면 구조도를 도 5 에 나타낸다. 현재의 BGA 형의 반도체 패키지의 주류의 구조이다. 이러한 BGA 형의 반도체 장치는, 반도체 장치의 소형화와 전기 특성에서 다른 반도체 장치와 비교하여 유리한 구조를 구비하고 있으며, 휴대전화나 휴대 게임기 등의 휴대형 전자 기기의 대부분에서 채용되고 있다.
이하, 도 5 에 기초하여 BGA 형의 반도체 장치 (100) 에 대하여 설명한다. 도 5 에 나타내는 바와 같이 BGA 형의 반도체 장치 (100) 는, 주로 반도체 칩 (반도체 소자 ; 1), 배선 기판 (80), 반도체 칩 (1) 과 배선 기판 (80) 을 접속시키는 금속 세선 (와이어 ; 7), 및 도전성을 갖는 외부 단자 (9) 로 이루어지고, 수지 (10) 에 의해 밀봉되어 있다. 또, 배선 기판 (80) 은 절연성의 코어 기판의 양면에, 구리박으로 형성된 배선 패턴을 가지고 있다. 이 배선 기판 (80) 의 상면과 하면의 양면의 배선 패턴 사이는, 드릴 등에 의해 개구한 관통 구멍의 내부에 구리 도금을 실시한 스루홀에 의해 도통이 확보되어 있다. 또한, 배선 기판 (80) 은 회로를 형성한 배선 패턴 상의 와이어 본드하기 위한 단자부 및 외부 단자를 형성하는 랜드부를 제외하고, 절연성의 솔더 레지스트에 의해 피복된 구조로 되어 있다.
최근의 전자 기기의 소형화, 박형화에 수반하여, 탑재하는 반도체 장치도 소형화, 박형화가 요구되게 되었으며, 상기한 반도체 장치 (100) 에 사용되는 배선 기판 (80) 에 대해서도 박형화의 요망이 높아지고 있다. 구체적으로는 절연성의 코어 기판의 두께가 200㎛ 이하인 것이 주요 두께로 되고 있으며, 40∼60㎛ 정도의 것도 다수 채용되고 있다. 40∼60㎛ 정도의 코어 기판을 사용한 배선 기판에서는, 솔더 레지스트까지를 포함한 두께라 하더라도 100㎛ 전후로 되고 있다.
BGA 형의 반도체 장치 (100) 는, 이러한 배선 기판 (80) 상에, 반도체 칩 (1) 을 그 회로측과는 반대면측에 접착 재료등을 사용하여 탑재하고, 반도체 칩 (1) 의 패드부와 배선 기판 (80) 의 와이어 본드 단자부를 도전성의 금속 세선 (7) 으로 접속시키고 있다. 반도체 칩 (1) 은, 최근의 전자 기기의 고기능화에 수반하여 복수 적층되는 경우도 있다. 반도체 칩 (1) 의 두께로는, 탑재수 등에 따라서 다르기도 하지만, 70∼400㎛ 정도까지의 두께가 일반적이다. 반도체 칩 (1) 을 접착시키는 접착제로는 은 페이스트나 절연 페이스트, 또 시트 형상의 접착제 등이 사용된다. 최근에는 반도체 칩 (1) 과 배선 기판 (80) 의 밀착성을 높이기 위해 시트 타입의 접착제를 사용하는 케이스가 많아지고 있다. 이 시트 타입의 접착제의 공급 방법으로는, 미리 배선 기판 (80) 측 반도체 칩 탑재 에어리어에 부착시켜 두는 방법과, 반도체 칩 (1) 의 이면측에 부착시켜 두는 방법이 있다. 반도체 칩 (1) 의 이면측에 부착시켜 두는 방법으로는, 웨이퍼 상태의 단계에서 이면측에 시트 접착제를 붙이고, 그 후 칩 형상으로 절단하는 방법이 있다. 또, 다이싱 시트의 접착 재료 성분을 반도체 칩 (1) 이면측에 전사하여 공급하는 방식도 있다.
반도체 칩 (1) 과 배선 기판 (80) 사이의 도통을 취하기 위한 금속 세선 (7) 으로는 금이나 구리 등의 재료가 사용된다. 구체적으로는, 현재 상태에서는, 금선 등은 20∼30㎛ 정도의 단면 직경을 갖는 것이 채용되는 경우가 많다.
반도체 장치 (100) 는, 추가로 반도체 칩 (1) 과 금속 세선 (7) 을 덮도록 수지 (10) 에 의해 밀봉된 구조를 갖는다. 밀봉은, 수지를 사용한 트랜스퍼 몰드 성형 공법 등에 의해 행해진다. 밀봉을 하기 위한 수지 (10) 는 에폭시계나 비페닐계의 열 경화형의 수지가 사용되는 경우가 많다.
또한, 반도체 장치 (100) 는, 배선 기판 (80) 의 반대측 면에는 땜납볼 등의 금속제 외부 단자 (9) 를 리플로우에 의해 접속시킨 구조로 되어 있다. 땜납볼의 직경은 외부 단자의 피치 등에 따라 상이하다. 이러한 땜납볼에서는, 최근, 땜납 재료로서, 공정(共晶) 땜납에서 환경에 대한 배려에서 무연 땜납으로 바뀌고 있다. 무연 땜납은 공정 땜납과 비교하여 융점이 높기 때문에, 접속할 때의 온도를 공정 땜납의 경우보다도 높게 설정할 필요가 있다. 또, 땜납볼 단자의 중심부에 구리 등의 금속 볼이나 수지 등의 수지 볼을 갖고, 반도체 장치를 실장 기판에 탑재했을 경우에 반도체 장치와 실장 기판 사이의 클리어런스를 일정값 이상으로 유지할 수 있도록 한 것도 있다.
이상이 BGA 형의 패키지 형상의 반도체 장치의 구조이다. CSP 라고 불리는 반도체 칩 사이즈에 비교적 가까운 크기의 반도체 장치에서도, 이것과 동일한 구조를 갖는 것도 있다. 또, 외부 단자의 형성을 땜납 등의 금속볼을 사용하는 것이 아니라, 땜납 페이스트 등을 도포한 후에 용융시켜, 0.1㎜ 이하 정도의 외부 단자를 형성하는 반도체 장치나, 땜납을 공급하지 않고 기판의 메탈 랜드만으로 하고 있는 LGA (Land Grid Array) 타입의 패키지 형상의 반도체 장치도 있다.
이러한 반도체 장치를 실장 기판에 탑재하는 경우에는, 실장 기판에 땜납 페이스트이나 플럭스를 공급한 후에 반도체 장치 (패키지) 를 탑재하여 리플로우로(爐) 등의 가열 장치를 사용하여, 땜납으로 생긴 외부 단자를 용융하여 실장 기판에 접속시키는 수법이 일반적이다. 상기 기술한 바와 같이 최근에는 환경에 대 한 배려에서, 외부 단자의 구성 재료인 땜납 재료가 공정품에서 무연품으로 바뀌고 있다. 이 때문에, 실장 기판에 대한 탑재시에 가해지는 온도가 상승하는 경향이 있다. 구체적으로는, 땜납 재료가, 공정 땜납에서 무연 땜납으로 바뀜에 따라, 이 기판 실장시의 리플로우 온도가 20∼30 도 정도 상승하는 경향이 있다.
상기한 바와 같이, BGA 형의 패키지 형상의 반도체 장치를 제조할 때, 외부 단자를 형성할 때에, 리플로우로 등의 가열로에 의해 외부 단자에 사용되는 땜납을 용융하는 방법이 취해지고 있는 경우가 많다. 또, 상기한 바와 같이, BGA 형, LGA 형 등의 패키지 형상의 반도체 장치를, 실장 기판에 탑재할 때에도, 다른 부품과 일괄로 리플로우로 등의 가열로 안에서 땜납을 용융하여 탑재하는 케이스가 많다. 그리고, 최근의 환경에 대한 배려에서 땜납을 공정품에서 무연품으로 변경하는 경우가 많이 있고, 이에 따라 가열로에서 가하는 온도가 높아지는 경향이 있다.
이 때문에, 반도체 장치는, 가해지는 열에 대해 문제가 발생하지 않는 신뢰성이 요구되게 된다. 가해지는 열에 대한 문제란, 구체적으로는, 도 5 의 아래 도면에 나타내는 바와 같이, 가해진 열에 의해 반도체 장치 (반도체 패키지) 의 내부에 흡습된 수분이 팽창함으로써, 패키지 내부가 팽창하여 발생한다. 배선 기판 상에 반도체 칩을 탑재하고 수지 밀봉하여 형성한 반도체 장치에서는, 조립 후에 흡습된 수분은, 반도체 칩과 배선 기판의 접착 부분을 중심으로, 각 재료간의 계면 부근에 고이는 경향이 있다. 그 중에서도 반도체 칩과 배선 기판의 계면 부분에 많은 수분이 고이는 경향이 있다. 이 때문에, 땜납볼 탑재시나 반도체 장치 (반도체 패키지) 를 실장 기판에 실장할 때에 가해지는 리플로우로의 열에 의해 반도체 칩 탑재부 아래의 배선 기판 부분이 팽창하는 문제가 가장 발생하기 쉬워지고 있다. 이 경향은 얇은 배선 기판을 사용하고 있는 반도체 장치에서 보다 많이 발생하는 경향이 있다. 이 때 발생하는 기판 팽창은, 반도체 칩의 탑재부 아래의 배선 패턴에 폐색된 부분이 있는 경우에는, 그 폐색된 부분을 기점으로 하여 발생하는 경우가 많다.
상기와 같이, 내부에 흡습된 수분이 팽창함으로써, 반도체 장치의 외형이 변형되어 불량이 되거나, 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제가 발생한다. 따라서, 반도체 장치에서 이러한 문제가 발생하지 않도록 하는 것이 요구된다.
특히 배선 기판이 얇은 반도체 장치 (반도체 패키지) 에서는, 배선 기판의 반도체 칩 탑재 영역이 팽창하는 경향이 높아져, 반도체 장치의 박형화, 소형화에 대해 문제가 되고 있다.
이러한 문제를 해결하기 위해, 예를 들어, 특허 문헌 2 에는, 도 6 에 나타내는 바와 같이, 반도체 칩 탑재 영역 (20) 에 해당하는 배선 기판 (81) 의 일부에 공기 배출용 관통 구멍 (벤트 홀 ; 11) 을 형성하고, 패키지 내에 고인 수분을 탈출시킬 수 있는 구조의 반도체 장치 (101) 가 개시되어 있다.
그러나, 공기 배출용 관통 구멍 (11) 에 의해 패키지 내에 고인 수분을 탈출시킬 수 있는 구조의 반도체 장치 (101) 의 경우, 공기 배출용의 관통 구멍 (11) 을 형성하기 위해, 배선 기판 (81) 에 이 관통 구멍 (11) 을 형성하기 위한 영역을 확보할 필요가 있다. 이 때문에, 디바이스로서 필요한 배선의 주회(周回) 등에 제약이 가해진다. 구체적인 숫자를 나타내면, 관통 구멍 (11) 으로서 현상(現狀) 양산 대응 가능한 레벨로는, φ0.1㎜ 정도의 관통 구멍 직경으로 했을 경우, 근방의 배선까지의 거리로서, 관통 구멍의 위치 정밀도 + 관통 구멍에 솔더 레지스트가 피복되지 않는 거리 + 근방의 배선까지 솔더 레지스트가 확실하게 피복되는 거리의 마진이 필요해진다. 이 때문에, 대략 φ0.3㎜ 정도의 영역을 배선할 수 없는 영역이 된다. 상기 마진을 엄격하게 하면 배선 기판 (81) 의 제조 비용이 상승하게 되고, 상기 마진을 개략적으로 하면 배선할 수 없는 영역이 커진다.
또한, 배선 기판 (81) 을 형성하는 데에 있어서, 상기 관통 구멍 (11) 을 형성하는 가공이 추가되어, 배선 기판 (81) 의 제조 비용도 상승하게 된다.
또, 반도체 칩 탑재 영역에 있어서의 메탈을 전체면 베타 패턴으로 하거나, 또는 메탈 패턴을 없애거나 하는 것도 생각해 볼 수 있는데, 그 경우에는 반도체 칩과 배선 기판의 밀착성이 지나치게 높아진다. 따라서, 패키지 내에 고이는 수분이 반도체 칩 탑재부 영역 이외에 고이기 때문에, 이 수분이 고인 부분을 기점으로 하여 팽창이 발생한다.
또한, 다른 수법으로는, 반도체 칩을 시트 타입 접착제로 배선 기판에 접착시키는 구조의 반도체 장치에서는, 반도체 칩과 배선 기판의 밀착성을 높이기 위해 배선 기판측 요철을 적게 하기 위해, 솔더 레지스트를 거듭 도포하여 그 아래에 있는 배선 패턴의 요철에 의한 영향을 작게 하는 방법이 취해지는 경우도 있다. 그러나, 이 경우에도 배선 기판의 제조 공정에서 솔더 레지스트를 도포하는 공정을 복수회 실시하게 되어, 배선 기판의 제조 공정이 증가하여 비용이 상승하게 된다.
또, 미리 배선 기판으로부터 반도체 패키지에 조립하기 전에, 고여 있는 수분을 과열 또는 감압 등의 수법에 의해 제거하는 등 방법도 제안되고 있는데, 모두 배선 기판의 제조 비용 또는 조립 비용을 상승시키는 요인이 되고 있다.
본 발명은 상기의 문제점을 감안하여 이루어진 것으로서, 그 목적은, 간이한 구성으로 비용을 들이지 않고, 반도체 장치 내부의 수분의 기화 팽창을 방지할 수 있는 배선 기판 및 반도체 장치를 실현하는 것에 있다.
이상의 목적을 달성하기 위해, 본 발명에 관련된 배선 기판은, 반도체 칩을 탑재하기 위한 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되는 배선 기판에 있어서, 상기 탑재 영역에는, 자체에 포함되는 배선의 말단이 상기 탑재 영역 내에서는 개방되어 있는 형상의 더미 배선이 배치되어 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 반도체 칩이 탑재되는 탑재 영역에 형성되는 더미 배선은, 당해 더미 배선에 포함되는 배선의 말단이 탑재 영역 내에서는 개방되어 있기 때문에, 그 위에 반도체 칩이 탑재되었을 경우, 당해 반도체 칩 아래에서 폐색된 부분을 형성하는 경우는 없다. 폐색된 부분이 있으면 수분이 고이는데, 폐색된 부분이 없어, 즉, 반도체 칩과 배선 기판 사이에서는 수분이 집중적으로 고이지 않는 구조로 되어 있다. 이 때문에, 열이 가해져도, 수분의 팽창으로 인한 반도 체 장치에 있어서의 문제를 방지할 수 있다. 이와 같이, 상기 형상의 더미 배선을 배치함으로써, 간이한 구성으로 비용을 들이지 않고, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 구체적으로는, 반도체 장치의 외형이 변형되어 불량이 되거나, 실장 기판에 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제를 방지할 수 있다. 따라서, 상기 구성의 배선 기판을 사용함으로써, 신뢰성이 있는 고품질의 반도체 장치를 제조할 수 있다. 또한, 상기 탑재 영역에 있어서의, 상기 더미 배선에 포함되는 모든 배선의 말단이 탑재 영역 내에서 개방된 형상이라면, 보다 확실하게 수분이 팽창됨에 따른 문제를 방지할 수 있다.
본 발명의 또 다른 목적, 특징 및 우수한 점은, 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백해질 것이다.
실시 형태들의 설명
〔실시형태〕
본 발명의 일 실시형태에 대하여 도 1∼도 4(d) 에 기초하여 설명하면 이하와 같다. 도 1 에 나타내는 본 실시형태의 배선 기판 (8) 에서는, 배선 기판 (8) 의 코어 기판 상에, 신호 배선 패턴 (신호 배선) 이 배치되어 있으며, 또 반도체 칩 탑재 영역 (탑재 영역, 반도체 칩 탑재 하부 ; 2) 에 더미 배선 (더미 배선 패턴 ; 6) 이 형성되어 있다. 신호 배선 패턴은, 배선 기판 (8) 상하면의 도통을 위한 관통 구멍을 배치하기 위한 메탈 랜드부인 신호 배선 패턴 (4) 과, 와이어 본드 접속부인 신호 배선 패턴 (5) 과, 이들 사이를 연결하는 신호 배선 패턴 (3) 으로 되어 있다. 또한, 도 1 에서는, 배선 기판 (8) 의 반도체 칩 탑재면 (반도체 칩 탑재 영역 (2) 을 갖는 면) 과는 반대면 (외부 접속 단자 탑재면) 은 도시하지 않지만, 이 외부 접속 단자 탑재면에 외부 접속 단자 탑재 영역인 신호 배선 패턴이 형성되어 있다. 이하에서는, 이들의 신호 배선 패턴 및 더미 배선을 구별하지 않을 때에는, 간단히 배선 패턴이라고 한다. 또, 신호 배선 패턴 (4) 과, 상기 외부 접속 단자 탑재면의 상기 외부 접속 단자 탑재 영역은, 후단에서 설명하는 관통 구멍 (도시하지 않음) 을 통하여 전기적으로 접속되어 있다. 상기 외부 접속 단자 탑재면에서, 상기 외부 접속 단자 탑재 영역은, 상기 관통 구멍을 막도록 형성되고 있어도 되고, 상기 관통 구멍에서 외부 접속 단자 탑재용 영역까지 배선이 권회된 배선 패턴으로 되어 있어도 된다.
배선 기판 (8) 의 코어 기판으로는 절연재이면 되고, 예를 들어, 유리 섬유에 에폭시 수지를 함침한 것을 들 수 있다. 또한, 코어 기판의 두께는 0.2㎜ 이하인 것이 주류로 되어 있지만, 코어 기판의 두께는 이 수치에 한정되는 것은 아니다. 또, 배선 기판 (8) 의 코어 기판으로는, 예를 들어, 폴리이미드, 유리 크로스를 함침한 에폭시 기판, 아라미드 수지 기판 등을 들 수 있다. 본 실시형태에서는, 배선 기판 (8) 은, 이 코어 기판의 양면에 구리박 (으로 이루어지는 배선 패턴) 을 부착시킨 양면 구리 부착 배선 기판이다.
본 실시형태에서는, 상기한 바와 같이, 배선 기판 (8) 에 상하의 전기적 도통을 위한 관통 구멍이 개구되어 있다. 이 관통 구멍은, 관통 구멍을 배치하기 위한 메탈 랜드부인 신호 배선 패턴 (4) 의 아래에 형성되어 있다. 관통 구멍의 개구 방법으로는 드릴이나 레이저에 의한 가공을 들 수 있다. 관통 구멍의 직경은 예를 들어, φ0.2㎜ 이하를 들 수 있는데, 이 수치에 한정되지 않는다. 관통 구멍의 내주부에는 구리 도금이 실시되어 있으며, 배선 기판 (8) 의 상하면의 구리박으로 이루어지는 배선 패턴끼리의 전기적 도통이 취해지도록 되어 있다.
다음으로, 배선 패턴의 형성에 대하여 설명한다. 먼저, 양면에 구리박을 부착시키고, 상기와 같이 관통 구멍을 형성한 배선 기판 (8) 의, 이 양면의 구리박 상에 패터닝용 드라이 필름을 부착시킨다. 그리고, 마스크 패턴에 따라 위치 결정 하여 노광한 후, 에칭에 의해 드라이 필름의 패턴을 형성한다. 또한, 드라이 필름의 패턴을 기초로 배선 기판 (8) 의 기재의 상하면의 구리박을 에칭에 의해 가공하여 배선 패턴을 형성한다.
이상이 구리박으로부터 에칭에 의해 신호 배선 패턴 (3, 4, 5) 및 더미 배선 (6) 을 포함하는 배선 패턴을 형성하는, 서브트랙티브 공법 (Subtractive Process) 에 의한 패턴 형성 방법이다. 그러나 신호 배선 패턴 (3, 4, 5) 및 더미 배선 (6) 을 포함하는 배선 패턴의 형성 방법은, 상기에 한정되지 않고, 예를 들어, 상하 양면에 박층의 구리박을 남긴 기판 또는 전혀 구리박이 없는 기판에 관통 구멍을 가공한 후, 구리 도금에 의해 신호 배선 패턴과 관통 구멍 내부의 전기적 도통을 확보하도록 하여 제조하는, 액티브 공법 (또는, 세미액티브 공법) 을 사용해도 상관없다.
또한, 신호 배선 패턴 (3, 4, 5) 및 더미 배선 (6) 의 두께는 10∼20㎛ 정도 가 주류이지만, 신호 배선 패턴 (3, 4, 5) 이나 더미 배선 (6) 의 밀도에 따라, 더욱 얇아지는 경우나 두꺼워지는 경우가 있다.
여기에서, 더미 배선 (6) 은, 실제의 디바이스에서 사용하는 배선 부분 (신호 배선 패턴 (3, 4, 5)) 을 제외하고 배치되어 있다. 본 실시형태에서는, 더미 배선 (6) 은, 구체적으로는 도 1 에 나타내는 바와 같이, 반도체 칩 탑재 영역 (2) 의 중앙부에서 배선 기판 (8) 주위의 4 변을 각각 향하도록, 배선과 스페이스가 교대로 나열된 패턴으로 되어 있다. 따라서, 반도체 칩 (1) 의 아래에서 폐색되지 않는 패턴이 되도록 형성되어 있다. 또, 실제 디바이스에서 사용하고 있는 (신호 배선 패턴 (3) 의) 배선폭, 배선 간격과 동일한 배선 밀도로 균등 라인을 인출한 패턴으로 되어 있다. 이와 같이, 더미 배선 (6) 은 배선 기판 (8) 에 반도체 칩 (1) 을 탑재했을 경우, 그 아래의 영역에서 부분적으로 수분이 고이기 쉬워지는 부분을 만들지 않는 형상으로 되어 있다. 또한, 극단적으로 반도체 칩 (1) 과 배선 기판 (8) 이 접착하는 부분도 없도록 되어 있다. 따라서, 반도체 칩 탑재 영역 (2) 에서 균일하게 수분이 확산된다. 이 때문에, 땜납볼 탑재시나 반도체 장치를 실장 기판에 탑재할 때에 가해지는 열에 의한 수분의 기화 팽창에 의한 힘을 분산시킬 수 있다. 따라서, 이하에 설명하는 반도체 장치에 발생하는 팽창을 억제할 수 있다.
이상에서 설명한 바와 같이, 배선 기판 (8) 에서, 반도체 칩 탑재 영역 (2) 에 형성되는 더미 배선 (6) 은, 자체에 포함되는 모든 배선의 말단이 반도체 칩 탑재 영역 (2) 내에서는 개방되어 있는 형상으로 되어 있다. 따라서, 반도체 칩 (1) 이 탑재되었을 경우, 당해 반도체 칩 (1) 의 아래에서 폐색된 부분을 형성하는 일은 없다. 폐색된 부분이 있으면 수분이 고이지만, 폐색된 부분이 없기 때문에, 반도체 칩 (1) 과 배선 기판 (8) 사이에서는 수분이 집중적으로 고이지 않는다. 이 때문에, 열이 가해져도 수분은 고이지 않기 때문에, 또는, 수분은 나가기 때문에, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 구체적으로는, 반도체 장치의 외형이 변형되어 불량이 되거나, 실장 기판에 실장할 수 없게 되거나, 또 내부의 배선 패턴이 단선되거나 하는 문제를 방지할 수 있다. 상기와 같은 형상의 더미 배선 (6) 을 형성함으로써, 간이한 구성으로, 비용을 들이지 않고, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 또한, 본 실시형태에서는, 더미 배선 (6) 에 포함되는 모든 배선의 말단이, 반도체 칩 탑재 영역 (2) 내에서 개방된 형상이기 때문에, 보다 확실하게 수분이 팽창함에 따른 문제를 방지할 수 있다.
따라서, 이상과 같은 배선 기판 (8) 을 사용함으로써, 신뢰성이 있는 고품질의 반도체 장치를 제조할 수 있다.
또, 신호 배선 패턴 (3) (의 일부) 이 반도체 칩 탑재 영역 (2) 에 있고, 또한 상하면의 도통을 위한 관통 구멍을 배치하기 위한 메탈 랜드부인 신호 배선 패턴 (4) 이 있는 경우에는, 반도체 칩 탑재 영역 (2) 의 신호 배선 패턴 (4) 의 배치를 균등하게 배치하도록 하는 것이 바람직하다. 그리고, 메탈 랜드부인 신호 배선 패턴 (4) 이외의 부분에 더미 배선 (6) 을 배치하면, 열에 대한 팽창을 보다 강력하게 방지할 수 있다.
또, 이 반도체 칩 탑재 영역 (2) 에, 실제의 디바이스에서 사용하는 배선인 신호 배선 패턴 (3, 4) 이 없는 경우에는, 더미 배선 (6) 을, 반도체 칩 탑재 영역 (2) 의 중심부로부터 배선 기판 (8) 의 주위의 4 방향으로 연장되도록 배치하는 것이 바람직하다.
또한, 더미 배선 (6) 을, 메탈 랜드부인 신호 배선 패턴 (4) 에 인접하도록 배치함으로써, 가열시의 수분을 내보내는 경로를 늘릴 수 있어, 가열시의 팽창을 방지할 수 있다. 이 때문에, 가열에 대한 문제의 발생을 더욱 방지한다는 효과를 높이는 것이 가능해진다.
또한, 상기한 배선 기판 (8) 에서는 양면에 배선 패턴이 형성되어 있는데, 반도체 탑재면에만 배선 패턴이 형성되어 있어도 된다. 이 경우, 배선 패턴으로서 형성된 반도체 탑재면의 메탈 랜드부에, 그 아래에 형성된 관통 구멍을 통하여, 외부 접속 단자가 접속되도록 되어 있어도 된다.
다음으로, 상기 기술한 배선 기판 (8) 을 사용하여 형성한 도 2 에 나타내는 바와 같은 패키지 형상의 반도체 장치 (20) 의 제조 방법에 대하여 설명한다. 또한, 본 실시형태에서는, 도 2 에 나타내는 바와 같은, BGA 형의 패키지 형상의 반도체 장치 (20) 를 사용하여 설명하는데, 반도체 칩 탑재 영역 (2) 을 갖는 면과는 반대면에 외부 접속 단자가 형성되도록 되어 있으면, 다른 형상의 반도체 장치 이어도 된다.
상기와 같이 배선 기판 (8) 을 형성한 후, 추가로 상하면의 신호 배선 패턴 상에 와이어 본드 접속부인 신호 배선 패턴 (5) 및 배선 기판 (8) 의 반도체 칩 (1) 탑재면과는 반대의 면에 있는 외부 접속 단자용 메탈 랜드부를 제외하고 솔더 레지스트를 도포한다. 솔더 레지스트는 스크린 인쇄법으로 도포해도 되고, 롤코터법으로 도포해도 상관없다.
다음으로, 배선 기판 (8) 의 반도체 칩 탑재 영역 (2) 에, 회로면측과는 반대면측에 시트 타입의 접착 재료를 부착시킨 반도체 칩 (1) 을 탑재한다. 여기에서, 반도체 칩 (1) 의 두께는 특별히 규정되지 않고, 예를 들어, 0.33㎜ 인 것을 들 수 있다. 또한, 반도체 칩 (1) 의 회로면에 형성된 패드부와 배선 기판 (8) 의 와이어 본드용 단자부인 신호 배선 패턴 (5) 사이를 금속 세선 (와이어 ; 7) 으로 접속한다. 다음으로, 반도체 칩 (1) 및 금속 세선 (7) 을 보호하기 위해, 예를 들어, 트랜스퍼 몰드법에 의해 수지 (10) 를 사용하여 수지를 밀봉한다. 또한, 수지 밀봉된 배선 기판 (8) 의 반도체 칩 탑재면과는 반대면측의 외부 접속 단자용 메탈 랜드부인 신호 배선 패턴에 플럭스를 도포한 후, 땜납볼을 상기 외부 접속 단자용 메탈 랜드부인 신호 배선 패턴에 각각 배열하여 탑재하고, 리플로우로에서 가열하고 땜납볼을 용융시키고 고착시켜, 외부 접속 단자 (9) 를 형성한다. 땜납볼에는 무연의 땜납볼을 사용하는데, 이것에는 한정되지 않는다. 마지막으로 개편화(個片化)하여 반도체 장치로서의 조립이 완료된다.
이 반도체 장치 (20) 는 외부 접속 단자 (9) 형성시, 및 실장 기판에 대한 실장시의 열에 의해 열이 가해져도, 반도체 칩 (1) 아래에 수분은 고이지 않기 때문에, 또는 수분은 나가기 때문에, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 무연 땜납은 공정 땜납과 비교하여 융점이 높기 때문 에, 접속할 때의 온도를 공정 땜납의 경우보다도 높게 설정하는데, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제가 발생하는 일은 없다. 따라서, 신뢰성이 있는 고품질의 반도체 장치가 된다.
(실시예)
상기 실시형태에서 설명한, 도 1 에 나타내는 형상의 더미 배선 (6) 을 갖는 배선 기판 (8) 을 제조하고, 이것에 대하여 검증을 실시하였다.
이 도 1 에 나타내는 형상의 더미 배선 (6) 을 갖는 배선 기판 (8) 의 효과를 확인하기 위해, 다른 형상의 더미 배선을 갖는 배선 기판과의 비교를 실시하였다. 다른 더미 배선을 갖는 배선 기판을 도 3(a)∼도 3(c) 에 도시한다. 도 3(a) 에 나타나는 배선 기판은, 반도체 칩 탑재 영역 (2) 에 있는 더미 배선의 형상이 블록 형상으로 되어 있다. 또, 도 3(b) 에 나타나는 배선 기판은, 반도체 칩 탑재 영역 (2) 에 있는 더미 배선의 형상이, 베타 배선 안을 둥글게 뺀 형상으로 되어 있다. 또, 도 3(c) 에 나타나는 배선 기판은, 반도체 칩 탑재 영역 (2) 에 있는 더미 배선의 형상이 격자 형상 (메시 형상) 으로 되어 있다.
즉, 도 3(b) 및 도 3(c) 의 배선 기판에서는, 더미 배선은 반도체 칩 탑재 하에서 폐색된 형상으로 되어 있다.
실제의 신호 배선 패턴 (신호를 통과시키는 배선 패턴) 의 영역 밖에, 각각, 도 1, 도 3(a)∼도 3(c) 에 나타나는 더미 배선을 배치한 배선 기판을 제작하였다. 또한, 본 실시예에서는, 모든 배선 기판의 제조는 동일 조건으로 실시하였다. 본 실시예에서는, 배선 기판의 코어 기판으로서 0.06㎜ 의 코어 기판을 사용하였 다. 또, 서브트랙티브 공법에 의한 배선 가공으로 신호 배선 패턴 및 더미 배선을, 막 두께 15㎛ 정도로 형성하였다. 또, 전기적 도통을 위한 관통 구멍은 φ0.1㎜ 로 하고, 드릴에 의한 가공법으로 형성하였다. 또한, 도 1 에 나타내는 형상의 더미 배선의 배선폭은 50㎛, 배선간 스페이스는 50㎛ 로 하였다.
그리고, 상기와 같이 형성된 각각의 배선 기판을 사용하여, 도 2 에 나타내는 패키지 형상의 반도체 장치를 조립하였다. 또한, 본 실시예에서는, 반도체 장치의 조립에 있어서, 솔더 레지스트를 도포할 때에는, 스크린 인쇄법으로 형성하였다. 또, 반도체 칩 (1) 은 두께가 0.33㎜ 인 것을 사용하였다. 금속 세선 (7) 은 φ25㎛ 의 금으로 된 세선을 사용하였다. 또, 밀봉 수지 (10) 에는 에폭시계의 수지를 사용하였다. 또, 외부 접속 단자 (9) 인 땜납볼에는 무연의 땜납볼을 사용하였다. 이들의 조립 조건은 배선 기판이 상이해도, 반도체 장치 모두 동일하게 하였다.
이렇게 하여 조립한 반도체 장치를, 고온 고습 조건 하에서 보관한 후, 리플로우로에서 가열하였다. 본 실시예에서 가열은 최대 260∼300 도에서 실시하였다. 이들 플로우를 반복 실시하고, 각각 상이한 더미 배선을 갖는 배선 기판을 구비한 반도체 장치 사이에서의 우위 차이를 비교하였다. 또한, 각각의 반도체 장치에 대해 보관, 가열, 플로우의 반복수 (단, 문제가 발생한 반도체 장치에는, 그 이상의 플로우는 반복하지 않았다) 등의 조건은 모두 동일하게 하였다. 그 결과, 도 1 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치에서는, 상기의 리플로우에서의 가열을 3 회 반복한 후에도 문제는 발생하지 않았다. 즉, 반도체 장치의 내부에 흡습된 수분이 팽창함으로써, 반도체 장치의 외형이 변형되어 불량해지거나, 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제는 발생하지 않았다.
이에 대해, 다른 형상의 더미 배선을 구비한 배선 기판을 갖는 반도체 장치에서는 어떤 문제의 발생이 확인되었다. 단, 도 3(b) 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치, 및 도 3(c) 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치의 문제와 비교하여, 도 3(a) 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치의 문제는 비교적 작았다.
여기에서, 도 1 에 나타내는 더미 배선을 갖는 배선 기판과 도 3(a) 에 나타내는 더미 배선을 갖는 배선 기판은 어느 쪽이나, 더미 배선이, 자체에 포함되는 모든 배선의 말단이 개방되어 있는 형상으로 되어 있다. 즉, 더미 배선은, 반도체 칩 탑재 하에서 폐색되지 않는 형상으로 되어 있다. 한편, 도 3(b) 및 도 3(c) 의 배선 기판에서는, 더미 배선은 반도체 칩 탑재 하에서 폐색된 형상으로 되어 있다. 이 사실로부터, 자체에 포함되는 모든 배선의 말단이 개방되어 있는 형상의 더미 배선이 배치되어 있음으로 인하여, 반도체 장치의 내부에 흡습된 수분이 팽창함에 따른 문제는 발생하지 않거나, 또는, 저감되는 것을 알 수 있다. 구체적으로는, 반도체 장치의 외형이 변형되어 불량이 되거나, 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제는 발생하지 않거나, 또는, 저감되는 것을 알 수 있다.
또, 도 1 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치와 도 3(a) 에 나타내는 더미 배선을 갖는 배선 기판을 구비한 반도체 장치에 대한 상기 보관 및 가열 플로우의 결과로부터, 반도체 칩 탑재 영역 (2) 내에서, 더미 배선과 신호 배선 패턴을 합친 전체 배선이 차지하는 영역과, 이 전체 배선이 배치되어 있지 않은 배선간 스페이스가 차지하는 영역의 비는, 거의 같은 경우에는, 더욱 문제는 발생하지 않는다는 것을 알 수 있었다.
또한, 도 1 에 나타내는 더미 배선을 갖는 배선 기판 (8) 과 동일한 효과가 얻어지는, 즉, 문제가 발생하지 않는 배선 기판으로서, 예를 들어, 도 4 에 나타나는 바와 같은 것을 들 수 있다. 도 4(a) 에 나타나는 배선 기판에서는, 반도체 칩 탑재 영역 (2) 에 있어서의 더미 배선은 X 자와 V 자의 형상이 조합되어 있으며, 도 4(b) 에 나타나는 배선 기판에서는, 반도체 칩 탑재 영역 (2) 에 있어서의 더미 배선은 방사 형상으로 되어 있다. 도 4(a) 및 도 4(b) 에서 나타내는 더미 배선은, 반도체 칩 탑재 영역 (2) 의 중앙부에서 좌상, 좌하, 우상, 우하 방향으로, 실제의 디바이스에서 사용하고 있는 배선폭, 배선 간격과 동일한 배선 밀도로, 균등하게 라인을 인출한 패턴으로 되어 있다. 또, 도 4(c) 에 나타나는 배선 기판에서는, 반도체 칩 탑재 영역 (2) 에 있어서의 더미 배선이 스파이럴 형상으로 되어 있으며, 도 4(d) 에 나타나는 배선 기판에서는, 반도체 칩 탑재 영역 (2) 에 있어서의 더미 배선이, 동일한 방향으로 나열된 스트라이프 형상의 선으로 되어 있다. 물론 이들은 단순한 예시이며, 더미 배선 (6) 이, 자체에 포함되는 모든 배선의 말단이 반도체 칩 탑재 영역 내에서는 개방되어 있는 형상으로 배치되어 있는 배선 기판이라면, 도 1 에서 나타내는 형상의 더미 배선을 갖는 배선 기판 이 상기한 효과와 동일한 효과가 얻어진다.
이상과 같이, 본 발명에 관련된 배선 기판은, 반도체 칩을 탑재하기 위한 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되는 배선 기판에 있어서, 상기 탑재 영역에는, 자체에 포함되는 배선의 말단이 상기 탑재 영역 내에서는 개방되어 있는 형상의 더미 배선이 배치되어 있는 것을 특징으로 하고 있다.
또, 상기 배선 기판에서는, 상기 구성에 추가하여, 상기 더미 배선은 배선폭과 배선 간격이 균일하게 형성되어 있어도 된다.
상기 구성에 의하면, 반도체 칩을 탑재하는 탑재 영역에 있어서의 더미 배선은 배선폭과 배선 간격이 균일하게 되어 있다. 반도체 칩의 탑재 영역에는, 배선폭과 배선 간격을 균일하게 한 더미 배선을 형성하고, 큰 면적을 갖는 패턴을 배치하지 않도록 함으로써, 반도체 침을 탑재했을 경우에, 더미 배선과 반도체 칩의 접착성을 균일하게 할 수 있다. 큰 패턴이 있는 경우에는 그 부분의 접착력이 높아지기 때문에, 다른 부분과의 밸런스가 나빠져, 다른 부분에서의 기판의 팽창이 발생하기 쉬워지는 경향이 있지만, 상기 구성에 의하면, 더미 배선이 반도체 칩과 균등하게 접착되기 쉬워진다. 따라서, 안정성이 있는 반도체 장치를 제조할 수 있다.
또, 상기 배선 기판에서는, 상기 구성에 추가하여, 상기 더미 배선은, 상기 탑재 영역 내의 적어도 1 점에서 상기 탑재 영역 외측 방향으로 연장된 형상이어도 된다.
상기 구성에 의하면, 더미 배선이, 반도체 칩을 탑재시키는 탑재 영역 내의 적어도 1 점에서 탑재 영역 외측 방향으로 연장된 형상으로서 배치된다. 따라서, 반도체 칩 탑재 영역에서, 더미 배선은, 반도체 칩과 기판의 접착이 지나치게 강하지 않고, 또한 수분이 1 지점에 집중되지 않아 반도체 칩 아래에서 균등하게 확산되는 패턴으로 할 수 있다.
또, 상기 배선 기판에서는, 상기 구성에 추가하여, 상기 탑재 영역 내에서, 상기 더미 배선을 포함하는 전체 배선이 차지하는 영역과 이 전체 배선이 배치되어 있지 않은 배선간 스페이스가 차지하는 영역의 비는 40:60∼60:40 으로 되어 있어도 된다.
상기 구성에 의하면, 반도체 칩의 탑재 영역 내에서는, 전체 배선이 차지하는 영역과, 배선간 스페이스가 차지하는 영역의 비는 40:60∼60:40 이 된다. 즉, 비율이 대략 동등해진다. 이와 같이, 반도체 칩의 탑재 영역 내에서, 배선이 있는 영역과 없는 영역이 대략 동등하게 되어 있기 때문에, 반도체 칩과 배선을 균일하게, 지나치게 강하지 않게 접착할 수 있다.
또한, 상기 전체 배선이 차지하는 영역과 상기 배선간 스페이스가 차지하는 영역의 비는, 반도체 칩의 탑재 영역 내에 신호 배선 (실제로 신호를 통과시키는 배선) 이 없는 경우에는, 더미 배선만이 차지하는 영역과 더미 배선이 배치되어 있지 않은 배선간 스페이스가 차지하는 영역의 비가 된다.
또, 본 발명에 관련된 반도체 장치는, 이상과 같이, 상기 어느 하나의 배선 기판의 탑재 영역에 반도체 칩이 탑재되고, 당해 배선 기판의 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되어 있다.
상기 구성에 의하면, 반도체 칩이 탑재되는 탑재 영역에, 자체에 포함되는 모든 배선의 말단이 개방되어 있는 형상의 더미 배선이 형성된 배선 기판을 사용하여 반도체 장치가 형성되어 있다. 이 때문에, 외부 단자 형성시, 및 실장 기판에 대한 실장시의 열에 의해 열이 가해져도, 반도체 칩 아래에 수분은 고이지 않기 때문에, 또는, 수분은 나가기 때문에, 내부의 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 구체적으로는, 반도체 장치의 외형이 변형 되어 불량이 되거나, 실장 기판에 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제를 방지할 수 있다. 또한, 외부 접속 단자로서 무연 땜납을 사용하여 접속할 때의 온도를, 공정 땜납의 경우보다도 높게 설정해도, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제가 발생하는 일은 없다. 따라서, 신뢰성이 있는 고품질의 반도체 장치를 제공할 수 있다.
또한, 본 발명의 배선 기판은, 이하와 같은 구성을 갖는 것으로서 표현해도 된다. 즉, 상면측에 적어도 1 개 이상의 반도체 칩을 탑재하기 위한 영역과 와이어 본드 접속용 접속 전극을 구비하고, 하면측에 외부 접속용 랜드를 갖는 반도체 패키지용 배선 기판에 있어서, 반도체 칩을 탑재했을 경우에 반도체 칩 탑재부 아래에 오는 신호 배선 이외의 배선이 반도체 칩 탑재부 아래에서 폐색되지 않도록 배치한 반도체 패키지용 배선 기판이라고 표현해도 된다.
또, 상기 배선 기판에 있어서, 반도체 칩 탑재 영역의 신호선 이외의 배선이 반도체 칩 탑재부 아래에 있는 적어도 1 점 또는 복수점으로부터 반도체 칩 외측 방향으로 연장되어 있는 구조라고 표현해도 된다.
또, 상기 배선 기판에 있어서, 반도체 칩 탑재 영역에서의 신호선 이외의 배선과 배선간 스페이스가 차지하는 비율이 40∼60:60∼40 의 비율이 되어 있는 구조라고 표현해도 된다.
또, 본 발명의 반도체 장치는, 이하와 같은 반도체 패키지로서 표현해도 된다. 즉, 상기 어느 배선 기판과 그 상면측에 반도체 칩을 탑재하고, 도전성의 세선에 의해 반도체 칩과 배선 기판을 도통시키고, 반도체 칩과 도전성의 세선을 덮도록 수지로 밀봉하고, 배선 기판 하면측에는 외부 접속용 단자를 형성한 반도체 패키지라고 표현해도 된다.
본 발명은 상기 기술한 실시형태 및 실시예로 한정되는 것은 아니며, 청구항에 나타낸 범위에서 여러 가지 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적당히 변경한 기술적 수단을 조합하여 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
또한, 본 발명은 예를 들어, 전자 기기 등에 탑재ㆍ내장되는 반도체 장치에 이용 가능하며, 특히 박형화된 반도체 장치, 및 환경에 대한 배려에서 외부 단자에 무연의 땜납이 사용되고 있는 반도체 장치에 유효하다.
상기 구성에 의하면, 반도체 칩이 탑재되는 탑재 영역에 형성되는 더미 배선은, 당해 더미 배선에 포함되는 배선의 말단이 탑재 영역 내에서는 개방되어 있기 때문에, 그 위에 반도체 칩이 탑재되었을 경우, 당해 반도체 칩 아래에서 폐색된 부분을 형성하는 경우는 없다. 폐색된 부분이 있으면 수분이 고이는데, 폐색된 부분이 없어, 즉, 반도체 칩과 배선 기판 사이에서는 수분이 집중적으로 고이지 않는 구조로 되어 있다. 이 때문에, 열이 가해져도, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 이와 같이, 상기 형상의 더미 배선을 배치함으로써, 간이한 구성으로 비용을 들이지 않고, 수분의 팽창으로 인한 반도체 장치에 있어서의 문제를 방지할 수 있다. 구체적으로는, 반도체 장치의 외형이 변형되어 불량이 되거나, 실장 기판에 실장할 수 없게 되거나, 또 내부의 배선이 단선되거나 하는 문제를 방지할 수 있다. 따라서, 상기 구성의 배선 기판을 사용함으로써, 신뢰성이 있는 고품질의 반도체 장치를 제조할 수 있다. 또한, 상기 탑재 영역에 있어서의, 상기 더미 배선에 포함되는 모든 배선의 말단이 탑재 영역 내에서 개방된 형상이라면, 보다 확실하게 수분이 팽창됨에 따른 문제를 방지할 수 있다.

Claims (6)

  1. 반도체 칩을 탑재하기 위한 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되도록 되어 있는 배선 기판으로서,
    상기 탑재 영역에는, 자체에 포함되는 배선의 말단이 상기 탑재 영역 내에서는 개방되어 있는 형상의 더미 배선이 배치되어 있는 배선 기판.
  2. 제 1 항에 있어서,
    상기 더미 배선은, 배선폭과 배선 간격이 균일해지도록 형성되어 있는 배선 기판.
  3. 제 1 항에 있어서,
    상기 더미 배선은, 상기 탑재 영역 내의 적어도 1 점에서 상기 탑재 영역 외측 방향으로 연장된 형상으로 되어 있는 배선 기판.
  4. 제 1 항에 있어서,
    상기 탑재 영역 내에서, 상기 더미 배선을 포함하는 전체 배선이 차지하는 영역과 이 전체 배선이 배치되어 있지 않은 배선간 스페이스가 차지하는 영역의 비는 40:60∼60:40 으로 되어 있는 배선 기판.
  5. 반도체 칩 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되도록 되어 있는 배선 기판으로서,
    상기 반도체 칩 탑재 영역에, 상기 반도체 칩을 탑재했을 때에 반도체 칩 탑재 하에서 폐색되지 않는 형상의 더미 배선을 갖는 배선 기판.
  6. 반도체 칩이 탑재된 배선 기판의 반도체 칩 탑재 영역을 갖는 면과는 반대면에 외부 접속 단자가 형성되어 있는 반도체 장치로서,
    상기 배선 기판의 상기 반도체 칩 탑재 영역에는, 자체에 포함되는 배선의 말단이 이 탑재 영역 내에서는 개방되어 있는 형상의 더미 배선이 배치되어 있는 반도체 장치.
KR1020070007978A 2006-01-27 2007-01-25 배선 기판 및 반도체 장치 KR20070078711A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00019078 2006-01-27
JP2006019078A JP4312766B2 (ja) 2006-01-27 2006-01-27 半導体装置

Publications (1)

Publication Number Publication Date
KR20070078711A true KR20070078711A (ko) 2007-08-01

Family

ID=38321249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007978A KR20070078711A (ko) 2006-01-27 2007-01-25 배선 기판 및 반도체 장치

Country Status (5)

Country Link
US (1) US7876572B2 (ko)
JP (1) JP4312766B2 (ko)
KR (1) KR20070078711A (ko)
CN (1) CN101009264A (ko)
TW (1) TWI350584B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7426780B2 (en) * 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US8139362B2 (en) * 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US8631560B2 (en) * 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US7920042B2 (en) * 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8133529B2 (en) * 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
JP5071035B2 (ja) * 2007-10-19 2012-11-14 セイコーエプソン株式会社 圧電デバイス
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9054086B2 (en) * 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
JP5363789B2 (ja) * 2008-11-18 2013-12-11 スタンレー電気株式会社 光半導体装置
US9548714B2 (en) * 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8698463B2 (en) * 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US20100263914A1 (en) * 2009-04-16 2010-10-21 Qualcomm Incorporated Floating Metal Elements in a Package Substrate
US20100270061A1 (en) * 2009-04-22 2010-10-28 Qualcomm Incorporated Floating Metal Elements in a Package Substrate
JP4864126B2 (ja) * 2009-08-26 2012-02-01 ルネサスエレクトロニクス株式会社 Ｔｃｐ型半導体装置
US8531014B2 (en) * 2010-09-27 2013-09-10 Infineon Technologies Ag Method and system for minimizing carrier stress of a semiconductor device
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
JP2012124479A (ja) * 2011-11-24 2012-06-28 Hitachi Chem Co Ltd 半導体パッケージ
KR101892689B1 (ko) * 2014-10-14 2018-08-28 삼성전기주식회사 칩 전자부품 및 칩 전자부품의 실장 기판
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
CN210519104U (zh) * 2017-06-05 2020-05-12 株式会社村田制作所 线圈内置陶瓷基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153824A (ja) 1994-11-29 1996-06-11 Nec Kyushu Ltd ボール・グリッド・アレイ・パッケージ
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
JPH10214914A (ja) 1997-01-28 1998-08-11 Sony Corp Ｂｇａパッケージ及びその製造方法
JP4045648B2 (ja) 1998-06-10 2008-02-13 ソニー株式会社 半導体装置
JP3613098B2 (ja) 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP3494593B2 (ja) 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
TW468363B (en) 2000-06-01 2001-12-11 Siliconware Precision Industries Co Ltd Substrate circuit layout structure
JP4934915B2 (ja) 2001-06-19 2012-05-23 富士通セミコンダクター株式会社 半導体装置
JP2003188306A (ja) 2001-12-17 2003-07-04 Sony Corp 回路配線基板、その製造方法及びその回路配線基板を用いた半導体装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP4972306B2 (ja) * 2004-12-21 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置及び回路装置

Also Published As

Publication number Publication date
US20070176300A1 (en) 2007-08-02
JP4312766B2 (ja) 2009-08-12
JP2007201250A (ja) 2007-08-09
CN101009264A (zh) 2007-08-01
TW200737470A (en) 2007-10-01
TWI350584B (en) 2011-10-11
US7876572B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
KR20070078711A (ko) 배선 기판 및 반도체 장치
KR960006710B1 (ko) 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
KR980012316A (ko) 반도체 장치 및 그 제조 방법
JP2000031327A (ja) 半導体装置及びその製造方法
US6441486B1 (en) BGA substrate via structure
JP4659802B2 (ja) 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
US6403895B1 (en) Wiring substance and semiconductor
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
JP3616742B2 (ja) 半導体パッケージ用チップ支持基板
CN108461405B (zh) 线路载板及其制造方法
JP3417292B2 (ja) 半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR20050006547A (ko) 반도체 패키지 제조용 회로기판 및 이를 이용한 반도체패키지
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
KR20010042682A (ko) 반도체장치 및 그 제조방법
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP3600138B2 (ja) 半導体装置
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
CN117096126A (zh) 封装基板及其制法
JP2022047632A (ja) 配線基板、半導体装置及びその製造方法半導体装置及びその製造方法半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081030

Effective date: 20091208