JP4045648B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4045648B2
JP4045648B2 JP16162698A JP16162698A JP4045648B2 JP 4045648 B2 JP4045648 B2 JP 4045648B2 JP 16162698 A JP16162698 A JP 16162698A JP 16162698 A JP16162698 A JP 16162698A JP 4045648 B2 JP4045648 B2 JP 4045648B2
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring pattern
wiring board
printed wiring
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16162698A
Other languages
English (en)
Other versions
JPH11354676A (ja
Inventor
仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16162698A priority Critical patent/JP4045648B2/ja
Priority to US09/328,411 priority patent/US6323438B1/en
Publication of JPH11354676A publication Critical patent/JPH11354676A/ja
Application granted granted Critical
Publication of JP4045648B2 publication Critical patent/JP4045648B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

【０００１】
【発明の属する技術分野】
本発明は、配線パターンを有したプリント配線板の素子搭載部上に半導体素子を搭載してなる半導体装置に関する。
【０００２】
【従来の技術】
プリント配線板上に半導体素子を搭載してなる半導体装置として、従来、例えば図３に示すようなＢＧＡ（ボールグリッドアレイ）と呼ばれる構造の半導体装置が知られている。図３において符号１は半導体装置であり、この半導体装置１は、プリント配線板２上に半導体素子３を搭載し、樹脂４で封止することによって構成されたものである。
【０００３】
プリント配線板２は、図４に示すように正方形状のもので、その周辺部には多数の電気配線パターン５…が配設されている。なお、プリント配線板２の中央部、すなわち電気配線パターン５…に囲まれた箇所は、前記半導体素子３を搭載するための素子搭載部６となっている。
【０００４】
また、このプリント配線板２上の電気配線パターン５…上および素子搭載部６上には図３に示すようにソルダーレジスト部７が設けられており、このソルダーレジスト部７上における前記素子搭載部６の直上には半導体素子３が搭載されている。そして、半導体素子３はペースト８によってソルダーレジスト部６上に接着固定されており、これによって該ソルダーレジスト部６を介して前記素子搭載部５上に搭載されたものとなっている。
【０００５】
なお、ペースト８は銀ペースト等の導電性ペーストや絶縁性ペーストからなっている。
また、図３中符号９は半導体素子３と電気配線パターン５とを電気的に接続する金ワイヤーであり、符号１０は電気配線パターン５に電気的に接続するはんだボールである。
【０００６】
【発明が解決しようとする課題】
ところで、前記の半導体装置１にあっては、半導体素子３が、電気配線パターン５の配置されていない素子搭載部６の直上のみでなく、電気配線パターン５の一部の直上にも位置しているため、ソルダーレジスト部７の半導体素子３載置面にも、その下地となる電気配線パターン５の影響をうけて大きな段差が形成されている。
【０００７】
しかしながら、このようにソルダーレジスト部７に大きな段差があると、半導体素子３とソルダーレジスト部７とを接着固定するためのペースト８は、その厚みやぬれ拡がりなどの塗布状態に大きなばらつきが生じてしまう。すなわち、電気配線パターン５…が存在しない素子搭載部６の直上では、ペースト８の塗布を多くしても図３に示したようにこれのぬれ拡がりが起きにくく、一方、電解配線パターン５の直上部では、逆にペースト８の塗布量を少なくしてもこれのぬれが拡がりすぎてしまうのである。
【０００８】
そして、このように半導体素子３の接着部においてペースト８の塗布状態にばらつきがあることにより、半導体素子３のプリント配線板２への接着強度の安定が損なわれてしまい、さらには、リフロー時に半導体装置１にクラックが発生し易くなってしまうなど、品質の安定化も損なわれてしまう結果となっている。
【０００９】
本発明は前記事情に鑑みてなされたもので、その目的とするところは、プリント配線板への半導体素子の接着状態を安定させ、これにより半導体装置の実装時における品質の向上を図ったプリント配線板とこれを用いた半導体装置とを提供することにある。
【００１２】
本発明の半導体装置では、半導体素子が搭載されるプリント配線板の前記半導体素子の搭載位置の表面においてはその周部のみに形成された配線パターンと、前記半導体素子の前記搭載位置の中央部における前記プリント配線板の表面に形成されたもので、前記配線パターンと同じ厚さで前記プリント配線板の面方向に断続的に形成されたダミー配線パターンと、前記配線パターン上および前記ダミー配線パターン上に前記プリント配線板の面方向に断続的に形成されたソルダーレジストと、前記ソルダーレジスト上に形成された前記半導体素子を接着するペーストと、前記ペーストにより接着される前記半導体素子とを備えたことを前記課題の解決手段とした。
【００１３】
この半導体装置によれば、素子搭載部に配線パターンと略同じ厚さのダミー配線パターンを設けているので、このダミー配線パターンを設けた素子搭載部上の半導体素子搭載面と配線パターン上の半導体素子搭載面とがほぼ同じ高さになり、これにより半導体素子搭載面に大きな段差が生じなくなる。
【００１４】
【発明の実施の形態】
以下、本発明を詳しく説明する。
図１は本発明の半導体装置の一実施形態例を示す図であり、図１中符号１１は半導体装置である。この半導体装置１１は、図３に示した半導体装置１と同様にＢＧＡ（ボールグリッドアレイ）と呼ばれる構造のもので、プリント配線板１２上に半導体素子３を搭載し、樹脂４で封止することによって構成されたものである。
【００１５】
プリント配線板１２は本発明のプリント配線板の一実施形態例となるもので、図２に示すように正方形状のものである。このプリント配線板１２には、その周辺部にエッチングによって形成されてなる電気配線パターン１３…が配置されており、またその中央部、すなわち電気配線パターン１３…に囲まれてなる素子搭載部１４にはダミー配線パターン１５が形成されている。
【００１６】
このダミー配線パターン１５は、正方形枠とこの枠間を結ぶ縦横の直線部分とからなる格子状のもので、全体としてベタ状でなく、すなわち全体が連続した状態でなく、プリント配線板１２の面方向に断続的に形成されたものである。また、このダミー配線パターン１５は、前記電気配線パターン１３…の形成と同時に形成されたものである。すなわちこのダミー配線パターン１５は、銅等の金属がスパッタリング等によってプリント配線板１２表面に成膜され、さらにこの金属膜が公知のリソグラフィー技術、エッチング技術によりパターニングされることにより、電気配線パターン１３…の形成と同時に形成されたものである。したがって、その厚さは電気配線パターン１３…と略同じ厚さに形成されたものとなっているのである。
【００１７】
また、このプリント配線板１２上の電気配線パターン１３…上およびダミー配線パターン１５上には図１に示したように連続した膜状のソルダーレジスト部１６が設けられており、このソルダーレジスト部１６上における前記素子搭載部１４の直上、すなわちダミー配線パターン１５の直上、および電気配線パターン１３…の一部の直上には半導体素子３が搭載され、ペースト１７によって接着固定されている。
【００１８】
なお、ペースト１７としては各種の導電性ペーストや絶縁性ペーストが用いられるが、本例においては銀ペーストが用いられている。
また、本実施形態例においても、半導体素子３の能動部分と電気配線パターン１３とは金ワイヤー９によって電気的に接続されており、さらに電気配線パターン１３は、プリント配線板１２に形成されたスルーホール（図示略）によってその下面に引き出され、はんだボール１０に電気的に接続されている。
【００１９】
このような構成のもとに、半導体素子３が搭載されているソルダーレジスト部１６の表面、すなわち半導体素子搭載面には、下地であるダミー配線パターン１５と電気配線パターン１３…の一部とが略同じ高さに形成されていることにより大きな段差が生じないようになっている。したがって、このソルダーレジスト部１６の半導体素子搭載面上に塗着され、半導体素子３を該半導体素子搭載面に接着固定するペースト１７は、その厚みやぬれ拡がり等の塗布状態に大きなばらつきが無くなり、ダミー配線パターン１５上においても電気配線パターン１３…の一部の上においてもほぼ同等のぬれ拡がりを呈するようになる。
【００２０】
よって、この半導体装置１１にあっては、ペースト１７の塗布状態を均一化することによりプリント配線板１２への半導体素子３の接着状態を安定させることができ、したがって該半導体装置１１の組立時および実装時における品質の向上を図ることができる。
【００２１】
また、ダミー配線パターン１５を、プリント配線板１２の面方向に断続的となる格子状に形成しているので、該ダミー配線パターン１５上のソルダーレジスト部１６の表面、すなわち半導体素子搭載面にダミー配線パターン１５のパターン形状の影響によって大きな段差でなく小さな凹凸を形成することができ、これによりペースト１７のぬれ性を良くして該ペースト１７とソルダーレジスト部１６との接着性を向上し、結果として該ソルダーレジスト部１６への半導体素子３の接着強度を向上することができる。
【００２２】
また、プリント配線板１２にあっても、ペースト１７の塗布状態を均一化することにより該プリント配線板１２への半導体素子３の接着状態を安定させることができ、したがってこのプリント配線板１２を用いてなる半導体装置１１の組立時および実装時における品質の向上を図ることができる。さらに、ダミー配線パターン１５を格子状に形成しているので、前述したようにソルダーレジスト部１６への半導体素子３の接着強度を向上することができる。
【００２３】
なお、前記実施形態例ではダミー配線パターン１５を格子状としたが、本発明はこれに限定されることなく、他に例えば、プリント配線板１２の面方向に断続的である放射状でもよい。
【００２４】
また、前記実施形態例ではソルダーレジスト部１６を連続した膜状、すなわちベタ状に形成したが、前記ダミー配線パターン１５と同様に格子状や放射状等のプリント配線板１２の面方向に断続的な形状（パターン）としてもよく、その場合には、断続的になることによって形成されるソルダーレジスト部の小さな凹凸により、ペースト１７のぬれ性を良くして該ソルダーレジスト部とペースト１７との接着性を向上し、結果として該ソルダーレジスト部１６への半導体素子３の接着強度を向上することができる。
【００２５】
また、前記実施形態例では本発明の半導体装置をＢＧＡに適用した例を示したが、他に例えば、ＬＧＡ（ランドグリッドアレイ）にも適用可能である。
また、前記実施形態例ではプリント配線板を正方形状としたが、本発明はもちろんこれに限定されることなく、矩形状など他の形状としてもよい。
【００２６】
【発明の効果】
以上説明したように本発明の半導体装置に係るプリント配線板は、素子搭載部に配線パターンと略同じ厚さのダミー配線パターンを設け、このダミー配線パターンを設けた素子搭載部上の半導体素子搭載面と配線パターン上の半導体素子搭載面とをほぼ同じ高さにしたものであるから、半導体素子搭載面に大きな段差が生じないことにより該搭載面へのペーストの塗布状態を均一でかつ安定に形成することができ、したがって該搭載面への半導体素子の接着状態の品質を向上することができる。
【００２７】
本発明の半導体装置は、前記プリント配線板を用いてこれに半導体素子を搭載してなるものであるから、半導体素子搭載面への半導体素子の接着状態の品質を向上することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施形態例の概略構成を示す要部側断面図である。
【図２】本発明のプリント配線板の一実施形態例を説明するための平面図である。
【図３】従来の半導体装置の一例の概略構成を示す要部側断面図である。
【図４】従来のプリント配線板の一例を説明するための平面図である。
【符号の説明】
３…半導体素子、１１…半導体装置、１２…プリント配線板、１３…電気配線パターン、１４…素子搭載部、１５…ダミー配線パターン、１６…ソルダーレジスト部、１７…ペースト

Claims (1)

  1. 半導体素子が搭載されるプリント配線板の前記半導体素子の搭載位置の表面においてはその周部のみに形成された配線パターンと、
    前記半導体素子の前記搭載位置の中央部における前記プリント配線板の表面に形成されたもので、前記配線パターンと同じ厚さで前記プリント配線板の面方向に断続的に形成されたダミー配線パターンと、
    前記配線パターン上および前記ダミー配線パターン上に前記プリント配線板の面方向に断続的に形成されたソルダーレジストと、
    前記ソルダーレジスト上に形成された前記半導体素子を接着するペーストと、
    前記ペーストにより接着される前記半導体素子と
    を備えたことを特徴とする半導体装置。
JP16162698A 1998-06-10 1998-06-10 半導体装置 Expired - Lifetime JP4045648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16162698A JP4045648B2 (ja) 1998-06-10 1998-06-10 半導体装置
US09/328,411 US6323438B1 (en) 1998-06-10 1999-06-09 Printed circuit board and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16162698A JP4045648B2 (ja) 1998-06-10 1998-06-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH11354676A JPH11354676A (ja) 1999-12-24
JP4045648B2 true JP4045648B2 (ja) 2008-02-13

Family

ID=15738768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16162698A Expired - Lifetime JP4045648B2 (ja) 1998-06-10 1998-06-10 半導体装置

Country Status (2)

Country Link
US (1) US6323438B1 (ja)
JP (1) JP4045648B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242815B1 (en) * 1999-12-07 2001-06-05 Advanced Semiconductor Engineering, Inc. Flexible substrate based ball grid array (BGA) package
JP2001210744A (ja) 2000-01-25 2001-08-03 Nec Corp 回路基板
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
DE10338078B4 (de) * 2003-08-19 2008-10-16 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
JP4312766B2 (ja) 2006-01-27 2009-08-12 シャープ株式会社 半導体装置
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5071035B2 (ja) * 2007-10-19 2012-11-14 セイコーエプソン株式会社 圧電デバイス
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
JP2012124537A (ja) * 2012-03-26 2012-06-28 Renesas Electronics Corp 半導体装置
JP5587464B2 (ja) * 2013-05-30 2014-09-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JPWO2020175476A1 (ja) * 2019-02-27 2021-12-23 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JP3022565B2 (ja) * 1988-09-13 2000-03-21 株式会社日立製作所 半導体装置
EP0516149B1 (en) * 1991-05-31 1998-09-23 Denso Corporation Electronic device
JPH06125013A (ja) * 1992-03-14 1994-05-06 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US6323438B1 (en) 2001-11-27
JPH11354676A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
JP3638771B2 (ja) 半導体装置
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
EP0827191A2 (en) Semiconductor device mounting structure
JP4045648B2 (ja) 半導体装置
US4466181A (en) Method for mounting conjoined devices
JPH10256416A (ja) 配線基板における導電バンプの構造
US6271057B1 (en) Method of making semiconductor chip package
JPH0864635A (ja) 半導体装置
JPH04242942A (ja) 半導体装置
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP2000286378A (ja) 樹脂封止型半導体装置
JPH09223759A (ja) 半導体装置およびその製造方法
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP4649719B2 (ja) 電子部品搭載用基板
JP4854863B2 (ja) 半導体装置
JPH04119653A (ja) 集積回路素子
JPH08274250A (ja) 半導体装置
KR20020028020A (ko) 칩 사이즈 패키지
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
JP3059007U (ja) 半導体パッケージ
JPH0410617Y2 (ja)
JPH1117060A (ja) Ｂｇａ型半導体装置
JP2674394B2 (ja) テープキャリアパッケージ実装装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term