DE10338078B4 - Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung - Google Patents

Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10338078B4
DE10338078B4 DE10338078A DE10338078A DE10338078B4 DE 10338078 B4 DE10338078 B4 DE 10338078B4 DE 10338078 A DE10338078 A DE 10338078A DE 10338078 A DE10338078 A DE 10338078A DE 10338078 B4 DE10338078 B4 DE 10338078B4
Authority
DE
Germany
Prior art keywords
semiconductor element
metallic
metallic surfaces
irregularities
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10338078A
Other languages
English (en)
Other versions
DE10338078A1 (de
Inventor
Oliver Dr. Häberlen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10338078A priority Critical patent/DE10338078B4/de
Priority to US10/922,240 priority patent/US7224043B2/en
Publication of DE10338078A1 publication Critical patent/DE10338078A1/de
Application granted granted Critical
Publication of DE10338078B4 publication Critical patent/DE10338078B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterelement mit metallischen Oberflächen (1a) und nichtmetallischen Oberflächen (2a), die mit einer Pressmasse versehen sind, wobei:
– auf die nichtmetallischen Oberflächen (2a) eine separate Schicht aus einem Spin-on-Glas aufgetragen ist, die Unregelmäßigkeiten (3) aufweist, welche die Haftung zwischen den nichtmetallischen Oberflächen (2a) und der Pressmasse erhöhen,
– der Abstand zwischen den Unregelmäßigkeiten (3) im Bereich von 1 bis 30 nm liegt, und
– die Tiefe der Unregelmäßigkeiten (3) im Bereich von 10 bis 80 nm liegt.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterelement, einen Halbleiterchip, mit metallischen Oberflächen und nichtmetallischen Oberflächen, die mit einer Pressmasse versehen sind, und auf ein Verfahren zur Herstellung eines solchen Halbleiterelements. Derartige Halbleiterelemente müssen im allgemeinen mit einem Gehäuse versehen werden.
  • Ein Halbleiterelement muss vielen Anforderungen gerecht werden und eine gewisse Mindestlebensdauer aufweisen. Halbleiterelemente sind aber in der Regel sehr empfindlich, so dass Umwelteinflüsse die Funktion eines solchen Halbleiterelements beeinträchtigen können und dessen Lebensdauer erheblich verkürzen. Deshalb wird nach der Herstellung eines Halbleiterelements in der Regel ein Gehäuse aufgebracht, um das Halbleiterelement vor Umwelteinflüssen zu schützen. Das in der Halbleitertechnik meist verwendete Gehäuse besteht in der Regel in Form einer Pressmasse aus organischen Polymeren (typischerweise Duroplaste auf der Basis von Epoxidharzen wie Orthocresolnovolac), die durch Umspritzung auf das Halbleiterelement aufgebracht werden. Ein so verpacktes Halbleiterelement wird nach dessen Herstellung weiteren Prozessschritten unterzogen, wobei die verschiedenen Prozessschritte bei verschiedenen Temperaturen durchgeführt werden, so dass ein solches Halbleiterelement wiederholten Temperaturbelastungen ausgesetzt wird. Um das Halbleiterelement vor den Umwelteinflüssen wirksam schützen zu können, muss das Gehäuse unter verschiedensten Bedingungen in engem Kontakt mit dem Halblei terelement sein, und es darf zu keiner Ablösung neigen. Es ist daher notwendig, dass die Haftung der Pressmasse zu allen exponierten Oberflächen des Halbleiterelements so eingestellt' ist, dass es bei wiederholten Temperaturwechselbedingungen zu keiner Ablösung (Delamination) kommt. In der Regel besteht ein Halbleiterelement aus metallischen und nichtmetallischen Teilen, die verschiedene Haftungseigenschaften in Bezug auf die Pressmasse aufweisen. Deshalb müssen sowohl die metallischen als auch die nichtmetallischen Oberflächen in separaten Schritten so präpariert werden, dass eine Haftung mit der Pressmasse gewährleistet ist.
  • Um die Haftung der metallischen Oberflächen mit dem Gehäuse zu verbessern, wird vor der Herstellung des Gehäuses auf allen metallischen Oberflächen, die in Kontakt mit der Pressmasse sind, eine weitere, geeignet aufgeraute metallische Schicht abgeschieden. Zur Abscheidung dieser metallischen Schicht eignet sich insbesondere eine galvanische Abscheidung, um die Filamente im Nanobereich ab scheiden zu können, was die Haftung zwischen der metallischen Oberfläche und der Pressmasse deutlich verbessert.
  • Um die Haftung der nichtmetallischen Oberflächen eines Halbleiterelements mit der Pressmasse zu verbessern, wird auf die nichtmetallischen Oberflächen eine Schicht aus einem Polyimid-Polymer aufgebracht. Da aber die Haftung zwischen der metallischen Oberfläche und dem Polyimid-Polymer nicht optimal ist, muss unterhalb des Polyimid-Polymers eine weitere Schicht, im nachfolgenden auch Passivierungsschicht genannt, aufgebracht werden. Diese Passivierungsschicht, die die Haftung zwischen dem Polyimid und den metallischen Oberflächen verbessert, besteht vorzugsweise aus einem Dielektrikum, wie zum Beispiel Siliziumnitrid oder Siliziumoxid.
  • Im einzelnen ist aus der DE 195 09 262 C2 ein Halbleiterelement mit nichtmetallischen und metallischen Oberflächen bekannt. Die nichtmetallischen Oberflächen sind bei diesem Halbleiterelement mit konzentrierter Salpetersäure geätzt und dadurch aufgerauht.
  • Weiterhin beschreibt die US 4 712 129 A einen integrierten Schaltkreis, der einen metallischen Träger und ein Halbleiterelement umfasst, auf das ein schützendes ebenes Bauteil mit einer nichtmetallischen Oberfläche geklebt ist. Das ebene Bauteil wird durch Plasmaätzen oder chemisches Ätzen mit Flusssäure aufgerauht, wodurch eine haftende Verbindung mit einem Kunststoff, in den das Halbleiterelement anschließend eingebettet wird, verbessert wird. Unter einer aufgerauhten Oberfläche wird dabei eine wellige Oberfläche verstanden.
  • Aus JP 05063112 A in Pat. Abstr. of Japan ist eine Halbleitervorrichtung, die ein Halbleiterelement und damit verbundene Bonddrähte aufweist, bekannt. Das Halbleiterelement ist mit Vertiefungen versehen, die beispielsweise die Form von kreisrunden Löchern mit einer Tiefe von 50 μm haben. Die Vertiefungen werden hergestellt, indem das Halbleiterelement mit einem Fotoresist versehen wird, der durch eine Maske belichtet wird, die die Form der gewünschten Vertiefungen aufweist.
  • Weiterhin offenbart die DE 196 34 845 C1 ein Halbleiterelement, auf das eine passivierende Polyimidschicht aufgebracht wird, wonach das Halbleiterelement von einer Pressmasse umhüllt wird. Zur Optimierung der Haftung zwischen der Polyimidschicht und der Pressmasse wird die Polyimidschicht von dem Aushärten durch Plasmaätzen, insbesondere mit Sauerstoff, aufgerauht. Die rauhe Oberfläche ähnelt einer "Gebirgsland schaft". Hinterschneidungen, wie Löcher oder Höhlen, können die Verbindung mit der Pressmasse ebenfalls verbessern.
  • Schließlich ist aus K. Seeger, R. E. Palmer, "Fabrication of silicon cones and pillars using rough metal films as plasma etching masks", APPLIED PHYSICS LEITERS 74 (11), 15.03.1999 ein Halbleiterelement mit metallischen und nichtmetallischen Oberflächen bekannt, bei dem Unregelmäßigkeiten in der Form von Säulen mit Abmessungen von 10 bis 20 nm erzeugt werden. Diese Unregelmäßigkeiten werden aber nicht auf den nichtmetallischen Oberflächen, sondern vielmehr auf der Siliziumoberfläche des Halbleiterelementes gebildet. Durch die Bildung dieser Unregelmäßigkeiten auf der Siliziumoberfläche sollen Siliziumstrukturen im Nanometerbereich geschaffen werden, um so die Emission von sichtbarem Licht zu ermöglichen. Auf eine Verbesserung der Haftung zu einer Pressmasse wird nicht eingegangen.
  • Es ist Aufgabe der vorliegenden Erfindung, ein Halbleiterelement bereitzustellen, das mit einem Gehäuse versehen werden kann, ohne dass auf die nichtmetallischen Oberflächen eine Passivierungsschicht aufgebracht werden muss; außerdem soll ein Verfahren zur Herstellung eines derartigen Halbleiterelements angegeben werden.
  • Diese Aufgabe wird erfindungsgemäß durch ein Halbleiterelement mit den Merkmalen des Patentanspruches 1 und ein Verfahren mit den Merkmalen des Patentanspruches 6 gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Bei einem Halbleiterelement mit metallischen und nichtmetallischen Oberflächen sind also die nichtmetallischen Oberflä chen des Halbleiters mit einer Schicht versehen, die Unregelmäßigkeiten aufweist, so dass damit eine Haftung zwischen der nichtmetallischen Oberfläche und der Pressmasse erhöht wird. Unregelmäßigkeiten sind alle Abweichungen von einer glatten Oberflächenstruktur, und sie können beliebige Formen aufweisen. Die Abweichungen von der Oberflächenstruktur können aber auch in regelmäßigem Abstand auf der Oberfläche vorkommen.
  • Durch diese Unregelmäßigkeiten werden die glatten Oberflächen aufgeraut, wodurch die Haftung an der Pressmasse erhöht wird.
  • Durch das Aufrauen der nichtmetallischen Oberflächen entstehen für die Anhaftung der Prozessmasse zwei unterschiedliche Oberflächenstrukturen, nämlich eine Metallisierungsschicht, die vorzugsweise durch Galvanisierung auf die metallischen Oberflächen aufgebracht wird, um zum Beispiel Nanofilamente abzuscheiden, und die nichtmetallischen Oberflächen, die eine Schicht aufweisen, die mit Unregelmäßigkeiten versehen ist. Beide Schichten haften hervorragend an der Pressmasse, so dass auf eine Passivierungsschicht verzichtet werden kann.
  • Es wurde festgestellt, dass die besten Ergebnisse erzielt werden, wenn die Unregelmäßigkeiten die Form von spitzen Vertiefungen aufweisen. Die dadurch erzielte Mikrorauigkeit weist eine Verkrallungsstruktur auf, so dass die Bindung zwischen der Pressmasse und den nichtmetallischen Oberflächen stark genug ist und eine Delamination nicht stattfinden kann.
  • Die Entfernung zwischen zwei nächstliegenden Vertiefungen liegt im Bereich zwischen 1 bis 30 nm, vorzugsweise zwischen 2 bis 10 nm. Die Tiefe der Vertiefungen liegt im Bereich zwischen 10 und 80 nm, vorzugsweise zwischen 15 und 40 nm.
  • Die Unregelmäßigkeiten auf der nichtmetallischen Oberfläche können beliebige Formen aufweisen, wenn dadurch eine Rauheit der Oberfläche erzielt wird, so dass eine Verbesserung der Haftung zwischen der Pressmasse und den nichtmetallischen Oberflächen eintritt. Die Unregelmäßigkeiten können zum Beispiel als Löcher in der Oberfläche ausgebildet werden oder ein anderes Prägemuster aufweisen.
  • Die Schicht, die die Unregelmäßigkeiten aufweist, kann als eine separate Schicht auf den nichtmetallischen Oberflächen ausgebildet sein, oder sie kann ein Bestandteil der nichtmetallischen Oberflächen sein.
  • Die Mikrorauheit der nichtmetallischen Oberflächen wird vorzugsweise mit dem nachfolgend beschriebenen Verfahren erzeugt.
  • Bei dem Verfahren zum Erzeugen der Unregelmäßigkeiten der nichtmetallischen Oberfläche wird diese nichtmetallische Oberfläche mit Partikeln, die eine Granularität im Bereich von Nanometer aufweisen, bedeckt, so dass die Partikel die untenliegende Oberfläche schützen und eine Mikrorauheit erzeugt wird.
  • Vorzugsweise entstehen die Partikel, die eine Granularität im Nanometerbereich aufweisen, während einer anisotropen Plasmaätzung der nichtmetallischen Oberfläche bei gleichzeitiger Anwesenheit von benachbarten freiliegenden metallischen Oberflächen. Wenn die metallische Oberfläche zum Beispiel aus Aluminium besteht, führt dies während der Oxidätzung zu einem Absputtern von nanometergroßen Aluminiumpartikeln, die sich auf benachbarten Oxidoberflächen ablagern und die weitere Oxidätzung an diesen Stellen maskieren (Mikromasking). Dies stellt aber nur eine Möglichkeit dar, die Oberfläche mit Nanopartikeln zu maskieren, da es mehrere Methoden gibt, die Partikel auf der Oberfläche abzuscheiden.
  • Die Erfindung wird nachstehend anhand der Figuren näher beschrieben. Es zeigen
  • 1 ein Halbleitersubstrat mit der Struktur von nichtmetallischen Oberflächen;
  • 2 ein Halbleitersubstrat vor dessen Behandlung;
  • 3 ein Halbleitersubstrat nach der Behandlung in einer besonderen Ausführungsform der Erfindung;
  • 4 und 5 eine besondere Ausführungsform zur Erzielung der gewünschten Struktur;
  • 6 und 7 eine weitere Ausführungsform zur Erzielung der gewünschten Struktur.
  • Wie in 1 gezeigt, weist eine nichtmetallische Oberfläche 2a, die in Kontakt mit einer Pressmasse stehen sollte, eine Struktur mit Unregelmäßigkeiten 3 auf, die die Haftung zwischen der nichtmetallischen Oberfläche 2a und der Pressmasse erhöhen. In dieser Ausführungsform werden die Unregelmäßigkeiten 3 als Vertiefungen in einer Schicht 2 gezeigt, die auf der nichtmetallischen Oberfläche 2a abgeschieden wurde.
  • 2 zeigt ein Halbleitersubstrat vor einer Behandlung. In dieser Ausführungsform wird die nichtmetallische Oberfläche 2a lediglich durch eine anisotrope Plasmaätzung in die gewünschte Struktur überführt. Während der anisotropen Plasma ätzung kommt es zu einem Absputtern von nanometergroßen Partikeln, die sich auf die benachbarten nichtmetallischen Oberflächen ablagern und die weitere Plasmaätzung an diesen Stellen maskieren.
  • 3 zeigt das Ergebnis nach der Behandlung, wenn das Substrat gemäß 2 verwendet wird.
  • In der 4 wird eine Oxidschicht 4 über der letzten Metallisierungsebene abgeschieden, so dass diese Oxidschicht 4 planarisierend wirkt und daher in den Bereichen zwischen der Metallisierung höhere abgeschiedene Schichtdicken erzielt werden als auf der Metallisierung selbst. Diese Oxidschicht 4 wird durch Spin-on-Gläser gebildet und zwar durch entsprechende "Bottom-" und "Caplayer" oder durch eine "High-Density-Abscheidung". Anschließend wird mit der anhand der 2 und 3 beschriebenen Behandlung weiterverfahren. Das Ergebnis einer solchen Behandlung ist in 5 dargestellt.
  • In der 6 ist eine weitere Ausführungsform gezeigt, bei der eine im Wesentlichen konforme Oxidschicht 5, die zum Beispiel aus Silanoxid oder TEOS besteht, und über der letzten Metallisierungsebene abgeschieden wird. Anschließend wird ein Lack 6 aufgebracht, der planarisierend wirkt, so dass durch eine anschließende Rückätzung des Lacks und des Oxids mit einer Plasmaätzung die gewünschte Struktur erzielt werden kann.
  • 1
    Metal
    1a
    Metaloberfläche
    2
    nicht Metal
    2a
    nichtmetallische Oberfläche
    3
    Unregelmäßigkeiten der nichtmetallischen Oberfläche
    4
    Spin-on-Glas-Schicht
    5
    Oxidschicht
    6
    Lackschicht

Claims (6)

  1. Halbleiterelement mit metallischen Oberflächen (1a) und nichtmetallischen Oberflächen (2a), die mit einer Pressmasse versehen sind, wobei: – auf die nichtmetallischen Oberflächen (2a) eine separate Schicht aus einem Spin-on-Glas aufgetragen ist, die Unregelmäßigkeiten (3) aufweist, welche die Haftung zwischen den nichtmetallischen Oberflächen (2a) und der Pressmasse erhöhen, – der Abstand zwischen den Unregelmäßigkeiten (3) im Bereich von 1 bis 30 nm liegt, und – die Tiefe der Unregelmäßigkeiten (3) im Bereich von 10 bis 80 nm liegt.
  2. Halbleiterelement nach Anspruch 1, dadurch gekennzeichnet, dass (3) der Abstand zwischen den Unregelmäßigkeiten (3) im Bereich von 2 bis 10 nm liegt, und dass die Tiefe der Unregelmäßigkeiten (3) im Bereich von 15 bis 40 nm liegt.
  3. Halbleiterelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Unregelmäßigkeiten (3) als Spitzenvertiefungen ausgebildet sind.
  4. Halbleiterelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Unregelmäßigkeiten (3) als Löcher ausgebildet sind.
  5. Halbleiterelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Unregelmäßigkeiten (3) ein Prägemuster aufweisen.
  6. Verfahren zur Herstellung eines Halbleiterelements mit metallischen Oberflächen (1a) und nichtmetallischen Oberflächen (2a), die mit einer Pressmasse versehen sind, bei dem: – auf den metallischen Oberflächen (1a) und den nichtmetallischen Oberflächen (2a) eine weitere nichtmetallische Schicht aus einem Spin-on-Glas (4) abgeschieden wird, und – die nichtmetallische Schicht einem anisotropen Plasmaätzen unterzogen wird, wodurch – Unregelmäßigkeiten (3) in dieser weiteren nichtmetallischen Schicht (4) erhalten werden, welche die Haftung zwischen den nichtmetallischen Oberflächen (2a) und der Pressmasse erhöhen und deren Granularität im Nanometerbereich liegt, und – die nichtmetallischen Oberflächen (2a) bedeckt sind und die unter der nichtmetallischen Schicht liegende Oberfläche (2a) vor dem weiteren anisotropen Plasmaätzen geschützt ist.
DE10338078A 2003-08-19 2003-08-19 Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung Expired - Fee Related DE10338078B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10338078A DE10338078B4 (de) 2003-08-19 2003-08-19 Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
US10/922,240 US7224043B2 (en) 2003-08-19 2004-08-19 Semiconductor element with improved adhesion characteristics of the non-metallic surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10338078A DE10338078B4 (de) 2003-08-19 2003-08-19 Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10338078A1 DE10338078A1 (de) 2005-03-24
DE10338078B4 true DE10338078B4 (de) 2008-10-16

Family

ID=34201699

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10338078A Expired - Fee Related DE10338078B4 (de) 2003-08-19 2003-08-19 Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US7224043B2 (de)
DE (1) DE10338078B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7939916B2 (en) * 2007-01-25 2011-05-10 Analog Devices, Inc. Wafer level CSP packaging concept
US10586751B2 (en) * 2017-08-03 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
FR3099887B1 (fr) * 2019-08-13 2023-01-27 St Microelectronics Tours Sas Formation d'un polymère

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712129A (en) * 1983-12-12 1987-12-08 Texas Instruments Incorporated Integrated circuit device with textured bar cover
JPH0563112A (ja) * 1991-09-03 1993-03-12 Sony Corp 半導体装置
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
DE19509262C2 (de) * 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPH01246707A (ja) * 1988-03-29 1989-10-02 Hitachi Cable Ltd 半導電性樹脂組成物
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JPH04155852A (ja) * 1990-10-18 1992-05-28 Matsushita Electron Corp 半導体装置およびその製造方法
US5981085A (en) * 1996-03-21 1999-11-09 The Furukawa Electric Co., Inc. Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
KR100426883B1 (ko) * 1997-03-21 2004-06-30 세이코 엡슨 가부시키가이샤 반도체장치,필름캐리어테이프및이들의제조방법
JP4006550B2 (ja) * 1997-08-14 2007-11-14 ブリヂストンスポーツ株式会社 ソリッドゴルフボール
JP4045648B2 (ja) * 1998-06-10 2008-02-13 ソニー株式会社 半導体装置
JP2004039897A (ja) * 2002-07-04 2004-02-05 Toshiba Corp 電子デバイスの接続方法
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712129A (en) * 1983-12-12 1987-12-08 Texas Instruments Incorporated Integrated circuit device with textured bar cover
JPH0563112A (ja) * 1991-09-03 1993-03-12 Sony Corp 半導体装置
DE19509262C2 (de) * 1995-03-15 2001-11-29 Siemens Ag Halbleiterbauelement mit Kunststoffumhüllung und Verfahren zu dessen Herstellung
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 05063112 A. In: Pat.Abstr. of Japan *
Patent Abstract of Japan: JP 05-063 112 A
Seeger, K., Palmer, R.E.: "Fabrication of silicon cones and pillars using rough metal films as plasma etching masks". Applied Physics Letters. ISSN 003-6951. 1999, Vol. 74, No. 11, S. 1627-1629 *

Also Published As

Publication number Publication date
US7224043B2 (en) 2007-05-29
DE10338078A1 (de) 2005-03-24
US20050082688A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
EP0911886B1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE102016122901A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE69233232T2 (de) Elektrischer Verbindungskörper und Herstellungsverfahren dafür
EP2050131B1 (de) Verfahren zur erzeugung einer elektrischen funktionsschicht auf einer oberfläche eines substrats
WO2014127933A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements
DE102007048604A1 (de) Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren
DE102009041463A1 (de) Halbleitervorrichtung mit mehreren Halbleitersubstraten und Verfahren zu deren Fertigung
WO2006034680A1 (de) Halbleiterchip mit einer metallbeschichtungsstruktur und verfahren zur herstellung desselben
DE102012213566A1 (de) Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE112019005240T5 (de) Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente
DE10146353A1 (de) Eine Lötperlenstruktur und ein Verfahren zur Herstellung derselben
DE10338078B4 (de) Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
DE102011053856A1 (de) Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE102016123129B4 (de) Elektronische Komponente und Verfahren
EP1238311B1 (de) Flachspule und lithographisches verfahren zur herstellung von mikrobauteilen
DE102012106431B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
WO2009016041A1 (de) Verfahren zum herstellen eines elektronischen bausteins und elektronischer baustein
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee