JP2513055B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2513055B2
JP2513055B2 JP2033367A JP3336790A JP2513055B2 JP 2513055 B2 JP2513055 B2 JP 2513055B2 JP 2033367 A JP2033367 A JP 2033367A JP 3336790 A JP3336790 A JP 3336790A JP 2513055 B2 JP2513055 B2 JP 2513055B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
electrode
grinding
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2033367A
Other languages
English (en)
Other versions
JPH03236225A (ja
Inventor
好文 岡部
正美 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2033367A priority Critical patent/JP2513055B2/ja
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to US07/652,920 priority patent/US5242862A/en
Publication of JPH03236225A publication Critical patent/JPH03236225A/ja
Priority to US08/409,900 priority patent/US5689130A/en
Priority to US08/473,775 priority patent/US5663096A/en
Application granted granted Critical
Publication of JP2513055B2 publication Critical patent/JP2513055B2/ja
Priority to US08/962,322 priority patent/US6498366B1/en
Priority to US08/962,278 priority patent/US5994187A/en
Priority to US10/283,981 priority patent/US6649478B2/en
Priority to US10/651,277 priority patent/US6903417B2/en
Priority to US10/880,048 priority patent/US6949434B2/en
Priority to US10/880,044 priority patent/US7064033B2/en
Priority to US11/140,756 priority patent/US20050227438A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置のオン抵抗を改善する半導体装
置の製造方法に関する。
［従来の技術］ 従来より、オン抵抗を改善する半導体装置の製造方法
として、種々の方法が知られている。例えば、特開平1-
169970号公報にあるように、ドレイン基板とドレイン電
極との接触抵抗を低減するために、ドレイン基板の裏面
にｎ型不純物層を形成する方法が知られている。また、
特公昭58-45614号公報にあるように、電極として金を主
体とした層からなる積層金属電極を用い、オーミック接
触の良好な半導体装置の製造方法が知られている。
［発明が解決しようとする課題］ 例えば、電界効果型トランジスタでは、第12図に示す
ように、オン抵抗RONは下式で示される。
RON＝R1＋R2＋R3＋R4＋R5＋R6＋R7＋R8＋R9＋R10 ここで、R1はドレイン電極50の接触抵抗、R2はドレイ
ン電極50とｎ型不純物層52との接触抵抗、R3はｎ+ドレ
イン基板54の抵抗、R4,R5,R6はｎ-ドレイン領域56の抵
抗である。また、R7はｐ型チャンネル形成用拡散領域58
の抵抗、R8はｎ型ソース60の抵抗、R9はｎ型ソース60と
ソース電極62との接触抵抗、R10はソース電極62の抵抗
である。
しかしながら、こうした従来の半導体装置の製造方
法、例えば、前記ｎ型不純物層52を形成する方法では、
ｎ型不純物層52を形成するまでに、ｎ+ドレイン基板54
の裏面に付着した酸化膜や基板54と逆導電型の拡散層を
除去しなければならず、工程が複雑になる。
また、ドレイン基板の抵抗R3は、R3＝ρN+×ｔN+/Sで
示される。ここで、ρN+は基板54の比抵抗、ｔN+は基板
54の厚さ、Ｓは基板54の断面積である。この抵抗R3を低
減するには、ドレン基板54の厚さｔN+を薄くすればよい
が、ｎ型不純物層52を形成するため、ドレイン基板54の
厚さｔN+は、シリコンウエハの厚さにより決定してしま
い、さらには、ウエハの大口径に伴い、その強度を保つ
ため厚さｔN+は厚くなり、ドレイン基板54の抵抗R3は大
きくなり、オン抵抗RONは大きくなってしまう。また、
ドレイン基板54の抵抗R3を小さくするために、ドレイン
基板54の不純物であるアンチモン（Sb）の濃度をあげて
比抵抗を小さくすればよいが、その固容限界より0.01Ω
・cmが限度である。
更に、電極50に対してオーミック接触とするために
は、第11図に示すように、シリコンとバリアハイトΦB
＝0.4〜0.6eVの電極材料（Ti,V,Cr,Ni等）では、接触抵
抗が急に低下し始める、シリコン中の不純物濃度が５×
1018cm-3以上、好ましくは接触抵抗が10-3Ω・cm2以下
となる、１×1019cm-3以上が必要である。
例えば、第９図は、パワーMOSFETのVDS-IDSの関係を
ＶGをパラメータとして表したグラフで、VDS-IDSの直線
性のずれを、シヨツトキー接合のVFとして算出し、それ
をシヨットキー接合を判断するための指標としている。
第10図は、この算出したシヨツトキー接合のVFとｎ+基
板不純物濃度との関係をグラフにしたものである。これ
から、不純物濃度が1019cm-3以上であると、シヨツトキ
ー接合のVFを零に出来るが、しかし、ｎ型基板の不純物
として通常用いられるアンチモン（Sb）は、シリコンの
固容限界から５×1018cm-3以上の濃度を得ることが出来
ない。このため、ｎ型基板と電極とでは、良好なオーミ
ック接触を得ることが困難であった。
更に、電極材料として金を用いる方法では、Ｐ型シリ
コン基板に対しては、バリアハイトが0.2eVとなり良好
なオーミック接触が得られるが、ｎ型シリコン基板に対
しては、0.8eVと高いバリアハイトを持つこととなり、
シヨットキー接続となってしまう。
また、全体の厚さが厚いと、パッケージからの応力及
びワイヤボンディング時にリードフレームとソース電極
62等との段差が大きくなり、ワイヤによる接続作業が極
めて不利である。
そこで本発明は上記の課題を解決することを目的と
し、半導体装置のオン抵抗を低減し、パッケージの応力
及びワイヤボンディングに有利な薄い半導体装置を得る
ことが出来る半導体装置の製造方法を提供することにあ
る。
［課題を解決するための手段］ かかる目的を達成すべく、本発明は課題を解決するた
めに次の方法を取った。即ち、半導体基板の一方の表面
にデバイス層を形成する半導体装置の製造方法におい
て、 前記半導体基板に、ひ素が1019〜1021cm-3の濃度で含
有されるシリコン基板を用い、 前記半導体基板と前記デバイス層との厚さが200〜450
μｍに、前記半導体基板の他方の表面を研削して凹凸を
有する研削面を形成し、 その後、前記研削面に直接電極を形成することを特徴
とする半導体装置の製造方法がそれである。
また、前記研削面を形成するときに、粒度が300〜500
番の砥石でサーフェイス研削して研削面を形成し、 その後、前記研削面に直接電極を形成することが好ま
しい。
［作用］ 前記半導体装置の製造方法は、半導体基板に、ひ素を
1019〜1021cm-3の濃度で含有されるシリコン基板を用い
る。ひ素の濃度が1019cm-3を下回ると、シリコン基板と
電極との接触で良好なオーミック接触を実現できなくな
り、また、シリコン基板に固容できるひ素の濃度は1021
cm-3が限界である。
そして、半導体基板の一方の表面にデバイス層を形成
した後、他方の表面を研削する。その際、前記半導体基
板と前記デバイス層との厚さが200〜450μｍになるよう
に研削する。厚さが200μｍを下回るまで研削すると、
半導体装置の破壊強度が低下してしまい、450μｍを上
回ると、パッケージングによる応力が増大してしまう。
この研削のときには、粒度が300〜500番の砥石でサー
フェイス研削して研削面を形成するのが好ましい。これ
は、粒度が300番以下の荒い砥粒の砥石で研削すると、
シリコン基板が研削により割れてしまう場合があり、50
0番以上の細かい砥粒の砥石で研削すると、シリコン基
板が反る場合がある。
前記研削により、半導体基板の他方の表面から酸化膜
や基板と逆導電型の拡散層が除去されると共に、厚さが
薄くなり、シリコン基板の抵抗を低減させ、パッケージ
ングの応力緩和やワイヤボンディングに有利となる。
その後に、研削面に電極を形成するが、研削面には適
度な凹凸が形成されており、電極の研削面への接着強度
が増し、良好なオーミック接触が得られる。
［実施例］ 以下本発明の実施例を図面に基づいて詳細に説明す
る。
第１図は本発明の一実施例である半導体装置の製造方
法により製造した半導体装置の断面図である。１は半導
体基板としての、ひ素（AS）が固容したシリコン基板で
あり、このシリコン基板１上にｎ-ドレイン領域２を形
成している。４はＰ型チャンネル形成用領域であり、６
はｎ型ソース領域６である。
10は酸化シリコン（SiO2）領域８により絶縁されたポ
リシリコン絶縁ゲートであり、12はソース電極である。
次に、前述した半導体装置の製造工程について、第２
図によって説明する。
シリコン基板１として、ひ素（AS）を1019〜1021cm-3
の濃度で含有されたシリコンウエハを用い、その比抵抗
が0.006Ω・cm以下とされている。第２図（イ）に示す
ように、このシリコン基板１の一方の表面に、ｎ-型シ
リコンをエピタキシャル成長させてｎ-ドレイン領域２
を形成している。そして、酸化シリコン（SiO2）領域８
により絶縁されたポリシリコン絶縁ゲート10を形成し、
これをマスクとしてｎ-ドレイン領域２の表面に、一部
がチャンネル領域となるＰ型チャンネル形成用領域４
を、ほう素Ｂ、アルミニウムAl、ガリウムGa等を拡散さ
せて形成する。更に、Ｐ型チャンネル形成用領域４に、
ひ素（As）、リン（Ｐ）等を拡散させて、ｎ型ソース領
域６を形成している。
その上にソース電極12を形成している。これらの、Ｐ
型チャンネル形成用領域４、ｎ型ソース領域６、酸化シ
リコン領域８、ポリシリコン絶縁ゲート10、ソース電極
12によりデバイス層14を構成している。更に、必要に応
じて、パッシベーションを形成して、半導体表面の安定
化等を図るようにしてもよい。
この状態において、次に、シリコン基板１の他方の表
面には、工程の途中で、ポリシリコン、酸化シリコン
（SiO2）などの付着層16ができる。そこで、第３図に示
すように、他方の表面をサーフェイス研削する。研削
は、砥粒の粒度が300〜500番の砥石18を用いて行ない、
本実施例では、図示しない粘着フィルムにより表面を保
護して、真空チャック20により固定している。
研削により、付着層16を除去し、デバイス層14の一方
の表面から、シリコン基板１の他方の表面までの厚さｔ
が、200〜450μｍとなるようにして、研削面22を形成す
る。そして、研削終了後に、超純水により洗浄してい
る。
サーフェイス研削（SG加工）により、表面のシリコン
結晶が研削され破砕層が生じるが、この破砕層の深さは
１〜２μｍの浅いものであるので、第５図に示すよう
に、破壊強度が1.0〜1.6Kgとなる。尚、この破壊強度
は、第６図に示すように、両端を支持したチップの中央
に荷重片24により荷重を加えたときの、チップが破壊す
る最大荷重である。
また、第４図に示すように、上定盤30にパラフィン接
着により固定し、下定盤32との間に砥粒（SiCで800番と
1200番との混合砥粒）を供給し、従来のラップ研削によ
りラップ加工した場合には、破砕層が６〜７μｍとな
り、第５図に示すように、破壊強度が0.3〜0.6Kgであっ
た。
一方、第７図に示すように、粒度が300〜500番の砥
石18を用いることにより、研削の際のシリコン基板１の
反りを小さく押さえることができる。500番より細かい
砥石では、反りが大きくなり、また、300番より荒い砥
石では、シリコン基板１に割れが生じる。
その後に、前記研削面22にオーミック電極26を、本実
施例では、スパッタ法により形成する。本実施例では、
オーミック電極26は、Ti-Ni-Auの積層電極を採用してい
る。シリコン基板１が、ｎ型不純物であるひ素（As）
を、1019〜1021cm-3含んでいるので、シリコン基板１と
オーミック電極26との接触抵抗を充分低くでき、ほとん
ど全ての電極材料に対して良好なオーミック接触を得る
ことが出来る。更に、シリコン基板１の比抵抗ρを、不
純物がひ素（As）であるため十分低減でき、シリコン基
板１の抵抗R3を低減できる。また、研削面22にオーミッ
ク電極26を形成するので、研削面22の適度な凹凸により
オーミック電極26が強固に密着される。
こうして製造したチップを封止して、パッケージを形
成する。その際、厚さが薄いために、第８図に示すよう
に、パッケージングした際のせん断応力が小さくなり、
パッケージングの応力が緩和される。また、厚さが薄い
ので、図示しないリードフレームとソース電極12等とを
ワイヤで接続するワイヤボンディングの際に、リードフ
レームとソース電極12等との段差が小さくなり、ワイヤ
ボンディングの作業等が有利となる。
尚、本製造方法は、パワーMOSFETの製造に限るもので
はなく、他の縦方向に電流を流す、IGBT,SIT,SIサイリ
スタ等のｎ+型シリコンに電極を形成する構造の半導体
装置の製造方法に適用できる。
以上本発明はこの様な実施例に何等限定されるもので
はなく、本発明の要旨を逸脱しない範囲において種々な
る態様で実施し得る。
［発明の効果］ 以上詳述したように本発明の半導体装置の製造方法に
よると、半導体基板内の抵抗が低減され、研削面の適度
な凹凸により電極が強固に密着され、良好なオーミック
接触を得ることができ、半導体装置のオン抵抗が低減さ
れると共に、パッケージングの応力が緩和され、ワイヤ
ボンディングが有利となるという効果を奏する。
【図面の簡単な説明】
第１図は本発明の半導体装置の製造方法により製造した
一実施例としての半導体装置の断面図、第２図は本発明
の半導体装置の製造方法の一実施例としての製造工程順
序の説明図、第３図は本実施例のサーフェイス研削の説
明図、第４図は従来のラップ研削の説明図、第５図は本
実施例と従来例との厚さと破壊強度との関係を示すグラ
フ、第６図は破壊強度の測定の説明図、第７図は本実施
例の砥粒と反りとの関係を示すグラフ、第８図は本実施
例のパッケージングの際の厚さとせん断応力との関係を
示すグラフ、第９図はパワーMOSFETのVDS-IDSの関係の
グラフ、第10図はｎ+基板不純物濃度とシヨットキー接
続のＶFとの関係を示すグラフ、第11図は不純物濃度と
接触抵抗との関係を示すグラフ、第12図は従来の製造方
法により製造した半導体装置の断面図である。 １……シリコン基板、14……デバイス層 18……砥石、22……研削面 26……オーミック電極
フロントページの続き (56)参考文献 特開 昭63−253633（ＪＰ，Ａ) 特開 昭62−243332（ＪＰ，Ａ) 特開 昭62−43123（ＪＰ，Ａ) 特開 昭59−189625（ＪＰ，Ａ) 特開 昭61−234041（ＪＰ，Ａ) 特開 昭62−293678（ＪＰ，Ａ) 特開 昭62−172720（ＪＰ，Ａ) 特開 昭57−15420（ＪＰ，Ａ)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板の一方の表面にデバイス層を形
    成する半導体装置の製造方法において、 前記半導体基板に、ひ素が1019〜1021cm-3の濃度で含有
    されるシリコン基板を用い、 前記半導体基板と前記デバイス層との厚さが200〜450μ
    ｍに、前記半導体基板の他方の表面を研削して凹凸を有
    する研削面を形成し、 その後、前記研削面に直接電極を形成することを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】前記研削面を形成するときに、粒度が300
    〜500番の砥石でサーフエイス研削して研削面を形成
    し、 その後、前記研削面に直接電極を形成することを特徴と
    する特許請求の範囲第１項記載の半導体装置の製造方
    法。
JP2033367A 1990-02-14 1990-02-14 半導体装置の製造方法 Expired - Lifetime JP2513055B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2033367A JP2513055B2 (ja) 1990-02-14 1990-02-14 半導体装置の製造方法
US07/652,920 US5242862A (en) 1990-02-14 1991-02-08 Semiconductor device and method of manufacturing same
US08/409,900 US5689130A (en) 1990-02-14 1995-03-22 Vertical semiconductor device with ground surface providing a reduced ON resistance
US08/473,775 US5663096A (en) 1990-02-14 1995-06-06 Method of manufacturing a vertical semiconductor device with ground surface providing a reduced ON resistance
US08/962,322 US6498366B1 (en) 1990-02-14 1997-10-31 Semiconductor device that exhibits decreased contact resistance between substrate and drain electrode
US08/962,278 US5994187A (en) 1990-02-14 1997-10-31 Method of manufacturing a vertical semiconductor device
US10/283,981 US6649478B2 (en) 1990-02-14 2002-10-30 Semiconductor device and method of manufacturing same
US10/651,277 US6903417B2 (en) 1990-02-14 2003-08-28 Power semiconductor device
US10/880,044 US7064033B2 (en) 1990-02-14 2004-06-29 Semiconductor device and method of manufacturing same
US10/880,048 US6949434B2 (en) 1990-02-14 2004-06-29 Method of manufacturing a vertical semiconductor device
US11/140,756 US20050227438A1 (en) 1990-02-14 2005-05-31 Semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2033367A JP2513055B2 (ja) 1990-02-14 1990-02-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03236225A JPH03236225A (ja) 1991-10-22
JP2513055B2 true JP2513055B2 (ja) 1996-07-03

Family

ID=12384616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2033367A Expired - Lifetime JP2513055B2 (ja) 1990-02-14 1990-02-14 半導体装置の製造方法

Country Status (2)

Country Link
US (10) US5242862A (ja)
JP (1) JP2513055B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2513055B2 (ja) 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
JP3498431B2 (ja) * 1995-07-04 2004-02-16 株式会社デンソー 半導体装置の製造方法
US6478977B1 (en) * 1995-09-13 2002-11-12 Hitachi, Ltd. Polishing method and apparatus
US5698474A (en) * 1996-02-26 1997-12-16 Hypervision, Inc. High speed diamond-based machining of silicon semiconductor die in wafer and packaged form for backside emission microscope detection
US6613674B1 (en) 1997-11-12 2003-09-02 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry, and methods of forming dynamic random access memory circuitry
US5963406A (en) 1997-12-19 1999-10-05 Leviton Manufacturing Co., Inc. Arc fault detector with circuit interrupter
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US20070042549A1 (en) * 2000-04-17 2007-02-22 Fairchild Semiconductor Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
FR2818443B1 (fr) * 2000-12-20 2003-10-31 Sagem Procede de fabrication de detecteur matriciel infrarouge a eclairage par la face arriere
DE10205323B4 (de) * 2001-02-09 2011-03-24 Fuji Electric Systems Co., Ltd. Verfahren zur Herstellung eines Halbleiterbauelements
US6630369B2 (en) 2001-07-17 2003-10-07 Ultra Tec Manufacturing, Inc. Sample preparation apparatus and method
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP3580293B2 (ja) * 2002-03-26 2004-10-20 株式会社デンソー 半導体装置の製造方法
US7148125B2 (en) * 2001-12-12 2006-12-12 Denso Corporation Method for manufacturing semiconductor power device
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
DK174717B1 (da) * 2002-05-22 2003-10-06 Danfoss Drives As Motorstyring indeholdende et elektronisk kredsløb til beskyttelse mod inrushstrømme
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US7529847B2 (en) * 2003-03-20 2009-05-05 Microsoft Corporation Access to audio output via capture service
DE10338078B4 (de) * 2003-08-19 2008-10-16 Infineon Technologies Ag Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung
DE10345494B4 (de) * 2003-09-30 2016-04-07 Infineon Technologies Ag Verfahren zur Bearbeitung eines dünnen Halbleitersubstrats
JP4878738B2 (ja) * 2004-04-30 2012-02-15 株式会社ディスコ 半導体デバイスの加工方法
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US20070111480A1 (en) * 2005-11-16 2007-05-17 Denso Corporation Wafer product and processing method therefor
JP4221012B2 (ja) * 2006-06-12 2009-02-12 トヨタ自動車株式会社 半導体装置とその製造方法
JP4967472B2 (ja) * 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
DE112007001701B4 (de) * 2006-07-20 2018-03-15 Sumco Techxiv Corp. Verfahren zur Injektion von Dotierstoff, Dotiervorrichtung und Ziehvorrichtung
WO2008069309A1 (ja) * 2006-12-07 2008-06-12 Shindengen Electric Manufacturing Co., Ltd. 半導体装置及びその製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
DE112009004530B4 (de) 2009-03-23 2015-04-02 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP5726434B2 (ja) * 2010-04-14 2015-06-03 浜松ホトニクス株式会社 半導体光検出素子
EP2628186A4 (en) 2010-10-12 2015-11-25 Silanna Semiconductor Usa Inc VERTICAL SEMICONDUCTOR DEVICE WITH IMPROVED SUBSTRATE
US9159825B2 (en) 2010-10-12 2015-10-13 Silanna Semiconductor U.S.A., Inc. Double-sided vertical semiconductor device with thinned substrate
CN102522326B (zh) * 2011-12-14 2014-09-24 杭州立昂微电子股份有限公司 一种适于丝网印刷的半导体分立器件背面金属的生产方法
JP5888051B2 (ja) * 2012-03-27 2016-03-16 三菱電機株式会社 ウエハ吸着方法、ウエハ吸着ステージ、ウエハ吸着システム
US8778735B1 (en) * 2013-06-29 2014-07-15 Alpha & Omega Semiconductor, Inc. Packaging method of molded wafer level chip scale package (WLCSP)
JP2014157957A (ja) * 2013-02-18 2014-08-28 Mitsubishi Electric Corp 半導体装置
JP2014207382A (ja) 2013-04-15 2014-10-30 ラピスセミコンダクタ株式会社 半導体装置の製造方法及び半導体装置
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US10170627B2 (en) 2016-11-18 2019-01-01 Acorn Technologies, Inc. Nanowire transistor with source and drain induced by electrical contacts with negative schottky barrier height
CN111095479B (zh) * 2017-09-20 2023-10-03 三菱电机株式会社 半导体装置、半导体装置的制造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1053694A (en) 1910-04-29 1913-02-18 Union Paper Company Feeding mechanism for blanking and forming machines.
US1469757A (en) 1921-09-30 1923-10-02 Edward L Sibley Mfg Company In Blanking-out eyelets
US3083926A (en) 1959-06-17 1963-04-02 Herr Equipment Corp Strip handling
US3278813A (en) * 1964-04-22 1966-10-11 Gen Electric Transistor housing containing packed, earthy, nonmetallic, electrically insulating material
US3879230A (en) * 1970-02-07 1975-04-22 Tokyo Shibaura Electric Co Semiconductor device diffusion source containing as impurities AS and P or B
US3858238A (en) * 1970-02-07 1974-12-31 Tokyo Shibaura Electric Co Semiconductor devices containing as impurities as and p or b and the mehtod of manufacturing the same
SE367138B (ja) 1972-10-05 1974-05-20 Asea Ab
US4027383A (en) * 1974-01-24 1977-06-07 Massachusetts Institute Of Technology Integrated circuit packaging
JPS52111080A (en) 1976-03-15 1977-09-17 Kazutoshi Yamazaki Method of obtaining blanks from material of specified length
JPS5553462A (en) * 1978-10-13 1980-04-18 Int Rectifier Corp Mosfet element
US4213818A (en) * 1979-01-04 1980-07-22 Signetics Corporation Selective plasma vapor etching process
JPS5715420A (en) * 1980-06-30 1982-01-26 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS5790763A (en) 1980-11-28 1982-06-05 Fujitsu Ltd Priority process system
JPS5797630A (en) 1980-12-10 1982-06-17 Hitachi Ltd Manufacture of semiconductor device
JPS5845814A (ja) * 1981-09-11 1983-03-17 Tatsuji Yamamura のこぎりの製造法
JPS59113629A (ja) * 1982-12-20 1984-06-30 Fujitsu Ltd 半導体装置
JPS59189625A (ja) * 1983-04-13 1984-10-27 Nec Corp 半導体装置の製造方法
JPS59213140A (ja) * 1983-05-18 1984-12-03 Toshiba Corp 半導体装置の製造方法
JPS59220937A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4602541A (en) 1984-12-06 1986-07-29 Trumpf Gmbh & Co. Punch press with means for rotating the workpiece and method of using same and tooling therefor
DE3446807A1 (de) * 1984-12-21 1986-07-03 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Duennschichtsolarzelle mit n-i-p-struktur
JPS61230404A (ja) 1985-04-03 1986-10-14 Murata Mfg Co Ltd 誘電体同軸共振器
JPS61234041A (ja) * 1985-04-09 1986-10-18 Tdk Corp 半導体装置及びその製造方法
JPS61296769A (ja) * 1985-06-25 1986-12-27 Yokogawa Electric Corp 高耐圧ｍｏｓｆｅｔの生産方法
JPS6223170A (ja) * 1985-07-23 1987-01-31 Nec Corp 電力用縦型電界効果トランジスタの製造方法
JPS6224332A (ja) * 1985-07-24 1987-02-02 Usac Electronics Ind Co Ltd 初期診断制御方式
JPS6243123A (ja) * 1985-08-21 1987-02-25 Rohm Co Ltd 個別半導体装置のオ−ミツクコンタクト形成方法
JPS62243332A (ja) * 1986-04-15 1987-10-23 Toshiba Corp 半導体ウエハの加工方法
US4859629A (en) * 1986-04-18 1989-08-22 M/A-Com, Inc. Method of fabricating a semiconductor beam lead device
JPS62253633A (ja) 1986-04-26 1987-11-05 Mazda Motor Corp Ｐｌ成形品表面のコロナ放電用電極構造及びその製造方法
JP2710249B2 (ja) * 1986-06-12 1998-02-10 富士電機株式会社 スイッチング用半導体装置
SE460147B (sv) 1987-03-03 1989-09-11 Asea Stal Ab Kraftanlaeggning med fluidiserad baedd och en kylanordning foer baeddmaterial
JPS63253633A (ja) * 1987-04-09 1988-10-20 Mitsubishi Electric Corp 半導体装置の製造方法
US4927784A (en) * 1987-05-01 1990-05-22 Raytheon Company Simultaneous formation of via hole and tube structures for GaAs monolithic microwave integrated circuits
GB8711373D0 (en) * 1987-05-14 1987-06-17 Secr Defence Electroluminescent silicon device
US4751191A (en) * 1987-07-08 1988-06-14 Mobil Solar Energy Corporation Method of fabricating solar cells with silicon nitride coating
US4902641A (en) * 1987-07-31 1990-02-20 Motorola, Inc. Process for making an inverted silicon-on-insulator semiconductor device having a pedestal structure
US4782028A (en) * 1987-08-27 1988-11-01 Santa Barbara Research Center Process methodology for two-sided fabrication of devices on thinned silicon
JPH01169970A (ja) * 1987-12-25 1989-07-05 Hitachi Ltd 半導体装置
US4859626A (en) * 1988-06-03 1989-08-22 Texas Instruments Incorporated Method of forming thin epitaxial layers using multistep growth for autodoping control
JPH0233367A (ja) 1988-07-21 1990-02-02 Daiyu Shoji:Kk 天然皮革のコラーゲン繊維層を有する織物或いはニット
US4853345A (en) * 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US4879250A (en) * 1988-09-29 1989-11-07 The Boeing Company Method of making a monolithic interleaved LED/PIN photodetector array
JPH02210860A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体集積回路装置
US4985740A (en) * 1989-06-01 1991-01-15 General Electric Company Power field effect devices having low gate sheet resistance and low ohmic contact resistance
JP2854907B2 (ja) 1990-01-11 1999-02-10 シチズン時計株式会社 順送りプレス抜金型
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
US5241862A (en) 1990-12-24 1993-09-07 Litton Systems, Inc. Integrated accelerometer with single hardstop geometry
US5333961A (en) 1992-08-05 1994-08-02 Rockwell International Corporation Keyboard with top mountable key cap assemblies and method
JPH07233367A (ja) * 1993-12-28 1995-09-05 Toshiba Corp 蛍光体、蛍光体スラリおよび蛍光ランプの製造方法
JP2962396B2 (ja) 1994-06-27 1999-10-12 株式会社ユニシアジェックス 傾斜穴穿設装置
CH688306A5 (de) 1994-09-07 1997-07-31 Eugen Haenggi Verfahren und Einrichtung zum Stanzen von Loechernin ein flaches Werkstueck.
US5744213A (en) 1995-08-25 1998-04-28 Soltech. Inc. Enclosure panel with herringbone aperture pattern
JPH0973760A (ja) 1995-09-07 1997-03-18 Sony Corp プレート原反の打抜方法とテープカセットのベースプレート
US6114193A (en) * 1998-05-05 2000-09-05 Vishay Lite-On Power Semicon Corp. Method for preventing the snap down effect in power rectifier with higher breakdown voltage

Also Published As

Publication number Publication date
US6949434B2 (en) 2005-09-27
US7064033B2 (en) 2006-06-20
US5242862A (en) 1993-09-07
JPH03236225A (ja) 1991-10-22
US6649478B2 (en) 2003-11-18
US20040036140A1 (en) 2004-02-26
US20040237327A1 (en) 2004-12-02
US20030052366A1 (en) 2003-03-20
US5663096A (en) 1997-09-02
US6498366B1 (en) 2002-12-24
US5689130A (en) 1997-11-18
US5994187A (en) 1999-11-30
US6903417B2 (en) 2005-06-07
US20040241930A1 (en) 2004-12-02
US20050227438A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP2513055B2 (ja) 半導体装置の製造方法
US10014400B2 (en) Semiconductor device having a defined oxygen concentration
US7943439B2 (en) Method for manufacturing semiconductor apparatus
US8999768B2 (en) Semiconductor device manufacturing method
US20090286354A1 (en) Semiconductor chip having gettering layer, and method for manufacturing the same
US10134636B2 (en) Methods for producing semiconductor devices
JP6708257B2 (ja) 半導体装置およびその製造方法
CN108074995B (zh) 具有阻挡层的半导体晶片和半导体器件及其制造方法
JP3870896B2 (ja) 半導体装置の製造方法およびそれにより製造される半導体装置
GB1152156A (en) Semiconductor Devices
JP7135352B2 (ja) 半導体装置の製造方法
JP3288854B2 (ja) 半導体装置の製造方法
JPH05275688A (ja) プレーナ型電力用半導体素子
JPH01259570A (ja) 半導体装置及びその製造方法
JP2657129B2 (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
US20220336215A1 (en) Fabrication of wide bandgap devices
JP7331869B2 (ja) 炭化珪素再生基板および炭化珪素半導体装置の製造方法
JPS63138767A (ja) 縦形半導体装置用半導体基体およびその製造方法
JPH0271546A (ja) 半導体装置
TW202226446A (zh) 具有薄襯底的半導體封裝及其製造方法
JPS63184342A (ja) 半導体装置
Cha et al. Silicon direct bonding approach to high voltage power device (insulated gate bipolar transistors)
JPS63133636A (ja) 半導体装置
JPS61214541A (ja) 半導体素子
JPH0786292A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 14

EXPY Cancellation because of completion of term