JP2710249B2 - スイッチング用半導体装置 - Google Patents
スイッチング用半導体装置Info
- Publication number
- JP2710249B2 JP2710249B2 JP61137058A JP13705886A JP2710249B2 JP 2710249 B2 JP2710249 B2 JP 2710249B2 JP 61137058 A JP61137058 A JP 61137058A JP 13705886 A JP13705886 A JP 13705886A JP 2710249 B2 JP2710249 B2 JP 2710249B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- substrate
- bipolar transistor
- base
- transistor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明はバイポーラトランジスタとユニポーラトラ
ンジスタとを同一半導体基板に一体化してダーリントン
接続することにより、オン抵抗を小さく、かつ高速スイ
ッチング動作を可能にしたスイッチング用半導体装置に
関する。 〔従来技術とその問題点〕 従来より、この種のスイッチング用半導体装置として
はバイポーラトランジスタとユニポーラトランジスタ、
例えば縦形MOSFETがそれぞれ単独の半導体装置としては
よく知られている。このような半導体装置には各々次の
ような特徴を有する。 すなわち、通常バイポーラトランジスタは、特に高耐
圧な特性を得るためにコレクタ層に高比抵抗基板を使用
した場合でも、飽和状態の使用では伝導度変調を起こし
ており、そのオン抵抗は小さくなる特長を有する。しか
し、そのスイッチング速度は少数キャリアの蓄積効果に
より、ターンオフ時間が長くなるので遅くなる。 一方、縦形MOSFETは本来少数キャリアが蓄積するとい
うことがないのでスイッチング速度は速いが、少数キャ
リアの注入に基づく伝導度変調が起こらないので定常状
態におけるオン抵抗が大きいという問題がある。 従って、一般的にはスイッチング回路において、バイ
ポーラトランジスタは定常損失が小さいが、スイッチン
グ損失が大きい特性を示すので、比較的低周波（一般的
には50kHz以下）で用いられることが多く、縦形MOSFET
は逆にスイッチング損失が小さいが定常損失が大きいの
で、比較的高周波（一般的には100kHz以上）で用いられ
ることが多い。 またそれらの中間の周波数領域である周波数ｆ＝20〜
100kHzにおいてはその用途に応じて両者の特徴をもつ半
導体装置が望まれている。例えばそのようなものとし
て、既に前段をユニポーラトランジスタで、後段をバイ
ポーラトランジスタに配してそれぞれ個別の素子をダー
リントン接続をしたいわゆるバイMOS CASCADEトランジ
スタが知られている。しかし、この場合はたとえ同一基
板内に配置されたとしても独立の２素子を単に配線した
だけの構成であるので半導体装置全体をそれほど小さく
はできず、しかも配線が複雑化し、配線作業時間の増加
あるいは製品の良品率の低下の原因となり易い問題があ
った。 〔発明の目的〕 本発明はこのような問題点に鑑みてなされたものであ
り、バイポーラトランジスタとユニポーラトランジスタ
をより一層コンパクトに一体化すると共に配線を容易に
してその製造効率を高くし、かつ特性の向上を図ること
を目的とする。 〔発明の要点〕 本発明はスイッチング用半導体装置が、一導電形の高
比抵抗半導体基板に形成される該基板をドレイン層とす
るユニポーラトランジスタ領域と前記基板をコレクタ層
とするバイポーラトランジスタ領域とから成り、ユニポ
ーラトランジスタ領域を前段、バイポーラトランジスタ
領域を後段とするダーリントン接続に配線したものにお
いて、バイポーラトランジスタ領域のベース領域がユニ
ポーラトランジスタ領域のチャンネル領域に対向して該
チャンネル領域を取り囲み、しかもこの全てのチャンネ
ル領域に対して、前記基板に注入される少数キャリアの
拡散長以下の近接した距離に前記バイポーラトランジス
タ領域のベース領域が配置されてなることにより前記目
的を達成するものである。 〔発明の実施例〕 本発明の一実施例について図面を用いて詳細に説明す
る。 第１図は本発明のスイッチング用半導体装置の一実施
例の断面図、第２図はその等価回路図である。まず本発
明のスイッチング用半導体装置を説明する。第１図の高
比抵抗Ｎ形半導体基板１の一方の面から縦形MOSFET領域
とバイポーラトランジスタ領域のそれぞれのP+ベース領
域部分2,3を形成し、さらにそれぞれN+ソース領域4,N+
エミッタ領域５を設け、ソース電極Ｓをベース領域２と
ソース領域４に跨がるように形成する。N+エミッタ領域
５に接する部分にはエミッタ電極Ｅを形成し、ソース電
極Ｓからバイポーラトランジスタ領域のベース領域３の
ベース電極Ｂに第２図の等価回路となるようにアルミ電
極配線する。基板１の他方の面にはN+高濃度領域６を形
成し、さらにコレクタ電極Ｃを形成する。縦形MOSFET領
域のチャンネル領域７には絶縁膜８を介してゲート電極
Ｇが設けられる。この際縦形MOSFET領域のチャンネル領
域７に対して、前記基板１に注入される少数キャリアの
拡散長以下の近接した距離にバイポーラトランジスタの
ベース領域３を配置すると共に、このベース領域３がチ
ャンネル領域７を取り囲むように配置することに本発明
の特徴の１つがある。 このようにベース領域３をチャンネル領域７に近接し
て配置することにより、特にMOSFETのチャンネル領域７
の近辺にあってMOSFETのオン抵抗RDS(ON)を決定するＮ
高比抵抗（N-と略す）基板部分９と、N-基板層１のチャ
ンネル領域７とＰベース領域３の間の部分とは、この部
分へ注入される少数キャリアの拡散長以下の近接した距
離内にあるので、バイポーラトランジスタ領域における
少数キャリアの注入に基づく伝導度変調により低いオン
抵抗RDS(ON)の値になる。つまり、MOSFETの導通によ
り、ソース電極Ｓからバイポーラトランジスタのベース
電極Ｂにベース電流が供給され、この電流がエミッタ電
極Ｅへ向かって流れる。このように、ベースへの電流の
供給により、ベース領域３からエミッタ領域５にホール
が流入する場合に、エミッタ領域５からベース領域３に
電子が注入される。この結果バイポーラトランジスタの
ベース領域３中で、電子とホールの密度が上昇し、バイ
ポーラ動作を引きおこす。この高密度なバイポーラキャ
リアは狭いベース領域３からN-基板部分９方向に拡散す
る。即ちベース領域３のホールと一部の電子が結合し、
残りの電子はベース部分を通り抜けて拡散により、電子
が多数キャリアであるN-基板部分９内に広がる。このN-
基板部分９内に広がっていく電子と電荷の中性が保たれ
るようにホールもN-基板部分９内に広がっていく。この
ように、多数キャリアの存在する部分に多数キャリアと
少数キャリアとがベースより広がっていくので、N-基板
部分９内で少数キャリアであるホールが存在する部分で
はベース領域が実効的に広がったようなキャリア密度分
布を呈するようになる（所謂、ベース押し出し効果）。
このベース押し出し効果により、N-基板中の電子・ホー
ル密度が大きくなり、この領域に伝導度変調が強く起こ
り、実質的な抵抗値が低下するようになる。従って、高
耐圧特性であっても、縦形MOSFETの特性に基づいてスイ
ッチング特性が良く、しかもN-層の伝導度変調に基づく
低い定常損失の半導体装置が得られる。しかもバイポー
ラトランジスタのベース領域３がチャンネル領域７を取
り囲むように配置したので、ダーリントン接続がきわめ
て単純になり、配線が容易になる。 さらにN-基板にライフタイムキラーを拡散などの手段
で導入して基板部分の少数キャリア拡散長を変えること
により、チャンネル領域７とＰベース領域３の間の距離
より少数キャリアの拡散長を短くして縦形MOSFETの影響
の強い半導体装置にしたり又その逆にしてバイポートト
ランジスタの影響の強いものとすることができる。本発
明は特に後者に特徴を有する。 次に本発明の特徴について、図を用いて説明する。第
４図，第５図は本発明の特徴を説明するための要部断面
図であり、第４図はチャンネル領域に対して基板に注入
される少数キャリアの拡散長以上離間してバイポーラト
ランジスタのベース領域が配置されたものの断面図であ
り、第５図はチャンネル領域に対して基板に注入される
少数キャリアの拡散長以下の近接した距離にバイポーラ
トランジスタのベース領域が配置されたものの断面図で
ある。第４図において、まず、左側の縦型MOSFET領域だ
けで考えると、ゲート電圧がしきい値をこえると、ゲー
ト電極下のＰ障壁領域の表面にＮ反転層が、N-層の表面
に蓄積層ができ、ソース電子は実線矢印のようにチャン
ネル７を通ってコレクタ（ドレイン）領域に流れ、これ
によりコレクタ（ドレイン）からソースへ電流が流れ
る。オン抵抗RDS(ON)はRS（ソースN+層）,RCh（チャン
ネル抵抗）,RA（蓄積層）,RN -（高比抵抗Ｎ形半導体基
板の抵抗）およびRN +（基板抵抗）の各抵抗の和として
表すことができる。これらの抵抗の中でRAとRN -がオン
抵抗を決定する要素であり、RN -はN-領域のドーピング
濃度と厚みに依存する。つまり、オン抵抗は高比抵抗Ｎ
形半導体基板の抵抗によって決まる。次に右側のバイポ
ーラトランジスタ領域では少数キャリアの注入に基づく
伝導度変調により右下がりの斜線で示すように抵抗が低
くなる。第４図の場合、チャンネル領域とベース領域と
が少数キャリアの拡散長以上に離れているため、バイポ
ーラトランジスタ領域の少数キャリアの注入に基づく伝
導度変調でN-基板層１の抵抗が下がっても、MOSFETのド
レインからソースへ電流が流れる経路でオン抵抗に影響
を与えないので、MOSFETのオン抵抗は高いままである。
これに対して第５図の本発明の構造では、チャンネル領
域７に対して、基板１に注入される少数キャリアの拡散
長以下の近接した距離にバイポーラトランジスタのベー
ス領域３を配置している。これにより、MOSFETのドレイ
ンからソースへ電流が流れる経路のN-基板層１が、バイ
ポーラトランジスタ領域の少数キャリアの注入に基づく
伝導度変調で抵抗が下がってオン抵抗RDS(ON)が低くな
る。 そして、MOSFETのソースからバイポーラトランジスタ
のベースへの電流IBはIB＝VDS/RDS(ON)で表される（VDS
はコレクタ・ソース間電圧）が、RDS(ON)が低くなるこ
とにより、ベース電流IBを多くすることができる。コレ
クタ電流IcはIc∝IB∝1/RDS(ON)とIBに依存するので、
ベース電流IBの増加によりコレクタ電流Icの増加が期待
できる。このように、MOSFET領域のオン抵抗RDS(ON)の
低減により、ベース電流IBの増加ができ、ひいてはコレ
クタ電流Icの増大化が図れる。 第３図は縦形MOSFET領域10、バイポーラトランジスタ
領域11、N-基板領域１をそれぞれ示すスイッチング半導
体装置の上面図である。第３図では９つのユニットが示
されているが、必要に応じてユニットの数を決めること
ができることは言うまでもない。 このように、複数のユニポーラトランジスタ領域のそ
れぞれのチャンネル領域をバイポーラトランジスタ領域
が取り囲むことにより、ユニポーラトランジスタ領域の
どの部分をみてもオン抵抗が低減しており、好ましい特
性を得ることができる。 〔発明の効果〕 以上説明したように本発明のスイッチング用半導体装
置は、バイポーラトランジスタ領域のベース領域がユニ
ポーラトランジスタ領域のチャンネル領域に対向して該
チャンネル領域を取り囲み、しかもこの全てのチャンネ
ル領域部分に対して前記基板層に注入される少数キャリ
アの拡散長以下の近接した距離に配置されるようにした
ので、ユニポーラトランジスタ領域のオン抵抗が低減し
てスイッチング特性が良く、定常損失にも小さい特性を
有しつつコンパクトに一体化することができる。 ユニポーラトランジスタの領域のオン抵抗RDS(ON)の
低減により、ベース電流IBの増加ができ、ひいてはコレ
クタ電流Icの増大化が図れ、高耐圧な素子とすることが
できる。 本発明は以上の説明ではユニポーラトランジスタとし
て縦形MOSFETを示したがこれに限るものではない。さら
に実施例では高比抵抗基板としてＮ導電形基板で説明し
たがＰ導電形であっても符号を変えるだけで同様に説明
できることは言うまでもない。
ンジスタとを同一半導体基板に一体化してダーリントン
接続することにより、オン抵抗を小さく、かつ高速スイ
ッチング動作を可能にしたスイッチング用半導体装置に
関する。 〔従来技術とその問題点〕 従来より、この種のスイッチング用半導体装置として
はバイポーラトランジスタとユニポーラトランジスタ、
例えば縦形MOSFETがそれぞれ単独の半導体装置としては
よく知られている。このような半導体装置には各々次の
ような特徴を有する。 すなわち、通常バイポーラトランジスタは、特に高耐
圧な特性を得るためにコレクタ層に高比抵抗基板を使用
した場合でも、飽和状態の使用では伝導度変調を起こし
ており、そのオン抵抗は小さくなる特長を有する。しか
し、そのスイッチング速度は少数キャリアの蓄積効果に
より、ターンオフ時間が長くなるので遅くなる。 一方、縦形MOSFETは本来少数キャリアが蓄積するとい
うことがないのでスイッチング速度は速いが、少数キャ
リアの注入に基づく伝導度変調が起こらないので定常状
態におけるオン抵抗が大きいという問題がある。 従って、一般的にはスイッチング回路において、バイ
ポーラトランジスタは定常損失が小さいが、スイッチン
グ損失が大きい特性を示すので、比較的低周波（一般的
には50kHz以下）で用いられることが多く、縦形MOSFET
は逆にスイッチング損失が小さいが定常損失が大きいの
で、比較的高周波（一般的には100kHz以上）で用いられ
ることが多い。 またそれらの中間の周波数領域である周波数ｆ＝20〜
100kHzにおいてはその用途に応じて両者の特徴をもつ半
導体装置が望まれている。例えばそのようなものとし
て、既に前段をユニポーラトランジスタで、後段をバイ
ポーラトランジスタに配してそれぞれ個別の素子をダー
リントン接続をしたいわゆるバイMOS CASCADEトランジ
スタが知られている。しかし、この場合はたとえ同一基
板内に配置されたとしても独立の２素子を単に配線した
だけの構成であるので半導体装置全体をそれほど小さく
はできず、しかも配線が複雑化し、配線作業時間の増加
あるいは製品の良品率の低下の原因となり易い問題があ
った。 〔発明の目的〕 本発明はこのような問題点に鑑みてなされたものであ
り、バイポーラトランジスタとユニポーラトランジスタ
をより一層コンパクトに一体化すると共に配線を容易に
してその製造効率を高くし、かつ特性の向上を図ること
を目的とする。 〔発明の要点〕 本発明はスイッチング用半導体装置が、一導電形の高
比抵抗半導体基板に形成される該基板をドレイン層とす
るユニポーラトランジスタ領域と前記基板をコレクタ層
とするバイポーラトランジスタ領域とから成り、ユニポ
ーラトランジスタ領域を前段、バイポーラトランジスタ
領域を後段とするダーリントン接続に配線したものにお
いて、バイポーラトランジスタ領域のベース領域がユニ
ポーラトランジスタ領域のチャンネル領域に対向して該
チャンネル領域を取り囲み、しかもこの全てのチャンネ
ル領域に対して、前記基板に注入される少数キャリアの
拡散長以下の近接した距離に前記バイポーラトランジス
タ領域のベース領域が配置されてなることにより前記目
的を達成するものである。 〔発明の実施例〕 本発明の一実施例について図面を用いて詳細に説明す
る。 第１図は本発明のスイッチング用半導体装置の一実施
例の断面図、第２図はその等価回路図である。まず本発
明のスイッチング用半導体装置を説明する。第１図の高
比抵抗Ｎ形半導体基板１の一方の面から縦形MOSFET領域
とバイポーラトランジスタ領域のそれぞれのP+ベース領
域部分2,3を形成し、さらにそれぞれN+ソース領域4,N+
エミッタ領域５を設け、ソース電極Ｓをベース領域２と
ソース領域４に跨がるように形成する。N+エミッタ領域
５に接する部分にはエミッタ電極Ｅを形成し、ソース電
極Ｓからバイポーラトランジスタ領域のベース領域３の
ベース電極Ｂに第２図の等価回路となるようにアルミ電
極配線する。基板１の他方の面にはN+高濃度領域６を形
成し、さらにコレクタ電極Ｃを形成する。縦形MOSFET領
域のチャンネル領域７には絶縁膜８を介してゲート電極
Ｇが設けられる。この際縦形MOSFET領域のチャンネル領
域７に対して、前記基板１に注入される少数キャリアの
拡散長以下の近接した距離にバイポーラトランジスタの
ベース領域３を配置すると共に、このベース領域３がチ
ャンネル領域７を取り囲むように配置することに本発明
の特徴の１つがある。 このようにベース領域３をチャンネル領域７に近接し
て配置することにより、特にMOSFETのチャンネル領域７
の近辺にあってMOSFETのオン抵抗RDS(ON)を決定するＮ
高比抵抗（N-と略す）基板部分９と、N-基板層１のチャ
ンネル領域７とＰベース領域３の間の部分とは、この部
分へ注入される少数キャリアの拡散長以下の近接した距
離内にあるので、バイポーラトランジスタ領域における
少数キャリアの注入に基づく伝導度変調により低いオン
抵抗RDS(ON)の値になる。つまり、MOSFETの導通によ
り、ソース電極Ｓからバイポーラトランジスタのベース
電極Ｂにベース電流が供給され、この電流がエミッタ電
極Ｅへ向かって流れる。このように、ベースへの電流の
供給により、ベース領域３からエミッタ領域５にホール
が流入する場合に、エミッタ領域５からベース領域３に
電子が注入される。この結果バイポーラトランジスタの
ベース領域３中で、電子とホールの密度が上昇し、バイ
ポーラ動作を引きおこす。この高密度なバイポーラキャ
リアは狭いベース領域３からN-基板部分９方向に拡散す
る。即ちベース領域３のホールと一部の電子が結合し、
残りの電子はベース部分を通り抜けて拡散により、電子
が多数キャリアであるN-基板部分９内に広がる。このN-
基板部分９内に広がっていく電子と電荷の中性が保たれ
るようにホールもN-基板部分９内に広がっていく。この
ように、多数キャリアの存在する部分に多数キャリアと
少数キャリアとがベースより広がっていくので、N-基板
部分９内で少数キャリアであるホールが存在する部分で
はベース領域が実効的に広がったようなキャリア密度分
布を呈するようになる（所謂、ベース押し出し効果）。
このベース押し出し効果により、N-基板中の電子・ホー
ル密度が大きくなり、この領域に伝導度変調が強く起こ
り、実質的な抵抗値が低下するようになる。従って、高
耐圧特性であっても、縦形MOSFETの特性に基づいてスイ
ッチング特性が良く、しかもN-層の伝導度変調に基づく
低い定常損失の半導体装置が得られる。しかもバイポー
ラトランジスタのベース領域３がチャンネル領域７を取
り囲むように配置したので、ダーリントン接続がきわめ
て単純になり、配線が容易になる。 さらにN-基板にライフタイムキラーを拡散などの手段
で導入して基板部分の少数キャリア拡散長を変えること
により、チャンネル領域７とＰベース領域３の間の距離
より少数キャリアの拡散長を短くして縦形MOSFETの影響
の強い半導体装置にしたり又その逆にしてバイポートト
ランジスタの影響の強いものとすることができる。本発
明は特に後者に特徴を有する。 次に本発明の特徴について、図を用いて説明する。第
４図，第５図は本発明の特徴を説明するための要部断面
図であり、第４図はチャンネル領域に対して基板に注入
される少数キャリアの拡散長以上離間してバイポーラト
ランジスタのベース領域が配置されたものの断面図であ
り、第５図はチャンネル領域に対して基板に注入される
少数キャリアの拡散長以下の近接した距離にバイポーラ
トランジスタのベース領域が配置されたものの断面図で
ある。第４図において、まず、左側の縦型MOSFET領域だ
けで考えると、ゲート電圧がしきい値をこえると、ゲー
ト電極下のＰ障壁領域の表面にＮ反転層が、N-層の表面
に蓄積層ができ、ソース電子は実線矢印のようにチャン
ネル７を通ってコレクタ（ドレイン）領域に流れ、これ
によりコレクタ（ドレイン）からソースへ電流が流れ
る。オン抵抗RDS(ON)はRS（ソースN+層）,RCh（チャン
ネル抵抗）,RA（蓄積層）,RN -（高比抵抗Ｎ形半導体基
板の抵抗）およびRN +（基板抵抗）の各抵抗の和として
表すことができる。これらの抵抗の中でRAとRN -がオン
抵抗を決定する要素であり、RN -はN-領域のドーピング
濃度と厚みに依存する。つまり、オン抵抗は高比抵抗Ｎ
形半導体基板の抵抗によって決まる。次に右側のバイポ
ーラトランジスタ領域では少数キャリアの注入に基づく
伝導度変調により右下がりの斜線で示すように抵抗が低
くなる。第４図の場合、チャンネル領域とベース領域と
が少数キャリアの拡散長以上に離れているため、バイポ
ーラトランジスタ領域の少数キャリアの注入に基づく伝
導度変調でN-基板層１の抵抗が下がっても、MOSFETのド
レインからソースへ電流が流れる経路でオン抵抗に影響
を与えないので、MOSFETのオン抵抗は高いままである。
これに対して第５図の本発明の構造では、チャンネル領
域７に対して、基板１に注入される少数キャリアの拡散
長以下の近接した距離にバイポーラトランジスタのベー
ス領域３を配置している。これにより、MOSFETのドレイ
ンからソースへ電流が流れる経路のN-基板層１が、バイ
ポーラトランジスタ領域の少数キャリアの注入に基づく
伝導度変調で抵抗が下がってオン抵抗RDS(ON)が低くな
る。 そして、MOSFETのソースからバイポーラトランジスタ
のベースへの電流IBはIB＝VDS/RDS(ON)で表される（VDS
はコレクタ・ソース間電圧）が、RDS(ON)が低くなるこ
とにより、ベース電流IBを多くすることができる。コレ
クタ電流IcはIc∝IB∝1/RDS(ON)とIBに依存するので、
ベース電流IBの増加によりコレクタ電流Icの増加が期待
できる。このように、MOSFET領域のオン抵抗RDS(ON)の
低減により、ベース電流IBの増加ができ、ひいてはコレ
クタ電流Icの増大化が図れる。 第３図は縦形MOSFET領域10、バイポーラトランジスタ
領域11、N-基板領域１をそれぞれ示すスイッチング半導
体装置の上面図である。第３図では９つのユニットが示
されているが、必要に応じてユニットの数を決めること
ができることは言うまでもない。 このように、複数のユニポーラトランジスタ領域のそ
れぞれのチャンネル領域をバイポーラトランジスタ領域
が取り囲むことにより、ユニポーラトランジスタ領域の
どの部分をみてもオン抵抗が低減しており、好ましい特
性を得ることができる。 〔発明の効果〕 以上説明したように本発明のスイッチング用半導体装
置は、バイポーラトランジスタ領域のベース領域がユニ
ポーラトランジスタ領域のチャンネル領域に対向して該
チャンネル領域を取り囲み、しかもこの全てのチャンネ
ル領域部分に対して前記基板層に注入される少数キャリ
アの拡散長以下の近接した距離に配置されるようにした
ので、ユニポーラトランジスタ領域のオン抵抗が低減し
てスイッチング特性が良く、定常損失にも小さい特性を
有しつつコンパクトに一体化することができる。 ユニポーラトランジスタの領域のオン抵抗RDS(ON)の
低減により、ベース電流IBの増加ができ、ひいてはコレ
クタ電流Icの増大化が図れ、高耐圧な素子とすることが
できる。 本発明は以上の説明ではユニポーラトランジスタとし
て縦形MOSFETを示したがこれに限るものではない。さら
に実施例では高比抵抗基板としてＮ導電形基板で説明し
たがＰ導電形であっても符号を変えるだけで同様に説明
できることは言うまでもない。
【図面の簡単な説明】
第１図は本発明の一実施例の要部断面図、第２図は第１
図の等価回路図、第３図は本発明の要部上面図、第４図
ははチャンネル領域に対して基板に注入される少数キャ
リアの拡散長以上離間してバイポーラトランジスタのベ
ース領域が配置されたものの要部断面図、第５図はチャ
ンネル領域に対して基板に注入される少数キャリアの拡
散長以下の近接した距離にバイポーラトランジスタのベ
ース領域が配置されたものの要部断面図である。 １……高比抵抗Ｎ形半導体基板、３……ベース領域、７
……チャンネル領域、10……縦形MOSFET領域、11……バ
イポーラトランジスタ領域。
図の等価回路図、第３図は本発明の要部上面図、第４図
ははチャンネル領域に対して基板に注入される少数キャ
リアの拡散長以上離間してバイポーラトランジスタのベ
ース領域が配置されたものの要部断面図、第５図はチャ
ンネル領域に対して基板に注入される少数キャリアの拡
散長以下の近接した距離にバイポーラトランジスタのベ
ース領域が配置されたものの要部断面図である。 １……高比抵抗Ｎ形半導体基板、３……ベース領域、７
……チャンネル領域、10……縦形MOSFET領域、11……バ
イポーラトランジスタ領域。
Claims (1)
- (57)【特許請求の範囲】 １．一導電形の高比抵抗半導体基板に、該基板をドレイ
ン層とするユニポーラトランジスタ領域と前記基板をコ
レクタ層とするバイポーラトランジスタ領域とを形成
し、ユニポーラトランジスタ領域を前段、バイポーラト
ランジスタ領域を後段とする配線によりダーリントン接
続としたものにおいて、バイポーラトランジスタ領域の
ベース領域がユニポーラトランジスタ領域のチャンネル
領域に対向して該チャンネル領域を取り囲み、しかもこ
の全てのチャンネル領域に対して、前記基板に注入され
る少数キャリアの拡散長以下の近接した距離に前記バイ
ポーラトランジスタ領域のベース領域が配置されている
ことを特徴とするスイッチング用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137058A JP2710249B2 (ja) | 1986-06-12 | 1986-06-12 | スイッチング用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61137058A JP2710249B2 (ja) | 1986-06-12 | 1986-06-12 | スイッチング用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293678A JPS62293678A (ja) | 1987-12-21 |
| JP2710249B2 true JP2710249B2 (ja) | 1998-02-10 |
Family
ID=15189903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61137058A Expired - Lifetime JP2710249B2 (ja) | 1986-06-12 | 1986-06-12 | スイッチング用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710249B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2513055B2 (ja) * | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
| EP0650195B1 (en) * | 1993-10-22 | 2004-12-15 | Zetex Plc | MOS/bipolar device |
| US6242967B1 (en) | 1998-06-15 | 2001-06-05 | Fuji Electric Co., Ltd. | Low on resistance high speed off switching device having unipolar transistors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165374A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 複合トランジスタ |
-
1986
- 1986-06-12 JP JP61137058A patent/JP2710249B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62293678A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5631483A (en) | Power device integrated structure with low saturation voltage | |
| US5444273A (en) | MOSFET controlled thyristor | |
| US5079607A (en) | Mos type semiconductor device | |
| JP2710249B2 (ja) | スイッチング用半導体装置 | |
| USRE40705E1 (en) | High-breakdown-voltage semiconductor apparatus | |
| JPH0560263B2 (ja) | ||
| JP3257186B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPH0465552B2 (ja) | ||
| US5198688A (en) | Semiconductor device provided with a conductivity modulation MISFET | |
| US5194927A (en) | Semiconductor device | |
| US6242967B1 (en) | Low on resistance high speed off switching device having unipolar transistors | |
| JP3111725B2 (ja) | デュアルゲート半導体装置 | |
| JPH0237110B2 (ja) | ||
| JPS6141146B2 (ja) | ||
| JP3110094B2 (ja) | 絶縁ゲート型サイリスタ | |
| JPH06163908A (ja) | ダブルゲートｍｏｓデバイス | |
| JP2988000B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPS59181561A (ja) | 高電圧ｍｏｓ・バイポ−ラパワ−トランジスタ装置 | |
| JP2795582B2 (ja) | 静電誘導型半導体装置 | |
| KR100286045B1 (ko) | 버퍼층을 포함하는 반도체 장치 및 그 제조 방법 | |
| JPH0416443Y2 (ja) | ||
| JPH06268207A (ja) | 絶縁ゲート型電力用半導体素子 | |
| Boisvert et al. | The complementary insulated-gate bipolar transistor (CIGBT)-a new power switching device | |
| JPH0645592A (ja) | 複合型半導体装置 | |
| JP2000183195A (ja) | 半導体装置 |