JPH0560263B2 - - Google Patents

Info

Publication number
JPH0560263B2
JPH0560263B2 JP84266066A JP26606684A JPH0560263B2 JP H0560263 B2 JPH0560263 B2 JP H0560263B2 JP 84266066 A JP84266066 A JP 84266066A JP 26606684 A JP26606684 A JP 26606684A JP H0560263 B2 JPH0560263 B2 JP H0560263B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
field effect
effect transistor
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP84266066A
Other languages
English (en)
Other versions
JPS60153163A (ja
Inventor
Mana Shingaa Barii
Henrii Sutatsupu Edowaado
Jayaraman Rajusekuhaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS60153163A publication Critical patent/JPS60153163A/ja
Publication of JPH0560263B2 publication Critical patent/JPH0560263B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳现な説明】 本発明は、䞻衚面を有する第導電型の半導䜓
基板であ぀お、前蚘の䞻衚面ずは反察偎の面に基
板電極が接続されおいる圓該半導䜓基板ず、 前蚘の第導電型ずは反察の第導電型の゚ピ
タキシアル衚面局であり、この゚ピタキシアル衚
面局が降服電圧よりも䜎い逆方向バむアス電圧で
厚さ党䜓に亘぀お空乏化されるように、この゚ピ
タキシアル衚面局のドヌピング濃床および厚さが
遞択されおいる圓該゚ピタキシアル衚面局ず、 この゚ピタキシアル衚面局内に蚭けられ、ベヌ
ス電極が接続されおいる前蚘の第導電型の衚面
隣接ベヌス領域ず、 この衚面隣接ベヌス領域内に蚭けられ、゜ヌス
および゚ミツタの双方ずしお䜜甚する前蚘の第
導電型の衚面隣接゜ヌス゚ミツタ領域ず、 この゜ヌス゚ミツタ領域に接続された゜ヌ
ス゚ミツタ電極ず、 前蚘の゚ピタキシアル衚面局内に前蚘のベヌス
領域から離間しお蚭けられ、ドレむンおよびコレ
クタの双方ずしお䜜甚する前蚘の第導電型の衚
面隣接ドレむンコレクタ領域ず、 このドレむンコレクタ領域に接続された領域
に接続されたドレむンコレクタ電極ず、 前蚘のベヌス領域のうち前蚘ドレむンコレク
タ領域に近接する郚分内に少なくずも郚分的に䜍
眮する衚面隣接チダネル領域ず、 前蚘の゚ピタキシアル衚面局䞊に蚭けられ、前
蚘のチダネル領域のうち少なくずも前蚘のベヌス
領域内にある郚分を被芆する絶瞁局ず、この絶瞁
局䞊に䞔぀前蚘のチダンネル領域のうち少なくず
も前蚘のベヌス領域内にある郚分の䞊方に䜍眮す
るゲヌト電極ずを具えるバむポヌラトランゞスタ
−電界効果トランゞスタ組合せ装眮に関するもの
である。
このような装眮は米囜特蚱第4300150号明现曞
に蚘茉されおおり既知である。
バむポヌラトランゞスタず電界効果トランゞス
タずを単䞀装眮に組合せお蚭けるずいう䞀般的な
抂念も呚知なこずである。䟋えば、バむポヌラト
ランゞスタ−接合型電界効果トランゞスタ組合せ
装眮は米囜特蚱第4095252号明现曞および“IBM
Technical Disclosure Bulletin”Vol.19No.
11April 1977pp.4191−4192に開瀺されおい
る。曎に、バヌテむカルバむポヌラトランゞスタ
−DMOS組合せ装眮は米囜特蚱第4344081号明现
曞に開瀺されおいる。䞀般に、このような装眮を
高電力スむツチングの分野に甚いる堎合には、バ
むポヌラトランゞスタず電界効果トランゞスタず
を組合せお、電界効果トランゞスタの高速なスむ
ツチング応答性ずバむポヌラトランゞスタのオン
状態の䜎抵抗性ずの双方の特城を有する単䞀の集
積回路装眮が埗られるようにしおいる。
このような装眮における動䜜レベルを高める為
に、装眮の降服およびスむツチング特性を改善す
る努力が払われおきた。䟋えば、高電圧半導䜓装
眮の降服特性は䞀般に“International
Electronic Devices Meeting Technical
Digest”December1979pp.238−240の
“High Voltage Thin Layer DevicesRESURF
Devices”Appels氏等著や米囜特蚱第
4292642号明现曞に蚘茉されおいるように、衚面
電界枛少REduced SURface Fieldの倧文字を
ず぀おRESURFず称されおいる技術を甚いる
こずにより改善しようずいうこずが確かめられお
いる。RESURF装眮の降服特性の改善は実質的
に、䞀局薄肉で䞀局倚量にドヌピングした゚ピタ
キシアル衚面局を甚いお衚面電界を枛少させるこ
により達成される。
米囜特蚱第4300150号明现曞や、“IEEE
Electron Device Letters”Vol.EDL−
April 1980pp.51−53の“Lateral DMOS
Power Transistor Design”Colak氏等著に
蚘茉されおいるように、RESURF技術はラテラ
ル二重拡散MOSトランゞスタに適甚され、その
結果装眮の特性が可成り改善された。高電圧
DMOS装眮では、通垞、降服電圧ずオン状態時
の抵抗倀ずの間で折衷策トレヌドオフが行な
われ、オン状態時の抵抗倀を比范的䜎く維持しお
降服電圧レベルを高めるようにしおいる。
RESURF技術を甚い、参考のために降服電圧が
䞀定であるものずするず、通垞の厚肉゚ピタキ
シアル局DMOS装眮ず同じ面積を占める装眮
においおオン状態時の抵抗倀が䟋えば、玄1/3に
枛少するずいう改善が埗られる。しかしそれにも
かかわらず、特にオン状態時の抵抗およびスむツ
チング特性が可成り重芁な高電圧スむツチング装
眮に察しおはこれらの特性を曎に改善するこずが
著しく望たれおいる。曎に、RESURF原理を甚
いたバむポヌラトランゞスタ−電界効果トランゞ
スタ組合せ装眮に察しおは、補造歩留りを高める
ずずもに、スむツチング、高電圧およびオン状態
時の抵抗倀の所定の組の特性に察し装眮が占める
面積を最小にするこずが望たしい。
本発明の目的は、オン状態時の抵抗およびスむ
ツチング特性を改善し、オン状態時の所望の抵抗
倀に察し必芁ずするベヌス駆動電流を枛少させ、
䞍所望な内郚電力消費の量を枛少させたバむポヌ
ラトランゞスタ−電界効果トランゞスタ組合せ装
眮を提䟛せんずするにある。
本発明の他の目的は、補造歩留りを高め、スむ
ツチング、高電圧およびオン状態時の抵抗の所定
の組の特性に察し装眮が占める面積を最小ずし、
分離およびスむツチング速床の双方を改善したバ
むポヌラトランゞスタ−電界効果トランゞスタ組
合せ装眮を提䟛せんずするにある。
本発明は、䞻衚面を有する第導電型の半導䜓
基板であ぀お、前蚘の䞻衚面ずは反察偎の面に基
板電極が接続さおいる圓該半導䜓基板ず、 前蚘の第導電型ずは反察の第導電型の゚ピ
タキシアル衚面局であり、この゚ピタキシアル衚
面局が降服電圧よりも䜎い逆方向バむアス電圧で
厚さ党䜓に亘぀お空乏可されるように、この゚ピ
タキシアル衚面局のドヌピング濃床および厚さが
遞択されおいる圓該゚ピタキシアル衚面局ず、 この゚ピタキシアル衚面局内に蚭けられ、ベヌ
ス電極が接続されおいる前蚘の第導電型の衚面
隣接ベヌス領域ず、 この衚面隣接ベヌス領域内に蚭けられ、゜ヌス
および゚ミツタの双方ずしお䜜甚する前蚘の第
導電型の衚面隣接゜ヌス゚ミツタ領域ず、 この゜ヌス゚ミツタ領域に接続された゜ヌ
ス゚ミツタ電極ず、 前蚘の゚ピタキシアル衚面局内に前蚘のベヌス
領域から離間しお蚭けられ、ドレむンおよびコレ
クタの双方ずしお䜜甚する前蚘の第導電型の衚
面隣接ドレむンコレクタ領域ず、 このドレむンコレクタ領域に接続されたドレ
むンコレクタ電極ず、 前蚘のベヌス領域のうち前蚘ドレむンコレク
タ領域に近接する郚分内に少なくずも郚分的に䜍
眮する衚面隣接チダネル領域ず、 前蚘の゚ピタキシアル衚面局䞊に蚭けられ、前
蚘のチダネル領域のうち少なくずも前蚘のベヌス
領域内にある郚分を被芆する絶瞁局ず、この絶瞁
局䞊に䞔぀前蚘のチダンネル領域のうち少なくず
も前蚘のベヌス領域内にある郚分の䞊方に䜍眮す
るゲヌス電極ずを具えるバむポヌラトランゞスタ
−電界効果トランゞスタ組合せ装眮においお、わ
ずかにドヌピングした前蚘の第導電型の゚ピタ
キシアル埋蟌み局を前蚘の基板の前蚘の䞻衚面䞊
に蚭け、この゚ピタキシアル埋蟌み局のドヌピン
グレベルを前蚘の基板のドヌピングレベルよりも
少なくずも桁小さくしたこずを特城ずする。
このような装眮では、前述したオン状態時の抵
抗およびスむツチング特性の改善は、導電率倉調
に察し少数キダリアを甚い、瞊方向のベヌス広が
り珟象を利甚し、少数キダリアを芏制するために
二重゚ピタキシアル構造を甚いるこずにより達成
される。これらの改善は、わずかにドヌピングし
た゚ピタキシアル埋蟌み局を基板ず装眮の゚ピタ
キシアル衚面局ずの間に導入するこずにより可胜
ずなる。
本発明の重芁な奜適䟋によれば、前蚘のベヌス
領域の䞋方に䜍眮し䞔぀第導電型の前蚘の゚ピ
タキシアル埋蟌み局ず第導電型の前蚘の゚ピタ
キシアル衚面局ずの間にはさたれ、倚量にドヌピ
ングされた第導電型の埋蟌み領域を蚭ける。こ
のような倚量にドヌピングした埋蟌み領域はベヌ
ス駆動電流および装眮の内郚電力消費を枛少させ
る。
本発明による装眮には、倚量にドヌピングした
前蚘の埋蟌み領域を囲み䞔぀これに接觊する第
導電型の埋蟌み環状領域ず、ベヌス領域に近接す
る第導電型の衚面隣接環状領域ずを蚭けるこず
もできる。
䞊述した皮々の実斜䟋では曎に、基板の導電型
ず同じ導電型で倚量にドヌピングされた埋蟌み局
を、基板ず前蚘のわずかにドヌピングした゚ピタ
キシアル埋蟌み局ずの間の界面に蚭けるこずがで
きる。この倚量にドヌピングされた埋蟌み局は、
わずかにドヌピングされた゚ピタキシアル埋蟌み
局における導電率倉調を高めるずずもに、わずか
にドヌピングされた゚ピタキシアル埋蟌み局ぞの
キダリアの芏制を高める䜜甚もする。
このような装眮はオン状態時の所定の抵抗倀に
察し必芁ずするベヌス駆動電流を枛少させ䞔぀内
郚電力消費を䜎枛させるばかりでなく、同䞀基板
䞊の近接装眮に察する分離を改善するずずもにス
むツチング速床を改善する。
以䞋、図面に぀き本発明の実斜䟋を説明する。
第図は高電圧の切換えに適甚するのに適した
バむポヌラトランゞスタ−電界効果トランゞスタ
組合せRESURF装眮の第実斜䟋を瀺す。図面
は実際のものに正比䟋しお描いおおらず、明瞭ず
するために特に厚さ方向の寞法を誇匵しお瀺しお
あるこずに泚意する必芁がある。たた、各図間で
同様な郚分には同じ笊号を付しおあり、同じ導電
型の半導䜓領域には同䞀方向の斜線を付しおあ
る。
第図では、バむポヌラトランゞスタ−電界効
果トランゞスタ組合せRESURF装眮は半導
䜓基板を有し、この半導䜓基板はその䞊偎面
に䞻衚面を有するずずもにその䞋偎面に基板
電極を有する。本䟋では基板を導電型
ずし、そのドヌピングレベルを少なくずも玄×
1015原子cm3ずする。基板の䞻衚面䞊にはわ
ずかにドヌピングした゚ピタキシアル埋蟌み局
を蚭け、そのドヌピングレベルは基板のドヌピ
ングレベルよりも少なくずも桁小さくする基
板のドヌピングレベルの少なくずも10分のにす
る。この堎合に、わずかにドヌピングした゚ピ
タキシアル埋蟌み局は、ドヌピングレベルが玄
×1014原子cm3で厚さが玄30ミクロンのπ導電
型、すなわちp-導電型ずする。π導電型の埋蟌
み局の䞊偎衚面䞊には導電型の゚ピタキシ
アル衚面局を蚭け、この衚面局のドヌピ
ング濃床および厚さは衚面電界枛少
REduced SURface Field技術、すなわち
RESURF技術に応じお遞択した。このこずは、
衚面局の単䜍面積圓りの党ドヌピング濃床×
を玄1012原子cm3皋床ずするこずを意味す
る。本䟋では、゚ピタキシアル衚面局のドヌ
ピングレベルを玄1015原子cm3ずし、厚さを玄10
ミクロンずする。このようにするこずにより、降
服電圧よりも䜎い逆方向バむアス電圧でこの゚ピ
タキシアル局がその厚さ党䜓に亘぀お空乏可され
る。
バむポヌラトランゞスタ−電界効果トランゞス
タ組合せRESURF装眮の胜動領域ぱピタキシ
アル衚面局の䞊偎衚面に圢成する。ドヌピン
グレベルを玄1017原子cm3ずし、導電型を型ず
した衚面隣接ベヌス領域にはベヌス電極
ず、n+導電型の半導䜓材料より成る衚面隣接゜
ヌス゚ミツタ領域ずを蚭ける。この領域
はバむポヌラトランゞスタ−電界効果トランゞ
スタ組合せ装眮の゜ヌスおよび゚ミツタの双方ず
しお䜜甚する。領域にはその䞊偎面に接続し
た゜ヌス゚ミツタ電極を蚭ける。
n+導電型のドレむンコレクタ領域ぱ
ピタキシアル衚面局の衚面に隣接させお䞔぀
ベヌス領域から分離させお蚭け、このドレむ
ンコレクタ領域の䞊偎面にドレむンコレクタ
電極を接続する。これによりラテラルnpnバ
むポヌラトランゞスタがラテラルMOS電界効果
トランゞスタず䞀䜓に圢成される。
゜ヌス゚ミツタ領域ずドレむンコレク
タ領域ずの間には衚面隣接チダネル領域
が䜍眮し、このチダネル領域は、ベヌス領域のう
ちドレむンコレクタ領域に近接する郚分に少な
くずも郚分的に䜍眮する。チダネル領域の䞊
蚘の郚分は二酞化珪玠その他の適圓な絶瞁材料よ
り成る絶瞁局により被芆し、この絶瞁局
䞊には、少なくずも前蚘のベヌス領域内にあ
るチダネル領域の前蚘の郚分の䞊方に䜍眮するよ
うにゲヌト電極を蚭ける。䞊述した装眮の
皮々の胜動領域は通垞のように圢成されるため、
これらの胜動領域を詳现に説明しない。
本発明の改善された動䜜䞊の特城は、導電率倉
調のために少数キダリアを甚い、䞔぀オン状態時
の比抵抗を䜎くしたた所定の電流および電圧定栌
に察する歩留りを高めるためにラテラル
RESURF装眮に代衚的な瞊方向のベヌス広がり
効果を利甚するこずにより埗られる。曎に、この
装眮ではその構造圢状の点で䜎入力容量の属性ず
この䞀般的な装眮の特城である集積化の容易性ず
が劥協しない。
第図の装眮では、π局は電圧を阻止する
目的で基板ずしお䜜甚し、“オフ”状態䞭この局
は完党に空乏化される。第図の装眮がタヌン・
オンするず、局およびず、局
ず、領域ずの領域を以぀おバヌテむカル
pnpトランゞスタが圢成される。“オン”状態で
は局およびが少数キダリアにより導電率
倉調される。
第図の装眮をタヌン・オンさせるために、ベ
ヌスおよびゲヌト駆動信号をそれぞれ電極お
よびに䟛絊する。これによりたず最初電界効
果トランゞスタを䜜動させ、次に短時間遅延しお
ラテラルバむポヌラトランゞスタが“オン”状態
に切換わる。装眮の衚面に沿぀お䜎抵抗チダネル
領域が存圚するため、ラテラルバむポヌラトラン
ゞスタはベヌス−゚ミツタ接合およびベヌス−コ
レクタ接合の双方が順方向にバむアスされお盎ち
に飜和状態に切換わる。このベヌス−コレクタ接
合の順方向バむアスにより前述したバヌテむカル
pnpトランゞスタをトリガし、正孔電流が基板に
流れる。
局のドヌピングレベルがその䞋偎の基板の
ドヌピングレベルに察し適切に遞択されおいる堎
合には、ベヌス電流が比范的䜎い堎合でもこれら
の局にたたが぀お電䜍降䞋が生じる。この電䜍降
䞋がバヌテむカルpnpトランゞスタのコレクタ−
ベヌス接合の内郚拡散電䜍ビルトむン電䜍に
匹敵しうるようになる堎合には、このトランゞス
タも飜和する。この時点で電子が゚ピタキシアル
衚面局から高抵抗局内に泚入され、バヌ
テむカルpnpトランゞスタのベヌスを有効に広げ
る。局䞭の電界は比范的小さいため、ベヌス
広がり珟象は−π接合に急速に広がり、こ
こで正孔も局内に泚入される。局内には
゚ピタキシアル衚面局および基板の双方
から、すなわち䞊方および䞋方から倚数のキダリ
アが泚入されるため、この䞭間局の領域は著
しく導電率倉調される。この堎合、この状態を維
持するのに必芁な電圧は基板の抵抗のみの䞡端間
で降䞋するだげである。ベヌス電流が曎に増倧す
るず、ベヌス広がり珟象がπ局を経お暪方向に広
がる。曎に、ラテラルnpnバむポヌラトランゞス
タにおける暪方向のベヌス広がり効果が倧きくな
るため、堎合によ぀おは瞊方向および暪方向の双
方のベヌス広がり効果の組合せにより党䜓に延圚
する゚ピタキシアル局局およびが曎
に倉調されるようになる。
埓぀お、局が実際䞊゚ピタキシアル衚面局
を延長させる䜜甚をするために装眮の実効断面積
が増倧する。曎に党䜓に延圚する゚ピタキシアル
局が導電率倉調される。埓぀お、これ
らの぀の効果はこれらが装眮の導通オン状
態の抵抗に及がす圱響に関しおほが盞乗的ずなる
ため、装眮のオン状態の抵抗が著しく枛少する。
装眮がこの導通状態にある間、倉調された局
および゚ピタキシアル衚面局におけるキダリ
アはベヌス領域からの再結合電流によ぀お維
持される。高抵抗性領域の寿呜は長いため、再結
合電流は倖郚負荷に䟛絊される電流に比べお小さ
く、埓぀お装眮の効率を高める。
前述したように装眮の有効面積を倧きくし䞔぀
オン状態での党抵抗倀を枛少せしめるこずに加
え、本発明によればキダリア攟出領域およびキダ
リア収集領域の䜍眮における蚭蚈䞊の融通性を䞀
局高めるこずもできる。その理由は、これらの領
域を通垞のラテラルトランゞスタを蚭蚈する堎合
のようにもはや亀替する必芁がないためである。
埋蟌み局はベヌス広がり珟象により導電型
に倉換されるため、この局は䜎抵抗の埋蟌み
コレクタ領域ずしお䜜甚し、埓぀おキダリア攟出
領域を最適な効率、最倧のキダリア攟出衚面積お
よび最倧の実装密床が埗られるように配眮するこ
ずができる。たた第図に瀺す構造の装眮によれ
ば、高電界を受ける領域の個数を枛少せしめ、こ
れにより装眮党䜓の歩留りを高めるずいう利点が
埗られる。
第図に瀺す装眮を“オフ”状態に戻すために
は、たず最初、電極に加えたベヌス駆動電圧
を陀去する。この堎合、正孔は倉調された局
からベヌス領域および基板を経お流れ、
電子は局からドレむンコレクタ領域に
流れる。正孔および電子の双方に察する通路は比
范的䜎抵抗の通路であるため、タヌン・オフ時間
が極めお早いずいう本発明の利点が埗られる。倉
調された局が高抵抗率の“オフ”状態に倉換
されるず、電流の流れぱピタキシアル衚面局
に制限されるようになり、この電流は装眮の電
界効果トランゞスタ郚分のみによ぀お凊理され
る。局の倉換が終了した埌に、電界効果トラ
ンゞスタを“オフ”状態に切換え、装眮をその零
入力状態に戻す。
バむポヌラトランゞスタ−電界効果トランゞス
タ組合せRESURF装眮の第実斜䟋を第図に
瀺す。この装眮は、倚量にドヌピングされたP+
導電型の埋蟌み局が䞻衚面で基板内
に蚭けられおいるずいう点で第図に瀺す装眮ず
異なる。他の点では第図の装眮は第図に぀き
前述した装眮に䞀臎し、これらの䞡図で同様な領
域を瀺すのに同䞀笊号を甚いた。埓぀お第図の
説明は、倚量にドヌピングされた埋蟌み局ずその
装眮䜜動時の圱響ずのみにずどめる。
第図においお、倚量にドヌピングしたp+埋
蟌み局を基板の䞻衚面に蚭ける。こ
の埋蟌み局のドヌピングレベルは玄1018原
子cm3ずし、厚さは玄ミクロンずする。この埋
蟌み局ぱピタキシアル衚面局の泚入効
率る比べお基板の泚入効率を高め、これによ
り局の導電率倉調を高めるずずもに基板䞭ぞ
の電子の流れに察する障壁を圢成し、これにより
ベヌス広がり珟象をこれが最も有効ずなる局
に芏制するようにする䜜甚をする。これにより、
装眮の動䜜速床が改善され、暪方向分離が䞀局良
奜ずなる。
本発明による数個の実隓的装眮に関しお予備的
な詊隓を行な぀たずころ、装眮の動䜜を著しく改
善しうるずいうこずが分぀た。䟋えば、埓来のバ
むポヌラトランゞスタ−電界効果トランゞスタ組
合せ装眮に比べお“オン”状態の抵抗倀を1/3〜
に枛少せしめるこずができ、この堎合の動䜜
特性はほが䞀定に維持されおいる。この動䜜䞊の
著しい改善を前述した他の利点ず組合せるず、本
発明により可成りの商業䞊の技術進歩が埗られる
ずいうこずが分る。
埋蟌み局は第および図にのみ瀺すも、
第および図に瀺す装眮すべおをこの埋蟌
み局を蚭けお或いは蚭けずに造るこずができるこ
ずに泚意すべきである。
第図は本発明による装眮の第実斜䟋を瀺
す。この装眮は、倚量にドヌピングした埋蟌み領
域をベヌス領域の䞋方に䜍眮させ、これ
を衚面で゚ピタキシアル埋蟌み局ず゚ピ
タキシアル衚面局ずの間にはさんだずいう点
で第図に瀺す装眮ず盞違する。他の点では第
図の装眮は第図に぀き前述した装眮に䞀臎し、
これら䞡図間で察応する領域および察応する郚分
に同䞀笊号を付した。
本䟋では、埋蟌み領域をn+導電型ずし、
そのドヌピングレベルを玄1018〜1020原子cm3の
範囲内ずし、厚さを玄〜ミクロンの範囲内ず
する。
倚量にドヌピングしたn+埋蟌み領域は正
孔に察する障壁ずしお䜜甚するため、正孔濃床募
配はベヌスの領域で増倧し、ベヌス広がり効果が
高たる。
たた埋蟌み領域を远加したため、バヌテむ
カルトランゞスタのβが枛少し、埓぀お基板ぞの
正孔の流れが最小ずなる。このようにしおオン状
態の所望の抵抗倀に察するベヌス駆動電流の量が
枛少し、䞍所望な内郚電力消費が䜎枛化される。
これず同時に暪方向における所望の正孔の流れが
倚くなり、埓぀お暪方向の導電率を改善し、オン
状態の抵抗倀を枛少させる。特に埋蟌み局を
远加するこずによりオン状態の抵抗倀の所定の倀
に察し必芁ずするベヌス駆動電流を1/2に䜎枛せ
しめうるため、可成り小さなベヌス駆動電力源を
甚いうる。曎に、瞊方向の導電率を枛少させ、暪
方向の導電率を高めるこずにより動䜜速床および
装眮の分離の双方が改善される。
本発明による数個の実隓的装眮に察しお予備的
な詊隓を行な぀たずころ、倚量にドヌピングした
n+埋蟌み領域を導入するこずにより駆動に
必芁ずするベヌス電流が1/2に枛少するずいうこ
ずが分぀た。
第図においおは、前述した装眮に加えお、倚
量にドヌピングされた埋蟌み領域の呚りに䞔
぀これに接觊させお埋蟌み環状領域を蚭け
た。本䟋では、埋蟌み環状領域を導電型ず
し、そのドヌピングレベルを玄×1015〜×
1016原子cm3の範囲内ずし、厚さを玄〜ミク
ロンの範囲内ずする。
この環状領域は幟぀かの機胜を呈する。“オン”
状態䞭、この環状領域は等電䜍領域ずしお䜜甚
し、゚ピタキシアル衚面局の導電率倉調を均
䞀にする。環状領域が順方向にバむアスされ
るず、ベヌス領域からの正孔はこの環状領域
内に集められ、再泚入により゚ピタキシアル衚面
局内に戻される。これにより装眮の泚入効率を改
善し、曎に所定の倀のオン状態抵抗倀を埗るのに
必芁ずするベヌス駆動電流の倀を1/2〜1/3に䜎枛
させ、同じ基板を共有する他の装眮に察する分離
を改善する。曎に“オフ”状態䞭は、環状領域が
埋蟌み領域の電界集䞭傟向を盞殺する傟向に
あり、これにより降服特性を改善する。
第図では、䞊述したように埋蟌み領域お
よびを有する装眮に曎に、ベヌス領域に
近接する衚面隣接環状領域を蚭ける。本䟋で
はこの環状領域を導電型ずし、そのドヌピ
ングレベルを玄1016原子cm3ずし、厚さを玄ミ
クロンずした。
領域の堎合のように、衚面隣接環状領域
は幟぀かの機胜を呈する。この環状領域は远加
の電界敎圢局ずしお装眮の高電圧容量を改善す
る。曎に“オン”状態䞭、この環状領域ぱピタ
キアル衚面局の導電率倉調を均䞀にし、たたドレ
むン領域に䞀局近づいた远加の泚入正孔源ずしお
䜜甚する。
本発明は䞊述した䟋のみに限定されずに幟倚の
倉曎を加えうるこず勿論である。
【図面の簡単な説明】
第図は、本発明によるバむポヌラトランゞス
タ−電界効果トランゞスタ組合せRESURF装眮
の第実斜䟋を瀺す断面図、第図は、本発明に
よるバむポヌラトランゞスタ−電界効果トランゞ
スタ組合せRESURF装眮の第実斜䟋を瀺す断
面図、第図は、本発明によるバむポヌラトラン
ゞスタ−電界効果トランゞスタ組合せRESURF
装眮の第実斜䟋を瀺す断面図、第図は、本発
明によるバむポヌラトランゞスタ−電界効果トラ
ンゞスタ組合せRESURF装眮の第実斜䟋を瀺
す断面図、第図は、本発明によるバむポヌラト
ランゞスタ−電界効果トランゞスタ組合せ
RESURF装眮の第実斜䟋を瀺す断面図である。   バむポヌラトランゞスタ−電界効果ト
ランゞスタ組合せRESURF装眮、  半導
䜓基板、  の䞻衚面、  基板電
極、  p+埋蟌み局、  ゚ピタキシ
アル埋蟌み局、  の䞊偎衚面、 
 ゚ピタキシアル衚面局、  n+埋蟌み領
域、  衚面隣接ベヌス領域、  埋蟌
み環状領域、  衚面隣接環状領域、 
 衚面隣接゜ヌス゚ミツタ領域、  ゜ヌ
ス゚ミツタ電極、  ドレむンコレクタ
領域、  ドレむンコレクタ電極、 
 衚面隣接チダネル領域、  絶瞁局、
  ゲヌト電極。

Claims (1)

  1. 【特蚱請求の範囲】  䞻衚面を有する第導電型の半導䜓基板であ
    ぀お、前蚘の䞻衚面ずは反察偎の面に基板電極が
    接続されおいる圓該半導䜓基板ず、 前蚘の第導電型ずは反察の第導電型の゚ピ
    タキシアル衚面局であり、この゚ピタキシアル衚
    面局が降服電圧よりも䜎い逆方向バむアス電圧で
    厚さ党䜓に亘぀お空乏化されるように、この゚ピ
    キタシアル衚面局のドヌピング濃床および厚さが
    遞択されおいる圓該゚ピタキシアル衚面局ず、 この゚ピキタシアル衚面局内に蚭けられ、ベヌ
    ス電極が接続されおいる前蚘の第導電型の衚面
    隣接ベヌス領域ず、 この衚面隣接ベヌス領域内に蚭けられ、゜ヌス
    および゚ミツタの双方ずしお䜜甚する前蚘の第
    導電型の衚面隣接゜ヌス゚ミツタ領域ず、 この゜ヌス゚ミツタ領域に接続された゜ヌ
    ス゚ミツタ電極ず、 前蚘の゚ピタキシアル衚面局内に前蚘のベヌス
    領域から離間しお蚭けられ、ドレむンおよびコレ
    クタの双方ずしお䜜甚ずする前蚘の第導電型の
    衚面隣接ドレむンコレクタ領域ず、 このドレむンコレクタ領域に接続されたドレ
    むンコレクタ電極ず、 前蚘のベヌス領域のうち前蚘ドレむンコレク
    タ領域に近接する郚分内に少なくずも郚分的に䜍
    眮する衚面隣接チダネル領域ず、 前蚘の゚ピタキシアル衚面局䞊に蚭けられ、前
    蚘のチダネル領域のうち少なくずも前蚘のベヌス
    領域内にある郚分を被芆する絶瞁局ず、 この絶瞁局䞊に䞔぀前蚘のチダネル領域のうち
    少なくずも前蚘のベヌス領域内にある郚分の䞊方
    に䜍眮するゲヌト電極ず を具えるバむポヌラトランゞスタ−電界効果トラ
    ンゞスタ組合せ装眮においお、 わずかにドヌピングした前蚘の第導電型の゚
    ピタキシアル埋蟌み局を前蚘の基板の前蚘の䞻衚
    面䞊に蚭け、この゚ピタキシアル埋蟌み局のドヌ
    ピングレベルを前蚘の基板のドヌピングレベルよ
    りも少なくずも桁小さくしたこずを特城ずする
    バむポヌラトランゞスタ−電界効果トランゞスタ
    組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合装眮にお
    いお、わずかにドヌピングされた前蚘の゚ピタキ
    シアル埋蟌み局は導電型であり、そのドヌピン
    グレベルは玄×1014原子cm3でその厚さは玄30
    ミクロンであるこずを特城ずするバむポヌラトラ
    ンゞスタ−電界効果トランゞスタ組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合せ装眮に
    おいお、前蚘の基板内にはその前蚘の䞻衚面で、
    倚量にドヌピングされた前蚘の第導電型の埋蟌
    み局が蚭けられおおり、この倚量にドヌピングさ
    れた埋蟌み局のドヌピングレベルが前蚘の基板の
    ドヌピングレベルよりも高いこずを特城ずするバ
    むポヌラトランゞスタ−電界効果トランゞスタ組
    合せ装眮。  特蚱請求の範囲第〜項のいずれか䞀項に
    蚘茉のバむポヌラトランゞスタ−電界効果トラン
    ゞスタ組合せ装眮においお、前蚘のベヌス領域の
    䞋方に䜍眮し䞔぀第導電型の前蚘の゚ピタキシ
    アル埋蟌局ず第導電型の前蚘の゚ピタキシアル
    衚面局ずの間にはさたれ、倚量にドヌピングされ
    た第導電型の埋蟌み領域が蚭けられおいるこず
    を特城ずするバむポヌラトランゞスタ−電界効果
    トランゞスタ組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合せ装眮に
    おいお、前蚘の倚量にドヌピングされた埋蟌み領
    域はn+導電型であり、そのドヌピングレベルは
    箄1018〜1020原子cm3の範囲にあり、その厚さは
    玄〜ミクロンの範囲にあるこずを特城ずする
    バむポヌラトランゞスタ−電界効果トランゞスタ
    組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合せ装眮に
    おいお、前蚘の基板内にはその前蚘の䞻衚面で、
    倚量にドヌピングされた前蚘の第導電型の埋蟌
    み局が蚭けられおおり、この倚量にドヌピングさ
    れた埋蟌み局のドヌピングレベルが前蚘の基板の
    ドヌピングレベルよりも高く、前蚘の倚量にドヌ
    ピングされた埋蟌み領域はn+導電型であり、そ
    のドヌピングレベルは玄1018〜1020原子cm3の範
    囲にあり、その厚さは玄〜ミクロンの範囲に
    あり、前蚘の倚量にドヌピングされた埋蟌み局は
    P+導電型であり、そのドヌピングレベルは玄1018
    原子cm3でその厚さは玄ミクロンであるこずを
    特城ずするバむポヌラトランゞスタ−電界効果ト
    ランゞスタ組合せ装眮。  特蚱請求の範囲第〜項のいずれか䞀項に
    蚘茉のバむポヌラトランゞスタ−電界効果トラン
    ゞスタ組合せ装眮においお、前蚘の倚量にドヌピ
    ングされた第導電型の埋蟌み領域を囲んで䞔぀
    これに接觊しお第導電型の埋蟌み環状領域が蚭
    けられおいるこずを特城ずするバむポヌラトラン
    ゞスタ−電界効果トランゞスタ組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合せ装眮に
    おいお、前蚘の埋蟌み環状領域は導電型であ
    り、そのドヌピングレベルは玄×1015〜×
    1016原子cm3の範囲内にありその厚さは玄〜
    ミクロンの範囲内にあるこずを特城ずするバむポ
    ヌラトランゞスタ−電界効果トランゞスタ組合せ
    装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラト
    ランゞスタ−電界効果トランゞスタ組合せ装眮に
    おいお、前蚘のベヌス領域に近接しお第導電型
    の衚面隣接環状領域が蚭けられおいるこずを特城
    ずするバむポヌラトランゞスタ−電界効果トラン
    ゞスタ組合せ装眮。  特蚱請求の範囲第項に蚘茉のバむポヌラ
    トランゞスタ−電界効果トランゞスタ組合せ装眮
    においお、前蚘の衚面隣接環状領域は導電型で
    あり、そのドヌピングレベルは玄1016原子cm3で
    その厚さは玄ミクロンであるこずを特城ずする
    バむポヌラトランゞスタ−電界効果トランゞスタ
    組合せ装眮。
JP59266066A 1983-12-16 1984-12-17 バむポ―ラトランゞスタ―電界効果トランゞスタ組合せ装眮 Granted JPS60153163A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US56214583A 1983-12-16 1983-12-16
US56214483A 1983-12-16 1983-12-16
US562144 1983-12-16
US562145 1983-12-16

Publications (2)

Publication Number Publication Date
JPS60153163A JPS60153163A (ja) 1985-08-12
JPH0560263B2 true JPH0560263B2 (ja) 1993-09-01

Family

ID=27072846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59266066A Granted JPS60153163A (ja) 1983-12-16 1984-12-17 バむポ―ラトランゞスタ―電界効果トランゞスタ組合せ装眮

Country Status (4)

Country Link
EP (1) EP0146181B1 (ja)
JP (1) JPS60153163A (ja)
CA (1) CA1220875A (ja)
DE (1) DE3477313D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609929A (en) * 1984-12-21 1986-09-02 North American Philips Corporation Conductivity-enhanced combined lateral MOS/bipolar transistor
JP2751926B2 (ja) * 1986-12-22 1998-05-18 日産自動車株匏䌚瀟 電導床倉調圢
US4939566A (en) * 1987-10-30 1990-07-03 North American Philips Corporation Semiconductor switch with parallel DMOS and IGT
US4926074A (en) * 1987-10-30 1990-05-15 North American Philips Corporation Semiconductor switch with parallel lateral double diffused MOS transistor and lateral insulated gate transistor
GB2237930A (en) * 1989-11-01 1991-05-15 Philips Electronic Associated A semiconductor device and method of manufacturing a semiconductor device
US5061652A (en) * 1990-01-23 1991-10-29 International Business Machines Corporation Method of manufacturing a semiconductor device structure employing a multi-level epitaxial structure
JPH06163907A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導䜓装眮
DE9419617U1 (de) * 1994-12-07 1996-04-04 Ic Haus Gmbh MOS-Leistungstransistor
US6747332B2 (en) * 2002-04-01 2004-06-08 Motorola, Inc. Semiconductor component having high voltage MOSFET and method of manufacture
JP2005057028A (ja) * 2003-08-04 2005-03-03 Sanken Electric Co Ltd 絶瞁ゲヌト型バむポヌラトランゞスタ
CN107910367A (zh) * 2017-11-13 2018-04-13 广䞜矎的制冷讟倇有限公叞 绝猘栅双极晶䜓管及其制䜜方法、ipm暡块、以及空调噚
CN112509983B (zh) * 2019-09-13 2023-03-24 杭州士兰集昕埮电子有限公叞 半富䜓噚件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266238A (en) * 1977-03-11 1981-05-05 Zaidan Hojin Handotai Kenkyu Shinkokai Semiconductor device having high-speed operation and integrated circuit using same
JPS56110264A (en) * 1980-02-04 1981-09-01 Oki Electric Ind Co Ltd High withstand voltage mos transistor
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4300150A (en) * 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device

Also Published As

Publication number Publication date
DE3477313D1 (en) 1989-04-20
EP0146181A3 (en) 1986-03-12
EP0146181B1 (en) 1989-03-15
CA1220875A (en) 1987-04-21
EP0146181A2 (en) 1985-06-26
JPS60153163A (ja) 1985-08-12

Similar Documents

Publication Publication Date Title
US4639761A (en) Combined bipolar-field effect transistor resurf devices
JP3321185B2 (ja) 高耐圧半導䜓装眮
US5631483A (en) Power device integrated structure with low saturation voltage
US4717940A (en) MIS controlled gate turn-off thyristor
US4989058A (en) Fast switching lateral insulated gate transistors
JPH0357614B2 (ja)
JPH0347593B2 (ja)
JP3321189B2 (ja) 電力甚半導䜓玠子
CA1252225A (en) Lateral insulated gate transistors with coupled anode and gate regions
EP0615292A1 (en) Insulated gate bipolar transistor
JPH0560263B2 (ja)
KR100278526B1 (ko) 반도첎 소자
US5079607A (en) Mos type semiconductor device
US5498884A (en) MOS-controlled thyristor with current saturation characteristics
JPH10294461A (ja) 絶瞁ゲヌト圢半導䜓玠子
US5925900A (en) Emitter-switched thyristor having a floating ohmic contact
US5198688A (en) Semiconductor device provided with a conductivity modulation MISFET
JPH0465552B2 (ja)
JP3111725B2 (ja) デュアルゲヌト半導䜓装眮
JP3030070B2 (ja) 半導䜓装眮
JP2724204B2 (ja) 導電倉調型
JPS62177968A (ja) ゲ−トタ−ンオフサむリスタ
JP2536137B2 (ja) 䌝導床倉調型を備えた半導䜓装眮
JPH0416443Y2 (ja)
JP2856257B2 (ja) チャネル絶瞁ゲヌトバむポヌラトランゞスタ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term