JP3580293B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3580293B2
JP3580293B2 JP2002086408A JP2002086408A JP3580293B2 JP 3580293 B2 JP3580293 B2 JP 3580293B2 JP 2002086408 A JP2002086408 A JP 2002086408A JP 2002086408 A JP2002086408 A JP 2002086408A JP 3580293 B2 JP3580293 B2 JP 3580293B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
wafer
impurity diffusion
forming
diffusion regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002086408A
Other languages
English (en)
Other versions
JP2003282589A (ja
Inventor
豊 福田
幹昌 鈴木
尚彦 平野
千景 則武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002086408A priority Critical patent/JP3580293B2/ja
Priority to US10/201,556 priority patent/US7145254B2/en
Priority to KR1020020043963A priority patent/KR100659376B1/ko
Priority to CNB02127066XA priority patent/CN1267990C/zh
Priority to DE10234155A priority patent/DE10234155B4/de
Publication of JP2003282589A publication Critical patent/JP2003282589A/ja
Application granted granted Critical
Publication of JP3580293B2 publication Critical patent/JP3580293B2/ja
Priority to KR1020060092571A priority patent/KR20060109390A/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
縦型パワーＭＯＳトランジスタの構成の一例を述べると、ｎ型シリコン基板における一方の面の表層部にｐ型ベース領域およびｎ型ソース領域が形成されるとともに、ｎ型シリコン基板における他方の面にはドレイン電極（裏面電極）が形成される。縦型パワーＭＯＳトランジスタにおいて、基板の厚さを薄くすることにより縦方向に形成される電流経路における基板での抵抗成分を低くしてオン抵抗を低減することができる。これを実現するためには製造工程においてウエハを薄く加工することになる。詳しい工程は、ウエハ状シリコン基板の一方の面においてベース・ソース領域と配線材と保護膜を形成した後、ウエハ状シリコン基板を薄くする加工を行い、さらに、裏面電極を形成する。この裏面電極の形成前におけるウエハ状基板は薄くなっており反りや歪みの発生が危惧される。
【０００３】
一方、前述の構成の縦型パワーＭＯＳトランジスタにおいて、ｎ型シリコン基板の裏面での表層部にｎ＋領域をコンタクト用不純物拡散領域として形成し、このコンタクト用不純物拡散領域に接するように裏面電極を形成することが行われている。この構成とすべく、製造工程の一例として以下のようにする。ウエハ状シリコン基板の一方の面においてベース・ソース領域と配線材と保護膜（ＳｉＮ膜又はＰＩＱ膜）を形成する。そして、ウエハ状シリコン基板の裏面側においてコンタクト確保のためのｎ＋領域を形成する。このとき、（ｉ）イオン打ち込み法、あるいは、（ｉｉ）熱拡散による不純物導入法を、用いる。（ｉ）のイオン打ち込み法においては、後工程で５００〜７００℃のアニールを行う必要があるとともに、より高濃度化すべくドーズ量を多くする必要があり、さらに、打ち込まれたイオンの活性化率を１００％近くにすべくアニール温度を高くする必要がある。一方、（ｉｉ）の熱拡散法においては、より高い温度と時間が要求される。
【０００４】
ここで、ウエハ状シリコン基板の一方の面においてベース・ソース領域と配線材を形成した後において、前述の（ｉ）あるいは（ｉｉ）の手法によりコンタクト用ｎ＋領域を形成する場合には、配線材（例えばアルミ膜）の軟化温度（４５０℃）以下で行う必要がある。
【０００５】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、薄型で、かつ、コンタクト用不純物拡散領域を介して裏面電極を配した半導体装置において、ウエハ状の基板における強度的な不具合を回避できるとともに、より低温で裏面電極のコンタクトをとることができる半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１，２，３に記載の半導体装置の製造方法においては、ウエハ状の半導体基板における一方の面の表層部に素子形成用不純物拡散領域を形成する工程と、ウエハ状の半導体基板における素子形成用不純物拡散領域を形成した面とは反対の面から研削加工して当該基板を所定の厚さにする工程と、ウエハ状の半導体基板における素子形成用不純物拡散領域を形成した面とは反対の面に対し同半導体基板の外周部を残して所定深さまでエッチングして薄膜化する工程と、ウエハ状の半導体基板における素子形成用不純物拡散領域を形成した面とは反対の面に不純物ドープトポリシリコン膜を形成するとともに、不純物ドープトポリシリコン膜から半導体基板側に不純物を拡散させてウエハ状の半導体基板における素子形成用不純物拡散領域を形成した面とは反対の面の表層部にコンタクト用不純物拡散領域を形成する工程と、不純物ドープトポリシリコン膜に接するように裏面電極を形成する工程を備えている。よって、ウエハ状の半導体基板の外周部に厚肉部を残したままその内方の領域を薄膜化でき、反りや歪みの心配のない状態で裏面に電極を形成することができる。また、不純物ドープトポリシリコン膜からの不純物の拡散、つまり、コンタクト用不純物拡散領域の形成は低温で行うことができ、このコンタクト用不純物拡散領域を介して裏面電極と低抵抗なるオーミックコンタクト接続することが可能となる。その結果、ウエハ状の基板における強度的な不具合を回避できるとともに、より低温で裏面電極のコンタクトをとることができる。
【０００７】
特に、請求項２に記載の発明においては、ウエハ状の半導体基板を各チップにダイシングする工程と、チップにおける両面側にヒートシンク材を接合するとともに当該ヒートシンク材の一部が露出するようにして樹脂モールドする工程と、を備えている。よって、両面放熱モールド構造とすることができる。
【０００８】
さらに、請求項３に記載の発明においては、ダイシング前において、ウエハ状の半導体基板における素子形成用不純物拡散領域を形成した面に、熱的良導性材料よりなる板材を接合する工程を備えている。よって、ダイシングしてチップ状態にしても容易に取り扱うことができる。
【０００９】
さらには、請求項４に記載の発明においては、ダイシング前においてウエハ状の半導体基板における裏面電極を形成した面にも、熱的良導性材料よりなる板材を接合する。よって、半導体基板における裏面電極を形成した面において熱的良導性材料よりなる板材を介してヒートシンク材が配置されるので、チップを中心位置に配置し易く、放熱性の向上を図ることができる。
【００１０】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施形態における半導体装置の全体構成を示す。
【００１１】
図１において、シリコンチップ１には、図２に示すように縦型パワーＭＯＳトランジスタが作り込まれている。図１のチップ１の上面にはハンダ２を介して銅板３が接合されている。この銅板３は熱的良導性材料よりなる板材である。また、チップ１の下面にはハンダ４を介してヒートシンク材５が接合されている。チップ１とリードフレーム６とがワイヤー７にてボンディングされている。一方、前述の銅板３の上面にはハンダ８を介してヒートシンク材９が接合されている。これらの部材１，３，５，９は樹脂１０にてモールドされている。ここで、ヒートシンク材９の上面とヒートシンク材５の下面とはモールド用樹脂１０から露出している。このように両面放熱モールド構造となっている。
【００１２】
図２において、半導体基板としてのｎ型シリコン基板２０は主表面（上面）とその反対面の裏面（下面）を有している。このｎ型シリコン基板２０は厚さが２５〜１５０μｍ程度であり、薄型パワーデバイスとなっている。このように基板２０の厚さが２５〜１５０μｍ程度と薄くなっていることにより、縦方向に形成される電流経路における基板２０での抵抗成分を低くしてオン抵抗を低減することができる。
【００１３】
ｎ型シリコン基板２０の主表面（上面）において表層部にはｐ型ベース領域２１が形成されるとともに、ｐ型ベース領域２１の内部においてｎ＋ソース領域２２が形成されている。本例では、ｐ型ベース領域２１およびｎ＋ソース領域２２が素子形成用不純物拡散領域である。また、ｎ型シリコン基板２０の主表面（上面）の上にはゲート酸化膜２３を介してポリシリコンゲート電極２４が形成されている。ポリシリコンゲート電極２４は酸化膜２５にて覆われている。酸化膜２５の上を含めたｎ型シリコン基板２０の主表面（上面）の上にはソース電極２６が形成されている。ソース電極２６はアルミ材よりなる。さらに、ソース電極２６の上には保護膜（図示略）が形成されている。
【００１４】
一方、ｎ型シリコン基板２０の裏面（下面）において表層部には、ｎ＋型ドレインコンタクト領域２７が形成されている。このｎ＋型ドレインコンタクト領域２７の表面には不純物ドープトポリシリコン膜２８を介してドレイン電極２９が基板裏面の全面に形成されている。ドレイン電極（裏面電極）２９はチタン（Ｔｉ）とニッケル（Ｎｉ）と金（Ａｕ）の積層体よりなる。また、ｎ＋型ドレインコンタクト領域２７は、不純物ドープトポリシリコン膜２８からの不純物の拡散により形成したものである。
【００１５】
このように本トランジスタ（ＤＭＯＳ）は、シリコン基板２０における素子形成用不純物拡散領域２１，２２を形成した面とは反対の面に不純物ドープトポリシリコン膜２８が形成され、この不純物ドープトポリシリコン膜２８に接するシリコン基板２０の表層部に当該膜２８からの不純物の拡散によるコンタクト用不純物拡散領域２７が形成されている。また、不純物ドープトポリシリコン膜２８に接するように裏面電極２９が形成されている。さらに、シリコン基板２０における素子形成用不純物拡散領域２１，２２を形成した面に、図１に示すごとく熱的良導性材料よりなる板材３を介してヒートシンク材９が接合されるとともにシリコン基板２０における裏面電極２９を形成した面にヒートシンク材５が接合されている。これらヒートシンク材５，９の一部が露出するようにして樹脂モールドされている。
【００１６】
次に、製造方法を説明する。
まず、図３（ａ）に示すように、ウエハ状のｎ型シリコン基板（半導体基板）３０を用意する。そして、このウエハ状のｎ型シリコン基板３０に対し図２に示したように主表面側にゲート酸化膜２３を介してポリシリコンゲート電極２４を形成する（パターニングする）。そして、ウエハ状のｎ型シリコン基板３０の主表面の表層部にｐ型ベース領域２１とｎ＋ソース領域２２を形成する。さらに、ポリシリコンゲート電極２４の上に酸化膜２５を形成するとともに酸化膜２５の上を含めたｎ型シリコン基板３０の主表面（上面）の上にアルミ材よりなるソース電極２６を形成する。また、ゲート配線等の必要なアルミ配線材および保護膜を形成する。
【００１７】
このようにして、ウエハ状のシリコン基板３０における一方の面の表層部に素子形成用不純物拡散領域２１，２２を形成するとともにソース電極２６や配線材等を形成する。
【００１８】
その後、図３（ａ）に示すように、ウエハ状のシリコン基板３０における素子形成用不純物拡散領域２１，２２を形成した面とは反対の面（裏面）から研削加工して当該基板３０を所定の厚さにする。つまり、ウエハ状シリコン基板３０の裏面を研削加工（ＳＧ：Ｓｕｒｆａｃｅ Ｇｒｉｎｄｉｎｇ）して２５０μｍ程度まで薄くする。
【００１９】
そして、図３（ｂ）に示すように、ウエハ状のシリコン基板３０における素子形成用不純物拡散領域２１，２２を形成した面とは反対の面（裏面）に対し同シリコン基板３０の外周部を残して所定深さまでエッチングして薄膜化する（断面形状として凹状の薄型基板とする）。詳しくは、図４，５に示すポットエッチング装置を用いて、ウエハ外周部を除いて、２５〜１５０μｍ程度まで薄くする。これにより、ウエハは４〜８インチであるが、外周の厚い部分が存在するので反り等が抑えられる。
【００２０】
ポットエッチング（薄肉加工用エッチング）について、詳しく説明する。
図４に、エッチングポットＰｅの構成を示すとともに、図５に、薄肉加工用エッチング装置としてのポットエッチング装置の全体構成を示す。
【００２１】
図４に示すように、エッチングポットＰｅは、プレート状のポットベース４０と、筒状のポットリング４１とを具備し、ポットベース４０の上面にはシリコンウエハ３０が載置できるとともにその上にポットリング４１が一方の開口部を下にした状態で配置される。つまり、シリコンウエハ３０が筒状のポットリング４１の下面開口部を塞ぐように配置される。より詳しくは、ポットベース４０はその中央部がシリコンウエハ３０を乗せる台の役割をしている。また、ポットベース４０におけるウエハ載置部の外周側には凹部４２が環状に形成され、この凹部４２にポットリング４１の突部４３が嵌合する。このように凹部４２は位置合わせの機能を持つ。さらに、ポットベース４０における凹部４２の外周側（ウエハ載置部の周囲）には、平坦なシール面Ｓ１が環状に形成され、シール面Ｓ１には凹部４４が環状に形成され真空用ポケットとして機能する。
【００２２】
また、ポットリング４１の下面での内周部にはウエハ形シールパッキンＰｓが固定され、このパッキンＰｓはシリコンウエハ３０の縁部上面をシールすべくウエハ形状に形抜きされている。ウエハ形シールパッキンＰｓにより、ポットリング４１内に満たされるエッチング液に対しシールすることができる。つまり、シールパッキンＰｓは、ポットベース４０にシリコンウエハ３０を載置した状態でポットリング４１の下面とウエハ３０の外周部とを液密状態でシールするためのものである。また、ポットリング４１における下面外周部には平坦なシール面Ｓ２が環状に形成され、このシール面Ｓ２には凹部４５が環状に形成され真空用ポケットとして機能する。
【００２３】
ポットベース４０のシール面Ｓ１とポットリング４１のシール面Ｓ２との間には、環状のＸ形パッキン４６が配置されている。そして、真空ポンプ等で凹部（真空用ポケット）４４，４５内の空気を排出することでＸ形パッキン４６が収縮してポットベース４０とポットリング４１とが引き寄せられ、シールパッキンＰｓにてシリコンウエハ３０の外周部をシールした状態で固定される。このように、Ｘ形パッキン４６が固定部材として機能する。
【００２４】
このように構成したエッチングポットＰｅが図５に示すようにエッチング装置にセットされ、エッチングポットＰｅ内にエッチング液Ｌｅが注入される。この際、ウエハ形シールパッキンＰｓによりシールされるとともにエッチング液Ｌｅに対しシリコンウエハ３０の外周部がマスク（保護）される。
【００２５】
このようにエッチングポットＰｅの内部にエッチング液Ｌｅが満たされるとともに、ポットＰｅの底面部にシリコンウエハ３０が支持され、上向きのシリコンウエハ３０の被加工面がエッチング液Ｌｅにて覆われる。
【００２６】
詳しくは、エッチングポットＰｅがポット載置台４７の上に搭載されるとともに、エッチングポットＰｅの上面開口部がキャップ４８にて塞がれる。キャップ４８には攪拌翼４９がシール材５０にてシールされた状態で垂下され、モータ５１の駆動により同攪拌翼４９が回転してエッチング液Ｌｅを攪拌する。また、キャップ４８にはヒータ５２がシール材５３にてシールされた状態で垂下され、同ヒータ５２にてエッチング液Ｌｅが加熱される。さらに、キャップ４８には温度センサ５４がシール材５５にてシールされた状態で垂下され、温度センサ５４にてエッチング液Ｌｅの温度が検出される。そして、エッチング中はエッチング液Ｌｅが攪拌翼４９により十分攪拌され、温調器５６により温度センサ５４による液温が所定の温度となるようにヒータ５２が通電制御される。
【００２７】
また、キャップ４８には洗浄用純水の通路５７が形成され、ポットリング４１の内壁に沿って純水をエッチングポットＰｅ内に注入することができる。また、キャップ４８には排液口５８が形成され、ポットＰｅ内でオーバーフローした液を排出することができる。
【００２８】
また、ポットベース４０には厚さセンサ５９が設けられ、シリコンウエハ３０における凹部の底面部での厚さ（エッチング量）を測定してエッチングの進行状況を検出し、エッチング終了時期を検出する。
【００２９】
そして、所定量のエッチングが行われ、シリコンウエハ３０における凹部の底面部での厚さが所望の値になると、エッチングを停止すべく図５の通路５７を通してエッチングポットＰｅ内に洗浄用純水が注入されてエッチング液を希釈冷却するとともに、オーバーフローした液が排液口５８を通して排水される。その後、真空ポンプ等による凹部（真空用ポケット）４４，４５内の真空引きを止めて凹部４４，４５内を大気圧にする。そして、キャップ４８およびポットリング４１（シールパッキンＰｓ）を取り外して、エッチング加工後のシリコンウエハ３０を次工程に送る。
【００３０】
図４，５の説明を終え、製造工程の説明に戻る。
引き続き、図３（ｃ）に示すように、ウエハ状のシリコン基板３０における素子形成用不純物拡散領域２１，２２を形成した面とは反対の面（裏面）に不純物ドープトポリシリコン膜３１を形成（堆積）するとともに、不純物ドープトポリシリコン膜３１からシリコン基板３０側に不純物を拡散させて（ドーピングし）ウエハ状のシリコン基板３０における素子形成用不純物拡散領域２１，２２を形成した面とは反対の面の表層部にｎ＋コンタクト用不純物拡散領域２７（図２参照）を形成する。詳しくは、不純物ドープトポリシリコン膜３１を堆積するときの温度は４５０℃以下で、例えばＬＰ（減圧）−ＣＶＤ法あるいは、ＰＶＤ（スパッタ）法を用いる。これは、ポリシリコンは単結晶に比べ数倍から数十倍の拡散速度であるとともに、結晶間に多量の不純物をドープすることができるためであり、これによりトランジスタセル、アルミによる電極や配線材を形成した後の工程で、裏面に不純物を高濃度に導入することが可能となる。
【００３１】
その後、図３（ｄ）に示すように、不純物ドープトポリシリコン膜３１に接するように裏面電極３２を形成する。つまり、Ｔｉ、Ｎｉ、Ａｕの各膜を順に形成する。
【００３２】
このようにして、４５０℃以下で不純物ドープトポリシリコン膜３１を堆積し、ドーピング（熱処理）することにより、ｎ＋型ドレインコンタクト層２７が形成され、この高濃度層２７を介して低抵抗なるオーミックコンタクト接続することが可能となる。
【００３３】
引き続き、図６に示すように、ウエハ状のシリコン基板３０における素子形成用不純物拡散領域２１，２２を形成した面（ソース電極側）に、銅板（熱的良導性材料よりなる板材）３３を接合し、その後に、ウエハ状のシリコン基板３０をダイシング（スクライブ）して各チップにする。これは、以下の理由による。図３（ｄ）の状態においてはセル領域は厚みが２５〜１５０μｍ程度まで薄くしているので、ダイシングしてチップ状態にすると取り扱いが困難となる。そこで、図６のようにソース側に板材３３をハンダ付けして、ダイシングにてチップ状態にしても容易に取り扱うことができる。
【００３４】
図７は、ウエハ状のシリコン基板３０および板材３３の平面図である。図６，７に示すように、ウエハ状のシリコン基板３０は円板状をなしている。また、板材（銅板）３３は四角形状をなしている。板材３３には突起３３ａが形成されている。この突起３３ａは、ウエハ状のシリコン基板３０における各チップ形成予定領域でのソース領域（各チップでのソース電極）に対応しており、突起３３ａの平面形状は例えば正方形である。板材３３に関して、より具体的には、例えば銅板にニッケル膜を無電解メッキし、これをプレスにより凹凸を設けるとよい。また、ウエハ状のシリコン基板３０と板材３３との接合の際に、板材３３の突起３３ａがウエハの各チップでのソース電極に対応するように目合わせして接合する。
【００３５】
図８，９にはダイシング後のチップを示す。シリコンチップ１が板材３とソース電極部分でハンダ付けされている。
その後、図１に示すように、チップ１における両面側にヒートシンク材５，９をハンダ付け（接合）するとともに当該ヒートシンク材５，９の一部が露出するようにして樹脂モールド（トランスファモールド）する。
【００３６】
ヒートシンク材５，９と板材３は、例えば銅板（Ｃｕ板）で構成し、モールド樹脂１０についても銅（Ｃｕ）に近い熱膨張係数を持つ材料を選択する。冷熱サイクルにおける熱応力のバランスを考慮した場合、異なる熱膨張係数を有するのはシリコンチップ１だけである。よって、シリコンチップ１の厚みをできるだけ薄くすることが熱応力アンバランスによる素子端面剥離とか素子、樹脂のクラック防止に効果が大きく、耐冷熱サイクル性等の信頼性向上に有効である。
【００３７】
このようにして、ポットエッチング技術を用いてウエハ状のシリコン基板３０の外周部に厚肉部を残したままその内方の領域（アクティブ領域）を薄膜化でき、反りや歪みの心配のない状態でウエハ裏面にスパッタ等で電極を形成することができる。その結果、ウエハ状シリコン基板３０における強度的な不具合を回避できる。また、エピタキシャル形成する必要がなくウエハ（基板）のコストを低減できる。
【００３８】
一方、ウエハの主表面側にベース・ソース領域とアルミによる電極・配線材と保護膜（ＳｉＮ膜又はＰＩＱ膜）を形成した後に、裏面側コンタクト確保のためｎ＋高濃度層２７を形成する場合において、高濃度層を形成する方法としては、イオン打ち込み法と熱拡散による不純物導入法があり、イオン打ち込み法においては後工程のアニールで５００〜７００℃でのアニールする必要があり、又、高濃度層形成のためにドーズ量を多くし、打ち込まれたイオンの活性化率を１００％近くにするには、必然的にアニール温度が高くなってしまう傾向にある。また、熱拡散においては、より高い温度と時間が要求される。このようなことから、主表面側にベース・ソース領域とアルミによる電極・配線材を形成した後の工程なので、特にアルミの軟化温度（４５０℃）以下での処理が要求される。これに対し本実施形態においては、不純物ドープトポリシリコン膜３１（２８）からの不純物の拡散、つまり、高濃度層（コンタクト用不純物拡散領域）２７の形成は低温で行うことができ、この高濃度層（コンタクト用不純物拡散領域）２７を介して裏面電極３２（２９）を低抵抗なるオーミックコンタクト接続することが可能となる。その結果、薄型で、かつ、コンタクト用不純物拡散領域２７を介して裏面電極２９を配した半導体装置において、より低温で裏面電極のコンタクトをとることができ、高信頼性デバイスとすることができる。
【００３９】
以下、応用例を説明する。
図８，９に示した構成に対し、図１０，１１に示すように、板材３に代わる板材（銅板）６０の形状としてソース電極対応部を広くしてもよい。この形状はプレスで作成できる。この場合、樹脂にてモールドすると図１２に示すようになる。
【００４０】
また、図６，７に示したものに比べ図１３，１４に示すようにしてもよい。つまり、図３（ｄ）のウエハ３０に対し図１３，１４に示すように、ウエハ状基板３０のソース側に板材（銅板）３３をハンダ付けするとともにウエハ状基板３０のドレイン側に板材（銅板）７０をハンダ付けする。このようにしてダイシング前においてウエハ状のシリコン基板３０における裏面電極３２を形成した面にも、熱的良導性材料よりなる板材７０をハンダ付け（接合）する。そして、ダイシングし、さらに、図１５に示すようにヒートシンク材５，９の間においてハンダ付けし、樹脂１０にてモールドする。図１５においては、板材７０によりシリコンチップ１をヒートシンク材５から持ち上げて（より離間して）配置でき、縦方向のパッケージ断面においてシリコンチップ１をちょうどセンターに位置させることができる。これにより、熱応力のバランスをとり、熱歪がチップ端面に集中しない。その結果、ヒートサイクルに対する耐久性が更に向上する。
【００４１】
このように、チップ１における裏面電極２９を形成した面に、熱的良導性材料よりなる板材７０を介してヒートシンク材５を配置することにより、チップ１を中心位置に配置し易く、放熱性の向上を図ることができる。
【００４２】
なお、これまでの説明においては半導体装置として縦型ＭＯＳＦＥＴに適用した場合について説明してきたが、縦型ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に適用してもよい。この場合には裏面電極はコレクタ電極となる。
【図面の簡単な説明】
【図１】実施の形態における半導体装置の全体構成図。
【図２】シリコンチップの縦断面図。
【図３】製造工程を説明するための断面図。
【図４】エッチングポットの断面図。
【図５】エッチング装置の断面図。
【図６】製造工程を説明するための断面図。
【図７】製造工程を説明するための平面図。
【図８】製造工程を説明するための平面図。
【図９】製造工程を説明するための断面図。
【図１０】別例の製造工程を説明するための平面図。
【図１１】別例の製造工程を説明するための断面図。
【図１２】別例の半導体装置の全体構成図。
【図１３】別例の製造工程を説明するための断面図。
【図１４】別例の製造工程を説明するための平面図。
【図１５】別例の半導体装置の全体構成図。
【符号の説明】
１…シリコンチップ、３…板材、５…ヒートシンク材、９…ヒートシンク材、２０…ｎ型シリコン基板、２１…ｐ型ベース領域、２２…ｎ＋ソース領域、２３…ゲート酸化膜、２４…ゲート電極、２６…ソース電極、２７…ｎ＋コンタクト領域、２８…不純物ドープトポリシリコン膜、２９…ドレイン電極、３０…ウエハ状シリコン基板、３１…不純物ドープトポリシリコン膜、３２…裏面電極、３３…板材、７０…板材。

Claims (5)

  1. 半導体基板（２０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）が形成されるとともに、前記半導体基板（２０）における他方の面の表層部にコンタクト用不純物拡散領域（２７）が形成され、当該コンタクト用不純物拡散領域（２７）を介して裏面電極（２９）が配置された半導体装置の製造方法であって、
    ウエハ状の半導体基板（３０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）を形成する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面から研削加工して当該基板（３０）を所定の厚さにする工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に対し同半導体基板（３０）の外周部を残して所定深さまでエッチングして薄膜化する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に不純物ドープトポリシリコン膜（３１）を形成するとともに、不純物ドープトポリシリコン膜（３１）から半導体基板（３０）側に不純物を拡散させてウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面の表層部にコンタクト用不純物拡散領域（２７）を形成する工程と、
    前記不純物ドープトポリシリコン膜（３１）に接するように裏面電極（３２）を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 半導体基板（２０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）が形成されるとともに、前記半導体基板（２０）における他方の面の表層部にコンタクト用不純物拡散領域（２７）が形成され、当該コンタクト用不純物拡散領域（２７）を介して裏面電極（２９）が配置された半導体装置の製造方法であって、
    ウエハ状の半導体基板（３０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）を形成する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面から研削加工して当該基板（３０）を所定の厚さにする工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に対し同半導体基板（３０）の外周部を残して所定深さまでエッチングして薄膜化する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に不純物ドープトポリシリコン膜（３１）を形成するとともに、不純物ドープトポリシリコン膜（３１）から半導体基板（３０）側に不純物を拡散させてウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面の表層部にコンタクト用不純物拡散領域（２７）を形成する工程と、
    前記不純物ドープトポリシリコン膜（３１）に接するように裏面電極（３２）を形成する工程と、
    前記ウエハ状の半導体基板（３０）を各チップにダイシングする工程と、
    チップにおける両面側にヒートシンク材（５，９）を接合するとともに当該ヒートシンク材（５，９）の一部が露出するようにして樹脂モールドする工程と、を備えたことを特徴とする半導体装置の製造方法。
  3. 半導体基板（２０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）が形成されるとともに、前記半導体基板（２０）における他方の面の表層部にコンタクト用不純物拡散領域（２７）が形成され、当該コンタクト用不純物拡散領域（２７）を介して裏面電極（２９）が配置された半導体装置の製造方法であって、
    ウエハ状の半導体基板（３０）における一方の面の表層部に素子形成用不純物拡散領域（２１，２２）を形成する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面から研削加工して当該基板（３０）を所定の厚さにする工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に対し同半導体基板（３０）の外周部を残して所定深さまでエッチングして薄膜化する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面に不純物ドープトポリシリコン膜（３１）を形成するとともに、不純物ドープトポリシリコン膜（３１）から半導体基板（３０）側に不純物を拡散させてウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面とは反対の面の表層部にコンタクト用不純物拡散領域（２７）を形成する工程と、
    前記不純物ドープトポリシリコン膜（３１）に接するように裏面電極（３２）を形成する工程と、
    前記ウエハ状の半導体基板（３０）における素子形成用不純物拡散領域（２１，２２）を形成した面に、熱的良導性材料よりなる板材（３３）を接合する工程と、
    前記ウエハ状の半導体基板（３０）を各チップにダイシングする工程と、
    チップにおける両面側にヒートシンク材（５，９）を接合するとともに当該ヒートシンク材（５，９）の一部が露出するようにして樹脂モールドする工程と、を備えたことを特徴とする半導体装置の製造方法。
  4. ダイシング前において前記ウエハ状の半導体基板（３０）における裏面電極（３２）を形成した面にも、熱的良導性材料よりなる板材（７０）を接合するようにしたことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 半導体基板（２０）に作り込まれるのは縦型パワーＭＯＳトランジスタであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
JP2002086408A 2001-07-26 2002-03-26 半導体装置の製造方法 Expired - Fee Related JP3580293B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002086408A JP3580293B2 (ja) 2002-03-26 2002-03-26 半導体装置の製造方法
US10/201,556 US7145254B2 (en) 2001-07-26 2002-07-24 Transfer-molded power device and method for manufacturing transfer-molded power device
KR1020020043963A KR100659376B1 (ko) 2001-07-26 2002-07-25 트랜스퍼 몰딩 전력장치 및 그의 제조방법
CNB02127066XA CN1267990C (zh) 2001-07-26 2002-07-26 压铸的功率器件及其制造方法
DE10234155A DE10234155B4 (de) 2001-07-26 2002-07-26 Preßgespritztes Leistungsbauelement
KR1020060092571A KR20060109390A (ko) 2001-07-26 2006-09-22 트랜스퍼 몰딩 전력장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086408A JP3580293B2 (ja) 2002-03-26 2002-03-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003282589A JP2003282589A (ja) 2003-10-03
JP3580293B2 true JP3580293B2 (ja) 2004-10-20

Family

ID=29233021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086408A Expired - Fee Related JP3580293B2 (ja) 2001-07-26 2002-03-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3580293B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5390740B2 (ja) * 2005-04-27 2014-01-15 株式会社ディスコ ウェーハの加工方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4791774B2 (ja) * 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP4967472B2 (ja) 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
CN116598210A (zh) * 2023-07-12 2023-08-15 江苏富乐华半导体科技股份有限公司 一种用于dpc产品制作围坝的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234041A (ja) * 1985-04-09 1986-10-18 Tdk Corp 半導体装置及びその製造方法
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JPH0563113A (ja) * 1991-09-04 1993-03-12 Sony Corp 樹脂封止型半導体装置
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法
JPH06334069A (ja) * 1993-05-24 1994-12-02 Toyota Autom Loom Works Ltd ヒートスプレッダを内蔵した半導体パッケージ
US6552417B2 (en) * 1993-09-03 2003-04-22 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH0799272A (ja) * 1993-09-28 1995-04-11 Fuji Xerox Co Ltd 電子回路実装体
JPH07153878A (ja) * 1993-11-26 1995-06-16 Tokyo Tungsten Co Ltd プラスチックパッケージされた半導体装置ならびにヒートシンクの製造方法
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
US6114413A (en) * 1997-07-10 2000-09-05 International Business Machines Corporation Thermally conducting materials and applications for microelectronic packaging
JP3922809B2 (ja) * 1998-07-09 2007-05-30 株式会社東芝 半導体装置
JP3427751B2 (ja) * 1998-10-20 2003-07-22 株式会社デンソー 半導体チップの薄肉加工方法および薄肉加工用エッチング装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003282589A (ja) 2003-10-03

Similar Documents

Publication Publication Date Title
US7145254B2 (en) Transfer-molded power device and method for manufacturing transfer-molded power device
US9136154B2 (en) Substrateless power device packages
JP4185704B2 (ja) 半導体装置の製造方法
TWI395277B (zh) 晶圓水準的晶片級封裝
JP3637330B2 (ja) 半導体装置
US10134636B2 (en) Methods for producing semiconductor devices
JP3620528B2 (ja) 半導体装置の製造方法
CN106257663B (zh) 叠层结构、半导体器件和用于形成半导体器件的方法
US8624358B2 (en) Semiconductor substrate and semiconductor device
JP3580293B2 (ja) 半導体装置の製造方法
TW201138010A (en) Substrate fixing jigs for packaging and fabrication methods for semiconductor chip packages
JP4325242B2 (ja) 半導体装置の製造方法
TW201521158A (zh) 超薄半導體器件及製備方法
US20220262905A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
KR20140037392A (ko) 반도체 소자 및 그 제조방법
JP2004071886A (ja) 縦型パワー半導体装置およびその製造方法
JP4724729B2 (ja) 半導体装置の製造方法
JP2010056228A (ja) 半導体装置およびその製造方法
JP2004349383A (ja) 高耐圧半導体装置
US20160035560A1 (en) Carrier System For Processing Semiconductor Substrates, and Methods Thereof
JP2005217012A (ja) 半導体装置及びその製造方法
TWI567889B (zh) 用於帶有厚背面金屬化的模壓晶片級封裝的晶圓製作方法
CN110931446A (zh) Sic mosfet半导体封装件及相关方法
TW201407694A (zh) 一種晶圓級晶片的封裝方法
JP2006173321A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040513

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees