JPH06275759A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH06275759A
JPH06275759A JP5057542A JP5754293A JPH06275759A JP H06275759 A JPH06275759 A JP H06275759A JP 5057542 A JP5057542 A JP 5057542A JP 5754293 A JP5754293 A JP 5754293A JP H06275759 A JPH06275759 A JP H06275759A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat
lead
frame
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5057542A
Other languages
English (en)
Inventor
Rikuro Sono
陸郎 薗
Kazuto Tsuji
和人 辻
Eiji Sakota
英治 迫田
Yoshimi Suzuki
義美 鈴木
Masao Sakuma
正夫 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Miyachi Systems Co Ltd
Original Assignee
Fujitsu Ltd
Miyachi Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Miyachi Systems Co Ltd filed Critical Fujitsu Ltd
Priority to JP5057542A priority Critical patent/JPH06275759A/ja
Publication of JPH06275759A publication Critical patent/JPH06275759A/ja
Priority to US08/667,326 priority patent/US5703398A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 本発明は半導体装置に関し、放熱性の向上を
目的とする。 【構成】 半導体チップ２１を封止した樹脂パッケージ
本体１５内に、上側放熱板２８と、下側放熱板２９とを
埋設して設ける。上側放熱板２８は、樹脂パッケージ本
体１５の上面に露出して、下側放熱板２９は、樹脂パッ
ケージ本体１５の下面に露出して構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係り、特に、樹脂パッケージ本体を有する半導体
装置及びその製造方法に関する。
【０００２】近年、回路の集積度の向上等に伴い、半導
体チップは消費電力が増え、発熱量が増えてきている。
特に、高速ＭＰＵ（Micro Processor Unit) において
は、このことが顕著である。
【０００３】従って、高速ＭＰＵ等の消費電力の高い半
導体チップを樹脂パッケージ本体で封止してなる構造の
半導体装置においては、放熱性の良好な構造が必要とさ
れる。
【０００４】
【従来の技術】図３０は、従来の１例の樹脂パッケージ
型の半導体装置１０を示す。
【０００５】１１は半導体チップであり、ステージ１２
上に接着してある。
【０００６】１３はリードであり、インナリード部１３
ａとアウタリード部１３ｂとよりなる。
【０００７】半導体チップ１１とインナリード部１３ａ
との間が、ワイヤ１４で接続されている。
【０００８】１５は樹脂パッケージ本体であり、半導体
チップ１１等を封止している。
【０００９】１６は放熱板であり、Ｃｕ又はＡｌ製であ
り、樹脂パッケージ本体１５の上面側に埋設してある。
【００１０】半導体チップ１１で発生した熱は、樹脂パ
ッケージ本体１５内を伝導し、放熱板１６に到ると、放
熱板１６の全面にすみやかに伝導し、放熱板１６の上面
全面から空気中に放熱される。
【００１１】
【発明が解決しようとする課題】放熱板１６が設けてあ
るのは樹脂パッケージ本体１５の上面側だけであるた
め、半導体チップ１１が発熱量の多いものである場合に
は、半導体装置１０は放熱性が十分でなくなってくる場
合もある。
【００１２】なお、半導体装置を、樹脂パッケージ型か
らセラミックパッケージ型へ変更すると、放熱性は格段
に良好となるけれども、製造コストが５倍から１０倍と
なってしまい、好ましくない。
【００１３】そこで、本発明は、樹脂パッケージ型にお
いて放熱性を更に向上させた半導体装置及びその製造方
法を提供することを目的とする。
【００１４】
【課題を解決するための手段】請求項１の発明は、半導
体チップと、該半導体チップを支持するステージと、ワ
イヤボンディングされたインナーリード部とアウターリ
ード部とよりなるリードを有する矩形状のリードフレー
ムと、該半導体チップ、該ステージ及び該リードのうち
の該インナーリード部を封止した樹脂パッケージ本体と
を有する半導体装置において、一端が、該リードフレー
ムのコーナー部と接し、他端が該リードフレームのチッ
プ搭載側に延出された第１のサポートバーと、一端が、
該リードフレームのコーナー部と接し、他端が該リード
フレームのチップ搭載側と反対側に延出された第２のサ
ポートバーと、該第１のサポートバーの該他端と接続さ
れた第１の放熱板と、該第２のサポートバーの該他端と
接続された第２の放熱板とを有する構成としたものであ
る。
【００１５】請求項２の発明は、請求項１において、上
記ステージは、半導体チップの１０倍程度大きいサイズ
を有し、且つ該ステージ上に、パッドを有し、ワイヤが
中継される枠状の中継基板を、半導体チップを囲繞して
設けてなる構成としたものである。
【００１６】請求項３の発明は、リードフレームのステ
ージ上に半導体チップを接着するダイボンディング工程
と、ワイヤを張るワイヤボンディング工程とよりなり、
半導体チップ−リードフレーム組立体を組立てる半導体
チップ−リードフレーム組立体組立工程と、フレームに
放熱板を固定して放熱板−フレーム組立体を組立てる放
熱板−フレーム組立体組立工程と、上記一の放熱板−フ
レーム組立体、上記半導体チップ−リードフレーム組立
体、別の放熱板−フレーム組立体の順で重ね合わせて型
内にセッティングする工程と、型内に樹脂を注入してモ
ールドする工程と、放熱板−フレーム組立体のフレーム
を取り除く放熱板用フレーム除去工程と、残った半導体
チップ−リードフレーム組立体のリードフレームを切断
し、リード曲げを行う切断・曲げ工程とよりなる構成と
したものである。
【００１７】
【作用】請求項１の上面側及び下面側の両側に放熱板を
設けた構成は、半導体チップの熱を、上下の両方から放
熱させるように作用する。
【００１８】請求項２のステージのサイズを大きくした
構成は、半導体チップで発生した熱を、ステージ内で広
い範囲に拡げるように作用する。
【００１９】中継基板を設けた構成は、一本のワイヤの
長さを短くするように作用する。
【００２０】請求項３の放熱板−フレーム組立体を別に
作る構成は、半導体チップ−リードフレーム組立体を普
通に組立てることを可能とするように作用する。
【００２１】放熱板−フレーム組立体を半導体チップ−
リードフレーム組立体と組合わせる構成は、半導体チッ
プ−リードフレーム組立体に影響を与えずに、放熱板を
半導体チップの上方と下方とに配置させるように作用す
る。
【００２２】
【実施例】図１及び図２は、本発明の一実施例になる半
導体装置２０を示す。
【００２３】２１は半導体チップであり、例えばＭＰＵ
であり、ステージ２２上に銀ペーストにより接着してあ
る。
【００２４】２３はサポートバーであり、ステージ２２
を支持する。
【００２５】２４はリードであり、インナリード部２４
ａとアウタリード部２４ｂとよりなる。
【００２６】半導体チップ２１上のパッド２５とインナ
リード部２４ａとの間がワイヤ２６により接続してあ
る。
【００２７】２７は樹脂パッケージ本体であり、半導体
チップ２１、ステージ２２、リード２４のインナリード
部２４ａを封止しており、厚さｔは規格の寸法である。
【００２８】２８は本発明の要部をなす上面側放熱板で
あり、上記樹脂パッケージ本体２７の上面に埋設してあ
る。
【００２９】２９は本発明の要部をなす下面側放熱板で
あり、上記樹脂パッケージ本体２７下面に埋設してあ
る。
【００３０】上面側放熱板２８は、Ｃｕ又はＡｌ製であ
り、樹脂パッケージ本体２７より一まわり小さいサイズ
であり、樹脂パッケージ本体２７の上面２７ａの略全面
を占めており、且つ、ステージ２２の厚さｔ1 より厚い
厚さｔ2 を有し、上面２８ａは、樹脂パッケージ本体２
７の上面２７ａと同一面となっている。
【００３１】下面側放熱板２９は、上側放熱板２８と同
じ材質、同じサイズ及び同じ厚さであり、下面２９ａ
は、樹脂パッケージ本体２７の下面２７ａと同一面とな
っている。
【００３２】３０は上側放熱板サポートバーであり、上
側放熱板２８を支持している。
【００３３】３１は下側放熱板サポートバーであり、下
側放熱板２９を支持している。
【００３４】サポートバー３０は、一端がリードフレー
ム６０（図６及び図２６参照）のコーナ部と接し、他端
がリードフレーム６０のチップ搭載側に延出している。
【００３５】サポートバー３１は、一端がリードフレー
ム６０のコーナ部と接し、他端がリードフレーム６０の
チップ搭載側とは反対側に延出している。
【００３６】このサポートバー３０，３１は、ステージ
サポートバー２４を挟んだ状態で固定してある。
【００３７】サポートバー３０，３１は、樹脂モールド
時に、放熱板２８，２９を支持すると共に、モールド後
は放熱板２８，２９が樹脂パッケージ本体２７から剥離
することを防止するアンカーとして機能する。
【００３８】次に、上記構成の半導体装置２０の放熱性
について、図３を参照して説明する。
【００３９】半導体装置２０は、アウタリード部２４ｂ
を半田付けされて、プリント基板３２上に実装される。
【００４０】半導体チップ２１が動作してこれが発熱す
ると、熱は上側放熱板２８を介して及び下側放熱板２９
を介して放熱される。
【００４１】半導体チップ２１の上面の中心４０で発生
した熱に注目してみる。
【００４２】半導体チップ２１の中心４０で発生した熱
の約半分は、矢印４１で示すように、半導体チップ２１
と上側放熱板２８との間を占める樹脂部分４２内を伝導
する。
【００４３】この熱が上側放熱板２８に達すると、矢印
４３で示すように、上側放熱板２８内にすばやく拡が
り、矢印４４で示すように、上側放熱板２８の上面２８
ａの略全面から空気中に放熱される。
【００４４】また、半導体チップ２１の中心４０で発生
した熱の残りは、半導体チップ２１及び銀ペースト層内
を伝導してステージ２２に到り、矢印４５で示すよう
に、ステージ２２内に拡がり、続いて矢印４６で示すよ
うにステージ２２と下側放熱板２９との間を占める樹脂
部分４７を伝導する。
【００４５】この熱が下側放熱板２９に達すると、矢印
４８で示すように、下側放熱板２８内にすばやく拡が
り、矢印４９で示すように、下側放熱板２９の下面２９
ａの略全面から、プリント基板３２上の空気中に放熱さ
れる。
【００４６】半導体チップ２１内の他の部位で発生した
熱も、上記と同様に、上側放熱板２８及び下側放熱板２
９を介して放熱される。
【００４７】上記のように、半導体チップ２１で発生し
た熱は、上側放熱板２８の全面から放熱されると共に、
下側放熱板２９の全面から放熱されるため、半導体装置
２０は、図３０に示す半導体装置１０に比べて良好な放
熱性を有する。
【００４８】図４は、半導体装置２０を動作させ、定常
状態となっているときに、温度を実際に測定した結果を
示す。
【００４９】Ｐ1 は半導体チップ２１（図３０中の半導
体チップ１１と同じ半導体チップである）の位置、Ｐ2
は上側放熱板２８の上面２８ａの中央の位置（Ｐ1 から
１．４ｍｍの位置）、Ｐ3 は任意の位置（Ｐ1 から２．
４ｍｍの位置）、Ｐ4 は室温測定位置（Ｐ1 から４．６
ｍｍの位置）である。
【００５０】位置Ｐ4 の温度は２５℃、位置Ｐ3 の温度
も２５℃、位置Ｐ2 の温度は８０℃であった。
【００５１】位置Ｐ1 の温度は８５℃であった。
【００５２】図３０の半導体装置１０の場合には、位置
Ｐ4 ，Ｐ3 の温度が２５℃で上記と同じであるときに、
位置Ｐ2 （放熱板１６の上面の中央の位置）の温度は９
１℃であり、位置Ｐ1 の温度は９６℃であった。
【００５３】従って、本実施例の半導体装置２０によれ
ば、半導体チップの温度を図３０の従来の半導体装置１
０の場合よりも約１１℃低い温度に抑えることが出来る
ことが分かる。
【００５４】このことからも、本実施例の半導体装置２
０は、図３０の従来の半導体装置１０よりも放熱性が優
れていることが分かる。
【００５５】従って、これまではセラミックパッケージ
にしか搭載できなかった高速・高消費電力の半導体チッ
プを搭載することが可能となる。
【００５６】次に、上記の半導体装置２０の製造方法に
ついて説明する。
【００５７】半導体装置２０は、大略、図５に示すよう
に、まず放熱板−フレーム組立体組立工程５０を、半導
体チップ−リードフレーム組立体組立工程５１と並行に
行い、半導体チップ−リードフレーム組立体と放熱板−
フレーム組立体とを組合わせ、金型内にセットし、樹脂
モールドし、次いで、金型より取り出し、半田メッキ
し、捺印し、切断曲げすることにより、製造される。
【００５８】半導体チップ−リードフレーム組立体組
立工程５１ この工程５１は、図６（Ａ），（Ｂ）に併せて示すよう
に、４２％Ｎｉ−Ｆｅ製のリードフレーム６０のステー
ジ２２上に半導体チップ２１を接着するダイボンディン
グ工程５１−１と、ワイヤ２６をボンディングするワイ
ヤボンディング工程５１−２とよりなる。
【００５９】上記の工程５１−１、５１−２により、図
６（Ａ），（Ｂ）に示す半導体チップ−リードフレーム
組立体６１を得る。
【００６０】放熱板−フレーム組立体組立工程５０ この工程５０は、上記の工程５１とは並行して独立に行
われる。
【００６１】この工程５１においては、図７に示す放熱
板用フレーム６２に、図８に示す放熱板６３（２８，２
９）を固定する。
【００６２】放熱板用フレーム６２は、銅製であり、枠
部６２ａと、枠部６２ａから屈曲して延出しているサポ
ートバー６２ｂ（３０，３１）（図９参照）とよりな
る。
【００６３】枠部６２ａには、位置決め用の孔６２ｃが
形成してある。
【００６４】放熱板６３は、銅板にＮｉメッキを施した
ものであり、図８に示すように、全周に亘って段部６３
ａを有し、且つ四つのコーナ部から腕部６３ｂが延出し
ている。
【００６５】各腕部６３ｂには、かしめ用突起６３ｃが
形成してある。
【００６６】放熱板６３は、図９に示すように、サポー
トバー６２ｂの先端の孔６２ｄをかしめ用突起６３ｃに
嵌合させ、図１１に示すように、突起６３ｃをつぶして
かしめ部６３ｄを形成することにより、四つのコーナ部
を固定されてリードフレーム６２に固定される。これに
より、図１０及び図１１に示す放熱板−フレーム組立体
６４を得る。
【００６７】この組立工程５１は、前記の組立工程５０
とは独立に行われ、組立工程５０に何ら影響を与えな
い。従って、図６の半導体チップ−リードフレーム組立
体６１は歩留り良く製造しうる。
【００６８】ここで、上記のかしめが不可能な場合に
は、有機接着剤、半田、ガラス等で、放熱板６３をフレ
ーム６２に接着固定してもよい。
【００６９】セッティング工程５２ この工程５２は、下側プレートセット工程５２−１と、
組立体セット工程５２−２と、上金型セット工程５２−
３とよりなる。
【００７０】下側プレートセット工程５２−１において
は、図１２に示すように、下金型７０の上面に、下側プ
レート７１を載置してセットする。
【００７１】下側プレート７１を下金型７０とは別部材
としたのは、組立体６１，６４を重ね合わせることから
樹脂成形時のゲートをサポートバーの個所に形成するこ
とが困難であることにより、ゲートを樹脂パッケージの
下面と側面との角部に定めた関係上、モールド後に、樹
脂パッケージ本体を金型から取り外せるようにするため
である。
【００７２】下金型７０の上面には、ランナー溝７２、
及び矩形閉ループ状の樹脂まわり込み防止溝７４が形成
してある。
【００７３】下側プレート７１には、矩形開口７５が形
成してある。
【００７４】下側プレート７１をセットした状態では、
図１３に示す状態となり、キャビティ７６が形成され、
且つ溝７２を覆われてランナ７７が形成され、溝７２の
先端が露出されてゲート７８が形成される。
【００７５】次いで、組立体セット工程５２−２を行
う。
【００７６】この工程５２−２においては、図１４及び
図１５に示すように、下側プレート７１がセットされた
下金型７０上に、まず、一の放熱板−フレーム組立体６
４を、放熱板６３を下側に凸とした向きで載置する。
【００７７】次いで、半導体チップ−リードフレーム組
立体６１を載置する。
【００７８】次いで、別の放熱板−フレーム組立体６４
を、放熱板６３を上側に凸とした向きで載置する。
【００７９】また、組立体６４，６１，６４は、図１７
に示すように、孔６２ｃを利用して位置決めされた状態
で、セットされる。
【００８０】これにより、組立体６１，６１，６４は、
第１には、図１６及び図１７に示すように、ステージ２
２と放熱板６３（２９）とが接触せず離間し、且つワイ
ヤ２６と放熱板６３（２８）とが接触せず離間した状態
で組合わされる。
【００８１】第２には、組立体６４のサポートバー２３
と、組立体６１のサポートバー６２ｂ（３０，３１）と
が重なり合った状態とされる。
【００８２】第３には、放熱板６３（２９）がキャビテ
ィ７６内に収まり、放熱板６３（２８）がキャビティ７
６の上方に突出し、放熱板６３（２９）と６３（２８）
との間の空間内に、ステージ２２、半導体チップ２１及
びワイヤ２６を収容した状態とされる。
【００８３】なお、図１７中、７９はタイバーであり、
リードフレーム６０の一部に形成してあり、後述するモ
ールド工程において樹脂止めとして機能する。
【００８４】次いで、上金型セット工程５２−３を行
う。
【００８５】この工程５２−３においては、図１８，図
１９及び図２０に示すように、上側プレート８０が下面
に取り付けられた上金型８１を、下金型７０上にセット
する。
【００８６】上側プレート８０は、前記の下側プレート
７１と実質上同一形状であり、図１９に示すように矩形
開口８２を有し、これがキャビティ８３を形成してい
る。
【００８７】上金型８１にも、樹脂まわり込み防止溝８
４が形成してある。
【００８８】上金型８１がセットされると、図２０に示
すように、第１には、組立体６４，６１，６４の枠部
が、下側プレート７１と上側プレート８０との間でクラ
ンプされて固定される。
【００８９】第２には、キャビティ７６とキャビティ８
３とが合わさってキャビティ８５が形成される。
【００９０】第３には、形成されたキャビティ８５内
に、放熱板６３（２９）、ステージ２２、半導体チップ
２１、放熱板６３（２８）が収まる。
【００９１】第３には、サポートバー６２ｂが多少弾性
変形せしめられ、サポートバー６２ａ内に生じた弾性力
により、放熱板６３（２９）が下金型７１に力Ｆで押し
当たり、放熱板６３（２８）が上金型８１に力Ｆで押し
当たった状態となる。
【００９２】モールド工程５３ 上金型８１をセットした後、この状態を３０秒から１分
間保持する。
【００９３】これにより、上下の放熱板６３（２８），
６３（２９）の温度が、上下金型８１，７０の温度と等
しくされる。
【００９４】この後、図２０中、エポキシ系の樹脂をラ
ンナ７７を通してゲート７８からキャビティ８５内に注
入する。
【００９５】図２１はモールド工程５４が完了したとき
の状態を示す。
【００９６】９０は樹脂であり、キャビティ８５内を占
めており、樹脂パッケージ本体２７を構成する。これに
より、ステージ２２、半導体チップ２１、ワイヤ２６、
インナリード部（図示せず）、サポートバー６２ｂ（３
０，３１）、放熱板６３（２８，２９）の周囲の段部６
３ａが、樹脂９０内に埋設された状態となる。
【００９７】また、第１には、放熱板６３（２９），６
３（２８）が夫々下金型７０及び上金型８１に押し付け
られていることにより、第２には、放熱板６３（２
９），６３（２８）の周縁に沿う部分に、樹脂溜めとし
て機能する溝７４，８４が存在して樹脂が溝７４，８４
を越えてこの内側にまでは入り込まないことにより、樹
脂が放熱板６３（２９）と下金型８０との間及び放熱板
６２（２８）と上金型８１との間に入り込んでバリとな
ることが防止される。
【００９８】モールド後は、図２２に示すように、上金
型８１を引き上げて外し、次いで下側プレート７１を下
金型７０より引き離す。
【００９９】これにより、樹脂パッケージ本体２７及び
ランナ９２が、下側プレート７１と共に、下金型７０か
ら離型される。
【０１００】図２３は、下側プレート７１と共に離型さ
れた樹脂パッケージ本体２７を示す。
【０１０１】次いで、図２２中、ゲート９３の個所で切
断してランナ９２を切離して、樹脂パッケージ本体２７
を下側プレート７１から離型するこれにより、図２４及
び図２５に示す状態となる。
【０１０２】放熱抜用フレーム除去工程５４ 図２４中、線９５の場所で、上下のフレーム６２のサポ
ートバー６２ｂを切断し、フレーム６２を除去する。
【０１０３】これにより、図２６及び図２７に示す状態
となる。
【０１０４】半田メッキ工程５５ 図２６及び図２７中、放熱板６３（２８，２９）の表面
をマスキングした状態で半田メッキを行う。
【０１０５】放熱板６３（２８，２９）はサポートバー
の個所でリードフレーム６０と電気的に接続してあるた
め、マスキングをしないと放熱板６３の表面にも半田メ
ッキが付着してしまう。また、半田メッキ上へ捺印する
と、実装時の温度で半田メッキが溶けて、捺印が消えて
しまう。そこで、放熱板６３の表面に半田メッキが付着
することを避ける必要があるからである。
【０１０６】なお、放熱板６３が電気絶縁性を有する材
料製である場合には、上記のマスキングは必要でない。
【０１０７】この後は、従来と同じである。
【０１０８】捺印工程５６ 放熱板６３（２８）の表面に、型番等を捺印する。
【０１０９】切断・曲げ工程５７ 最後に、サポートバー２３を、図２６中、線９６に沿っ
て切断してリードフレーム６０を切り離し、タイバー７
９を複数個所で切断すると共に、アウターリード部２４
ｂを図１及び図２に示すように曲げる。
【０１１０】これにより、図１及び図２に示す半導体装
置２０が得られる。
【０１１１】上記より分かるように、半導体装置２０
は、放熱板−フレーム組立体組立工程５０及びセッティ
ング工程５２以外は、従来と実質上同じ工程を経て製造
される。
【０１１２】工程５０は半導体チップ２１とは無関係に
行われ、工程５２は、組立体６１と組立体６４とを重ね
合わせるだけであり不良を作る要因が少ない工程であ
る。このため、半導体装置２０は図３０に示す従来の半
導体装置１０と同程度に歩留り良く製造しうる。
【０１１３】図１中、９７はゲート跡であり、樹脂パッ
ケージ本体１５の下側寄りの中央に位置している。
【０１１４】図２８及び図２９は、本発明の別の実施例
になる半導体装置２０Ａを示す。
【０１１５】各図中、図２に示す構成部分と対応する部
分には、同一符号を付し、その説明は省略する。
【０１１６】２２Ａはステージであり、半導体チップ２
１の約１０倍程度大きいサイズを有する。
【０１１７】これにより、半導体チップ２１の熱が装置
２０Ａの下面側から放熱される過程をみると、まず熱
は、矢印１００で示すようにステージ２Ａ全面に広が
り、更には放熱板２９に拡がって空気中に放熱される。
【０１１８】ここで、ステージ２２Ａのサイズが図２の
ステージ２２に比べて格段に大きいため、ステージ２Ａ
で熱の拡がり具合が広くなり、半導体チップ２１の熱
は、図２の装置２０の場合に比べて、より効率良く放熱
される。
【０１１９】なお、ステージ２２Ａのサイズを大きくし
たことにより、半導体チップ２１とインナーリード部２
４ａとの間の距離が長くなり、張ったワイヤがたわみ易
くなり、樹脂封止時にたわんで接触してショートを起こ
し易くなる。
【０１２０】そこで、枠状をなし、上面にパッド１１０
を有する中継基板１１１を、半導体チップ２１に囲繞し
てステージ２２Ａ上に固定し、ワイヤを中継基板１１０
上のパッド１１１で一旦中継して張るようにしてある。
【０１２１】２６Ａは、インナーリード部２４ａと中継
基板１１１との間のワイヤ、２６Ｂは、中継基板１１１
と半導体チップ２１との間のワイヤである。
【０１２２】
【発明の効果】以上説明した様に、請求項１の発明によ
れば、放熱板を上面側だけに設けた従来のものに比べ
て、放熱性の向上を図ることが出来る。
【０１２３】これにより、従来は消費電力が高いために
セラミックパッケージにしか搭載できなかったＭＰＵ等
の半導体チップを樹脂パッケージに組込むことが出来、
製造コストを従来の１／５〜１／１０とすることが出来
る。
【０１２４】請求項３の発明によれば、ステージ内で熱
を広い範囲に拡げることが出来るため、ステージが通常
のサイズである場合に比べて、放熱性を向上し得る。
【０１２５】また、中継基板を設けたことにより、一本
のワイヤの長さを短くして張ったワイヤの剛性が過度に
低下して、ショートが発生することを防止できる。
【０１２６】請求項２の発明によれば、放熱板を上下に
有する構成の半導体装置を、途中で不良としてしまう危
険を少なくして製造することが出来、よって、上記半導
体装置を歩留り良く製造出来る。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例を示す一部切截
斜視図である。
【図２】図１中、II−II線に沿う断面図である。
【図３】図２の半導体装置における放熱を説明する図で
ある。
【図４】図１の半導体装置の放熱特性を示す図である。
【図５】本発明の半導体装置の製造方法の一実施例の工
程図である。
【図６】半導体チップ−リードフレーム組立体を示す図
である。
【図７】放熱板用フレームの一部を示す図である。
【図８】放熱板を示す図である。
【図９】かしめ前の状態を示す図である。
【図１０】放熱板−フレーム組立体の要部の平面図であ
る。
【図１１】図１０中、XI−XI線に沿う断面図である。
【図１２】下側プレートセット工程を示す図である。
【図１３】下側プレートをセットした状態を示す、図１
２中、XIII−XIII線に沿う断面図である。
【図１４】組立体セット工程を説明する斜視図である。
【図１５】組立体セット工程を説明する側面図である。
【図１６】組立体をセットした状態を示す側面図であ
る。
【図１７】組立体をセットした状態を示す平面図であ
る。
【図１８】上金型セット工程を説明する斜視図である。
【図１９】上金型セット工程を説明する側面図である。
【図２０】上金型をセットした状態を示す側面図であ
る。
【図２１】モールド工程を説明する図である。
【図２２】離型を説明する図である。
【図２３】下プレートと共に離型された樹脂パッケージ
本体を示す図である。
【図２４】下側プレートから離型した後の状態を示す平
面図である。
【図２５】図２４中、XXV −XXV 線に沿う断面図であ
る。
【図２６】放熱板用フレームを除去した後の状態を示す
図である。
【図２７】図２６中、XXVII −XXVII 線に沿う断面図で
ある。
【図２８】本発明の半導体装置の別の実施例を示す図で
ある。
【図２９】図２８中、ステージの上面の構成を示す図で
ある。
【図３０】従来の半導体装置の１例を示す図である。
【符号の説明】
２０ 半導体装置 ２１ 半導体チップ（ＭＰＵ） ２２，２２Ａ ステージ ２３ サポートバー ２４ リード ２５ パッド ２６，２６Ａ，２６Ｂ ワイヤ ４０ 半導体チップの中心 ４１，４３，４４，４５，４６，４８，４９，１００
熱の流れを示す矢印 ４２，４７ 樹脂部分 ５０，５１，５１−１，５１−２，５２，５２−１，５
２−２，５２−３，５３，５４，５５，５６，５７ 工
程 ６０ リードフレーム ６１ 半導体チップ−リードフレーム組立体 ６２ 放熱板用フレーム ６２ａ 枠部 ６２ｃ 位置決め用孔 ６２ｄ 孔 ６３ 放熱板 ６３ａ 段部 ６３ｂ 腕部 ６３ｃ かしめ用突起 ６４ 放熱板−フレーム組立体 ７０ 下金型 ７１ 下側プレート ７２ ランナー溝 ７３ ゲート溝 ７４ 樹脂まわり込み防止溝 ７５ 矩形開口 ７６ キャビティ ７７ ランナ ７８ ゲート ７９ ダイバー樹脂止め ８０ 上側プレート ８１ 上金型 ８２ 矩形開口 ８３ キャビティ ８４ 樹脂まわり込み防止溝 ８５ キャビティ ９０ 樹脂 ９２ ランナ ９３ ゲート ９５，９６ 切断位置を示す線 ９７ ゲート跡 １１０ パッド １１１ 中継基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 迫田 英治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 鈴木 義美 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップ（２１）と、該半導体チッ
    プを支持するステージ（２２，２２Ａ）と、ワイヤボン
    ディングされたインナーリード部（２４ａ）とアウター
    リード部（２４ｂ）とよりなるリード（２４）を有する
    矩形状のリードフレーム（６０）と、該半導体チップ、
    該ステージ及び該リードのうちの該インナーリード部を
    封止した樹脂パッケージ本体（２７）とを有する半導体
    装置において、 一端が、該リードフレームのコーナー部と接し、他端が
    該リードフレームのチップ搭載側に延出された第１のサ
    ポートバー（３０）と、 一端が、該リードフレームのコーナー部と接し、他端が
    該リードフレームのチップ搭載側と反対側に延出された
    第２のサポートバー（３１）と、 該第１のサポートバーの該他端と接続された第１の放熱
    板（２８）と、 該第２のサポートバーの該他端と接続された第２の放熱
    板（２９）とを有する構成としたことを特徴とする半導
    体装置。
  2. 【請求項２】 請求項１において、 上記ステージ（２２Ａ）は、半導体チップの１０倍程度
    大きいサイズを有し、 且つ該ステージ上に、パッド（１１０）を有し、ワイヤ
    が中継される枠状の中継基板（１１１）を、半導体チッ
    プ（２１）を囲繞して設けてなる構成としたことを特徴
    とする半導体装置。
  3. 【請求項３】 リードフレームのステージ上に半導体チ
    ップを接着するダイボンディング工程と、ワイヤを張る
    ワイヤボンディング工程とよりなり、半導体チップ−リ
    ードフレーム組立体（６１）を組立てる半導体チップ−
    リードフレーム組立体組立工程（５１）と、 フレームに放熱板を固定して放熱板−フレーム組立体
    （６４）を組立てる放熱板−フレーム組立体組立工程
    （５０）と、 上記一の放熱板−フレーム組立体（６４）、上記半導体
    チップ−リードフレーム組立体（６１）、別の放熱板−
    フレーム組立体（６４）の順で重ね合わせて型内にセッ
    ティングする工程（５２）と、 型内に樹脂を注入してモールドする工程（５３）と、 放熱板−フレーム組立体のフレームを取り除く放熱板用
    フレーム除去工程（５４）と、 残った半導体チップ−リードフレーム組立体のリードフ
    レームを切断し、リード曲げを行う切断・曲げ工程（５
    ７）とよりなる構成としたことを特徴とする半導体装置
    の製造方法。
JP5057542A 1993-03-17 1993-03-17 半導体装置及びその製造方法 Withdrawn JPH06275759A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5057542A JPH06275759A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法
US08/667,326 US5703398A (en) 1993-03-17 1996-06-20 Semiconductor integrated circuit device and method of producing the semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5057542A JPH06275759A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH06275759A true JPH06275759A (ja) 1994-09-30

Family

ID=13058660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5057542A Withdrawn JPH06275759A (ja) 1993-03-17 1993-03-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US5703398A (ja)
JP (1) JPH06275759A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880176A3 (en) * 1997-05-19 1999-01-20 Nec Corporation Semiconductor device having pellet mounted on radiating plate thereof
JP2003282589A (ja) * 2002-03-26 2003-10-03 Denso Corp 半導体装置の製造方法
KR100659376B1 (ko) * 2001-07-26 2006-12-18 가부시키가이샤 덴소 트랜스퍼 몰딩 전력장치 및 그의 제조방법
JP2021061653A (ja) * 2019-10-03 2021-04-15 株式会社ジェイテクト モータ装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362530B2 (ja) * 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5747874A (en) * 1994-09-20 1998-05-05 Fujitsu Limited Semiconductor device, base member for semiconductor device and semiconductor device unit
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
JP3003638B2 (ja) * 1997-08-05 2000-01-31 日本電気株式会社 半導体装置、その製造方法
TW393748B (en) * 1997-08-22 2000-06-11 Enomoto Kk Manufacturing of semiconductor devices and semiconductor lead frame
US5929514A (en) * 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
JP2000150730A (ja) * 1998-11-17 2000-05-30 Fujitsu Ltd 半導体装置及びその製造方法
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
EP1352426A2 (en) * 2000-08-17 2003-10-15 Authentec Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the ic
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US6614102B1 (en) 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6707168B1 (en) * 2001-05-04 2004-03-16 Amkor Technology, Inc. Shielded semiconductor package with single-sided substrate and method for making the same
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US20040264148A1 (en) * 2003-06-27 2004-12-30 Burdick William Edward Method and system for fan fold packaging
CN1868057A (zh) * 2003-10-17 2006-11-22 皇家飞利浦电子股份有限公司 用于提供导线框架基引线键合电子封装的双侧冷却的方法及通过其制造的器件
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
WO2006087770A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージユニット
US7582951B2 (en) 2005-10-20 2009-09-01 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
JP2007300059A (ja) * 2006-04-03 2007-11-15 Denso Corp 半導体装置およびその製造方法
US7808087B2 (en) * 2006-06-01 2010-10-05 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US8089166B2 (en) * 2006-12-30 2012-01-03 Stats Chippac Ltd. Integrated circuit package with top pad
US7902644B2 (en) * 2007-12-07 2011-03-08 Stats Chippac Ltd. Integrated circuit package system for electromagnetic isolation
US8507319B2 (en) * 2007-12-07 2013-08-13 Stats Chippac Ltd. Integrated circuit package system with shield
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
KR101412913B1 (ko) * 2012-07-31 2014-06-26 삼성전기주식회사 반도체 패키지, 반도체 패키지 제조 방법 및 반도체 패키지 제조 금형
JP6891904B2 (ja) * 2017-02-06 2021-06-18 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171651A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5177669A (en) * 1992-03-02 1993-01-05 Motorola, Inc. Molded ring integrated circuit package
JP3322429B2 (ja) * 1992-06-04 2002-09-09 新光電気工業株式会社 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0880176A3 (en) * 1997-05-19 1999-01-20 Nec Corporation Semiconductor device having pellet mounted on radiating plate thereof
US6242797B1 (en) 1997-05-19 2001-06-05 Nec Corporation Semiconductor device having pellet mounted on radiating plate thereof
KR100328746B1 (ko) * 1997-05-19 2002-05-09 가네꼬 히사시 방열판상에장착된펠릿을구비하는반도체장치및제조방법
KR100659376B1 (ko) * 2001-07-26 2006-12-18 가부시키가이샤 덴소 트랜스퍼 몰딩 전력장치 및 그의 제조방법
JP2003282589A (ja) * 2002-03-26 2003-10-03 Denso Corp 半導体装置の製造方法
JP2021061653A (ja) * 2019-10-03 2021-04-15 株式会社ジェイテクト モータ装置

Also Published As

Publication number Publication date
US5703398A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
JPH06275759A (ja) 半導体装置及びその製造方法
TW200414473A (en) Lead frame and method of manufacturing the same
JP2004349316A (ja) 半導体装置及びその製造方法
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JP3239640B2 (ja) 半導体装置の製造方法および半導体装置
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
JPH10335577A (ja) 半導体装置及びその製造方法
JPS60137041A (ja) 樹脂封止形半導体装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2004335493A (ja) 半導体装置の実装構造
JPH03266456A (ja) 半導体チップ用放熱部材及び半導体パッケージ
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH0846100A (ja) 半導体集積回路装置
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2002124627A (ja) 半導体装置及びその製造方法
US20230197575A1 (en) Die attach adhesive-ready lead frame design
JP2765507B2 (ja) 樹脂封止型半導体装置の製造方法
JPH046860A (ja) 半導体装置
KR200167587Y1 (ko) 반도체 패캐이지
JPH04124860A (ja) 半導体パッケージ
JP2002064174A (ja) 半導体装置及びその製造方法
JPH11219969A (ja) 半導体装置
JPS6184043A (ja) プラグインパツケ−ジ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000530