KR100328746B1 - 방열판상에장착된펠릿을구비하는반도체장치및제조방법 - Google Patents

방열판상에장착된펠릿을구비하는반도체장치및제조방법 Download PDF

Info

Publication number
KR100328746B1
KR100328746B1 KR1019980016763A KR19980016763A KR100328746B1 KR 100328746 B1 KR100328746 B1 KR 100328746B1 KR 1019980016763 A KR1019980016763 A KR 1019980016763A KR 19980016763 A KR19980016763 A KR 19980016763A KR 100328746 B1 KR100328746 B1 KR 100328746B1
Authority
KR
South Korea
Prior art keywords
heat sink
resin member
pellet
semiconductor device
exposed
Prior art date
Application number
KR1019980016763A
Other languages
English (en)
Other versions
KR19980086923A (ko
Inventor
세이지 이찌까와
다께시 우메모또
도시아끼 니시베
가즈나리 사또
구니히꼬 쓰보따
마사또 스가
요시까즈 니시무라
게이따 오까히라
다쓰야 미야
도루 기따꼬가
가즈히로 다하라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980086923A publication Critical patent/KR19980086923A/ko
Application granted granted Critical
Publication of KR100328746B1 publication Critical patent/KR100328746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

방열판 상에 장착된 펠릿을 구비하는 반도체 장치가 개시된다. 방열판은 중앙 부분이 양단 부분보다 높게 배치되도록 형성된다. 펠릿은 방열판 중앙 부분 하면 상에 장착되고, 방열판 중앙 부분의 상면은 수지부재 상단에 노출된다. 하면 상에 펠릿이 장착된 방열판의 중앙 부분의 상면이 수지부재로부터 노출되기 때문에, 펠릿에 의해 발생되는 열이 효과적으로 방출될 수 있다.

Description

방열판 상에 장착된 펠릿을 구비하는 반도체 장치 및 제조 방법{SEMICONDUCTOR DEVICE HAVING PELLET MOUNTED ON RADIATING PLATE THEREOF AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 장치에 관한 것으로, 특히 방열판 상에 장착된 펠릿을 구비한 반도체 장치 및 반도체 장치 제조 방법에 관한 것이다.
통상적으로, LSI (대규모 집적 회로) 및 트랜지스터 칩과 같은 반도체 장치는 다양한 전자 장치들에서 사용된다. 일반적으로, 상기 장치들에 있어서, 반도체 회로를 구비한 펠릿이 수지부재 속에 둘러싸이고, 연장된 도체판 (elongated conductive plate) 으로부터 각각 형성된 다수의 리드 단자는 수지부재의 양측 상에 설치된다.
리드 단자가 수지부재 내부에 있는 펠릿의 접속 패드에 접속되기 때문에, 만약 반도체 장치가 회로 기판 상에 장착되고, 리드 단자들이 신호선에 접속된다면,다양한 신호들이 펠릿에 입력되고, 출력될 수 있다.
그러나, 펠릿이 신호를 입력/출력할 때, 전술한 반도체 장치는 부득이 열을 발생시키게 된다. 예컨대, 휴대용 전화기 세트의 전파 전송용으로 사용되는 반도체 장치에서는 많은 양의 전력을 소비하기 때문에, 펠릿은 많은 양의 열을 발생시키게 된다. 따라서, 상기 열을 효과적으로 방출하는 것이 필요하다.
예컨대, 일본 특개평 209054/94 호에서 개시된 반도체 장치에서, 방열판은 중앙 부분에서 수지부재 하단 부분으로 노출되고, 따라서 펠릿에 의해 발생된 열은 방열판 중앙 부분으로부터 방출될 수도 있다.
그러나, 방열판 중앙 부분은 회로 기판의 도체 패턴에 땜납으로 접속될 수 없기 때문에, 이 위치에서 방열 효과를 기대할 수 없다.
다른 한편으로는, 일본 특개평 224326/94 호에서 개시된 또다른 반도체 장치에서, 방열판은 중앙 부분에서 수지부재 하단 부분으로 노출되고, 네 개의 코너 부분들에서 수지부재 상단 부분으로 노출되어, 펠릿에 의해 발생된 열이 방열판 중앙 부분 및 네 개의 코너 부분들로부터 방출될 수도 있다.
그러나, 수지부재 상단에 노출된 방열판의 네 개의 코너 부분이 회로 기판의 도체 패턴에 땜납으로 접속될 수 없어서, 방열하는데 많이 기여할 수 없다.
한편, 일본 특개평 63142/90 호에 개시된 또다른 반도체 장치에서, 방열판은 중앙 부분뿐만 아니라, 양단 부분에서, 수지부재 하단에 노출되어서, 상기 펠릿에 의해 발생된 열이 방열판 중앙 부분 및 양단 부분으로부터 방출될 수도 있다.
그러나, 수지부재 하단에 노출된 방열판의 양단 부분은, 회로 기판의 도체 패턴에 땜납으로 연결될 수 있기 때문에, 방열에 기여는 하지만, 이것은 펠릿에 의해 발생된 열을 충분히 방출하기에는 충분치 않다.
본 발명의 목적은 펠릿에 의해 발생된 열을 충분히 방출할 수 있는 반도체 장치를 제공하는 것이다.
도 1a 는 반도체 장치의 외양을 도시한 평면도.
도 1b 는 반도체 장치의 또다른 외양을 도시한 측면 입면도.
도 1c 는 반도체 장치의 더 자세한 외양을 도시한 정면 입면도.
도 2 는 히트 싱크가 장착된 반도체 장치를 도시한 측면 입면도.
도 3a 는 리드 프레임의 중요 부분을 도시한 평면도.
도 3b 는 리드 프레임의 중요 부분을 도시한 측면 입면도.
도 4a 는 펠릿이 장착된 리드 프레임을 도시하는 평면도.
도 4b 는 폘릿이 장착된 리드 프레임을 도시하는 측면 입면도.
도 5a 는 리드 단자가 본딩 와이어에 의해 펠릿에 접속되는 것을 도시하는 평면도.
도 5b 는 리드 단자가 본딩 와이어에 의해 펠릿에 접속되는 것을 도시한 측면 입면도.
도 5c 는 도 5a 의 라인 A-A 를 따라 절단된 종단면의 정면 입면도.
도 6a 는 몰드된 상태에서 수지부재를 도시한 평면도.
도 6b 는 몰드된 상태에서 수지부재를 도시하는 측면 입면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 집적 회로 장치 2 펠릿
3 방열판 4 접속 패드
5 리드 단자 6 내측 부분
7 본딩 와이어 8 수지부재
9 양단 부분 10 중앙 부분
11 외측 부분 12 히트 싱크
본 발명이 적용된 재래식 반도체 장치에서, 다수의 접속 패드가 설치된 상기 반도체 회로를 구비한 펠릿이 방열판에 장착되고, 연장된 도체판으로부터 각각 형성된 다수의 리드 단자는 펠릿의 외측에 배치된다. 펠릿의 리드 단자 및 접속 패드는 본딩 와이어에 의해 각각 서로 접속되고, 리드 단자의 본딩 와이어 및 내측 부분은 수지부재의 내부에 둘러싸이게 된다.
전술한 바와 같은 구조를 구비한 반도체 장치에 관한 본 발명에 있어서, 방열판은 중앙 부분이 양단 부분보다 높게 배치되며, 방열판의 중앙 부분의 상면은 수지부재의 상단에 배치되는 반면, 펠릿은 방열판의 중앙 부분의 하면에 장착된다.
따라서, 방열판의 양단 부분보다 높게 배치된 중앙 부분은 수지부재 상단에 노출되며, 펠릿은, 상기 방법으로 수지부재로부터 상면이 노출된 방열판의 중앙 부분의 하면에 장착되기 때문에, 펠릿에 의해 발생된 열이 방열판의 중앙 부분으로부터 효과적으로 방출될 수 있게 된다.
본 발명에서, 반도체 장치가 회로 기판 상에 장착된 방향이 상부 방향을 나타내고, 상기 방향에 수직한 방향은 측면 방향을 나타낸다는 점이 주목된다.그러나, 상기 방향은 설명을 간단히 하기 위해서 편의상 사용되고, 상기 장치가 제조되거나, 실제 사용될 때에는, 어떤 방향도 제한하지 않는다.
또한, 본 발명에서 방열판은 펠릿이 장착되며, 펠릿으로부터의 열을 방출하는데 기여하며, 또한 예컨대, 금속으로 아일랜드가 형성되는 것을 허용하는 부재를 나타낸다.
본 발명의 반도체 장치에서, 방열판 양단은 수지부재 양단 부분의 하면에 노출될 수도 있다.
따라서, 방열판의 양단 부분은 회로 기판의 도체 패턴들과 땜납으로 직접 접속될 수 있다. 이 경우에, 펠릿에 의해 발생된 열이 방열판 중앙 부분뿐만 아니라, 양단 부분으로부터 방출될 수 있기 때문에, 방열 특성이 더욱 효과적으로 향상될 수 있다. 또한, 회로 기판에 대한 납땜이 확실히 수행될 수 있고, 불균일한 납땜으로부터 발생하는 열적 저항의 분산이 감소될 수 있다.
본 발명의 반도체 장치에서, 본딩 와이어는 펠릿의 하면 상의 접속 패드 및 리드 단자의 내측 부분의 하면 상의 접속 패드를 서로 접속할 수도 있다.
따라서, 펠릿이 재래식 배치에 대해 상하 방향이 역전되어 배치된다 하더라도, 접속 패드는 리드 단자와 마찬가지로 동일한 방향에서 접속된다. 특히, 펠릿의 하면 상에 배치된 접속 패드는 리드 단자와 동일한 방향으로 본딩 와이어에 의해서 쉽게 접속될 수 있다.
본 발명의 반도체 장치에서, 리드 단자의 외측 부분이 수지부재의 하면과 같은 높이로 배치되고, 내측 부분은 외측 부분보다 높게 배치되는 형태로 리드 단자가 형성될 수도 있다.
따라서, 본딩 와이어가 접속된 리드 단자 내측 부분의 하면이 수지부재의 하단보다 높게 배치되기 때문에, 리드 단자 내측 부분의 하면에 접속된 본딩 와이어는 수지부재로부터 전혀 노출되지 않는다.
본 발명의 반도체 장치에서, 히트 싱크가 수지부재로부터 노출된 방열판 중앙 부분 상면 상에 설치될 수도 있다.
따라서, 비록 수지부재의 상단에 노출된 방열판의 중앙 부분이 회로 기판의 도체 패턴에 연결될 수 없다하더라도, 히트 싱크를 통한 효율적인 방열에 기여한다. 결과적으로, 방열판의 중앙 부분의 방열 특성은 히트 싱크에 의해서 향상될 수 있다.
본 발명이 적용된 반도체 장치를 제조하는 종래 방법에 있어서, 다수의 리드 단자 및 단일 방열판이 지지봉 (tie bar) 및/또는 날개차 (runner) 에 의해 서로 일체화되어 접속된 단일 리드 프레임이 형성된다. 다수의 접속 패드가 설치된 반도체 회로를 구비한 펠릿이 리드 프레임의 방열판 부분 상으로 장착되고, 펠릿의 다수의 접속 패드 및 리드 프레임의 다수의 리드 단자는 각각 다수의 본딩 와이어에 의해서 서로 접속된다.
펠릿 및 본딩 와이어는 일체화되어 리드 프레임 상에 장착되며, 리드 프레임은 적어도 한 쌍의 상호 제거가능 금속 몰드의 공동 (cavity) 속으로 설치되어, 리드 단자 외측 부분이 금속 몰드에 의해서, 그리고 금속 몰드 사이에서, 유지되며, 용융된 수지는 금속 몰드의 공동 속으로 채워진다.
수지가 응고될 때까지 채워진 수지를 방치하면, 적어도 방열판의 일부분, 펠릿, 본딩 와이어 및 리드 단자 내측 부분이 수지 속에 둘러싸이고, 리드 단자 외측 부분들이 외부로 노출된 수지부재가 형성된다. 리드 프레임의 지지봉 및/또는 날개차는 방열판 및 다수의 리드 단자를 서로 개별적으로 분리하기 위해서 절단된다.
전술한 반도체 장치 제조 방법에 관한 본 발명에 따르면, 리드 프레임이 형성될 때, 방열판은 중앙 부분이 양단 부분보다 더 높게 배치되며, 리드 단자는 내측 부분이 외측 부분보다 더 높게 배치되도록 형성된다.
펠릿이 리드 프레임 상에 장착될 때, 접속 패드가 아래로 배치되도록 방열판 부분의 하면 상에 장착된다. 펠릿 및 리드 단자가 본딩 와이어에 의해 접속될 때, 펠릿의 하면 상의 접속 패드 및 리드 단자 내측 부분의 하면은 각각 서로 접속된다.
리드 프레임이 금속 몰드의 내부에 설치될 때, 방열판 양단 부분 및 리드 단자 외측 부분은 한 쌍의 금속 몰드에 의해, 그리고 한 쌍의 금속 몰드 사이에서 유지되며, 방열판 중앙 부분 상면은 금속 몰드의 내면과 접촉된다.
따라서, 전술한 대로 본 발명의 방법에 의해 제조된 반도체 장치에서, 방열판의 양단 부분보다 높게 배치된 중앙 부분은 수지부재의 상단에 노출된다. 동일한 방식으로 그 상면이 수지부재로부터 노출된 상기 방열판 중앙 부분의 하면 상에 펠릿이 장착되기 때문에, 펠릿에 의해 발생한 열은 방열판의 중앙 부분으로부터 효과적으로 방출될 수 있다.
간단히 말하면, 본 발명의 생산 방법으로, 하면 상에 펠릿이 장착된 방열판의 중앙 부분 상면이 수지부재로부터 노출된 구조체인 반도체 장치가 용이하게 실현될 수 있다. 또한, 방열판 및 다수의 리드 단자가 단일 리드 프레임으로부터 동시에 형성되기 때문에, 방열판 및 리드 단자가 서로 분리되어 형성되는 선택적 생산 방법보다 생산성이 더 높다.
본 발명의 실시예들을 도시한 첨부 도면을 참고한 다음의 설명에서, 상기 목적과 또다른 목적 및 본 발명의 특징과 장점들이 명확해질 것이다.
본 발명의 실시예인 집적 회로 장치 (1) 는 도 1a 내지 도 1c 에서 도시된 바와 같이 반도체 회로로부터 형성된 집적 회로의 펠릿 (2) 을 구비한다. 상기 펠릿 (2) 은 금속성의 아일랜드 형태로 방열판 (3) 상에 장착된다.
펠릿 (2) 은 다수의 접속 패드 (4) 를 구비한다. 방열판 (3) 은 양측면 상에 배치된 다수의 리드 단자를 구비한다.
펠릿 (2) 의 다수의 접속 패드 (4) 및 다수의 리드 단자 (5) 의 내측 부분 (6) 은 다수의 본딩 와이어 (7) 에 의해서 각각 서로 접속된다. 펠릿 (2), 방열판 (3) 의 일부분, 본딩 와이어 (7) 및 리드 단자 (5) 의 내측 부분 (6) 은 수지부재 (8) 의 내부에 싸인다.
그러나, 본 실시예의 집적 회로 장치 (1) 에서 방열판 (3) 은 양단 부분 (9) 이 중앙 부분 (10) 보다 높게 배치된 아치 형태로 형성된다. 방열판 (3) 의 중앙 부분 (10) 의 상면은 수지부재 (8) 의 상단에 노출되고, 양단 부분 (9) 은 수지부재 (8) 의 양단 부분의 하단에서 외부로 노출된다.
또한, 펠릿 (2) 은 하면 상에 접속 패드 (4) 가 배치되도록 배치된다. 펠릿 (2) 은 방열판 (3) 의 중앙 부분 하면 상에 탑재된다.
리드 단자 (5) 는 각각 크랭크 (crank) 형태로 형성된다. 수지부재 (8) 로부터 외부로 연장된 리드 단자 (5) 의 외측 부분 (11) 이 수지부재 (8) 의 하단 면과 같은 높이로 배치되는 반면, 내측 부분 (6) 은 외측 부분 (11) 보다 더 높게 배치된다. 또한, 본딩 와이어 (7) 는 펠릿 (2) 의 하면 및 리드 단자 (5) 의 내측 부분 (6) 의 하면 상의 접속 패드를 서로 연결한다.
전술한 구조를 구비한 본 발명의 집적 회로 장치 (1) 는 회로 기판 (도시되지 않음) 의 상면 상에 장착된다.
이 경우에, 수지부재 (8) 의 측면으로부터 외부로 연장된 다수의 리드 단자 (5) 의 외측 부분 (11) 은 각각 회로 기판의 다수의 신호 라인과 땜납에 의해 접속된다. 수지부재 (8) 의 정면 및 배면으로부터 외부로 연장된 방열판 (3) 의 양단 부분 (9) 은, 회로 기판의 접지선과 같은 도체 패턴과 땜납에 의해 접속된다.
또한, 도 2 에서 도시된 바와 같이, 분리된 부재로서 형성된 히트 싱크 (12) 는 수지부재 (8) 의 상단에 노출된 방열판 (3) 의 중앙 부분 (10) 에 실버 페이스트 (silver paste) 또는 금석 (gold tin) 과 같은 열전도성 접착제에 의해서 부착된다.
또다른 방법으로 집적 회로 장치 (1) 의 방열판 (3) 의 중앙 부분 (10) 을 수지부재 (8) 보다 더 큰 또다른 방열판의 중앙부분 (도시되지 않음) 에 부착시키고, 방열판의 양단을 나사로 회로 기판에 고정시키는 것이 가능하다는 점이 주목된다.
전술한 조건에서, 본 실시예의 집적 회로 장치 (1) 는 펠릿 (2) 이 리드 단자 (5) 를 통해 회로 기판의 신호선에게 및/또는 신호선으로부터, 다양한 신호를 입력 및/또는 출력할 수 있기 때문에 다양한 신호 처리를 할 수 있다.
비록 동일한 방법으로 작동하는 펠릿 (2) 이 부득이하게 열을 발생시킨다하더라도, 열은 방열판 (3) 에 의해 효과적으로 방출될 수 있다.
특히, 중앙 부분 (10) 에 펠릿 (2) 이 장착된 방열판 (3) 의 양단 부분 (9) 은 수지부재 (8) 의 하면에 노출된다. 양단 부분 (9) 이 땜납에 의해 직접 회로 기판 도체 패턴에 접속되기 때문에, 펠릿 (2) 에 의해 발생된 열은 방열판 (3) 양단 부분 (9) 으로부터 효과적으로 방출될 수 있다.
또한, 펠릿 (2) 이 탑재된 방열판 (3) 의 중앙 부분 (10) 이 수지부재 (8) 의 상단에 노출된다. 히트 싱크 (12) 가 중앙 부분 (10) 에 장착되기 때문에, 펠릿 (2) 에 의해 발생된 열은 방열판 (3) 의 중앙 부분 (10) 으로부터 효과적으로 방출될 수 있다.
전술한 바와 같이, 방열판 (3) 의 중앙 부분 (10) 에서 방열하기 위해 펠릿 (2) 이 상하 방향이 역전된 조건으로 배치되는 동안, 본딩 와이어 (7) 가 펠릿 (2) 하면 및 리드 단자 (5) 의 내측 부분 (6) 의 하면 상의 접속 패드 (4) 를 상호 접속시키기 때문에, 상기 접속은 매우 용이하다.
또한, 본딩 와이어 (7) 가 연결된 리드 단자 (5) 의 내측 부분 (6) 은, 전술한 바와 같이 외측 부분 (11) 보다 높게 배치되기 때문에, 본딩 와이어 (7) 는 수지부재 (8) 로부터 노출되지 않는다. 또한, 내측 부분 (6) 의 외측 부분 (11) 이 수지부재 (8) 의 하면과 같은 높이로 배치되기 때문에, 집적 회로 장치 (1) 는 평면 장착을 허용한다.
여기서, 본 실시예의 집적 회로 장치 (1) 의 제조 방법의 개요를 도 3a 내지 도 6b 를 참고하여 설명한다.
생산 방법을 용이하게 설명하기 위해, 도 3a 내지 도 6b 에서는, 도 1a 내지 도 1c 및 도 2 에서와 상하 방향이 역전된 조건에서, 상기 부분들을 도시하고 있다.
우선, 다수의 리드 단자 (5) 및 지지봉에 의해 일체화되어 서로 접속된 단일 방열판 (3) 을 구비한 리드 프레임은 매우 얇은 금속판의 에칭에 의해 형성된다.
그런 후, 리드 프레임은 프레스 기계에 의해 변형되어 방열판 (3) 의 형상을 이루어서, 도 3b 에서 도시된 바와 같이 중앙 부분 (10) 이 양단 부분 (9) 보다 높게 배치된 아치 형상을 만들고, 리드 단자 (5) 를 크랭크 형상으로 각각 만들어서 내측 부분 (6) 이 외측 부분 (11) 보다 높게 배치될 수도 있다.
전술한 바와 같이 도 3a 내지 도 6b 의 부품들이 상하 방향이 역전된 조건에서 도시되었기 때문에, 상기 도면들에서는, 방열판 (3) 중앙 부분 (10) 이 양단 부분 (9) 보다 낮게 배치되고, 리드 단자 (5) 의 내측 부분 (5) 이 외측 부분 (11) 보다 낮게 배치된다.
이후 도 4 에서 도시된 바와 같이, 하부에 접속 패드 (4) 가 배치된 방열판 (3) 의 중앙 부분 (10) 의 하면 상에 펠릿 (2) 이 장착되며, 펠릿 (2) 의 하면 상의 접속 패드 (4) 및 리드 단자 (5) 내측 부분 (6) 의 하면은 서로 도 5a 내지 도 5c 에 도시된 바와 같이 본딩 와이어에 의해 서로 접속된다.
펠릿 (2) 및 내측 부분 (6) 이 상기 방식으로 일체화되어 장착된 리드 프레임이 한 쌍의 상호 제거가능한 금속 몰드의 공동 속으로 설치된다.
이러한 경우에, 리드 프레임은 리드 단자 (5) 의 외측 부분 (11) 및 방열판 (3) 의 양단 부분 (9) 은 한 쌍의 금속 몰드에 의해, 그리고 그 사이에서 지지되며, 방열판 (3) 의 중앙 부분 (10) 의 상면이 금속 몰드의 내면과 접촉되어, 상기 부분은 수지부재 (8) 로부터 노출될 수도 있다.
그 때, 녹은 수지는 전술한 상태에서 금속 몰드의 공동 속으로 설치되고, 응고될 때까지 방치된다. 결과적으로, 펠릿 (2), 방열판 (3) 의 일부분, 본딩 와이어 (7) 및 리드 단자 (5) 의 내측 부분 (6) 이 수지부재 (8) 의 내부에 둘러싸이도록 형성된다.
그 이후, 상기 수지의 거친 부분이 제거되고, 상기 리드 프레임의 지지봉이 절단되어, 도 6a 및 도 6b 에서 도시된 집적 회로 장치 (1) 가 완성된다.
전술한 방식으로 집적 회로 장치 (1) 를 제조함으로써, 리드 단자 (5) 의 외측 부분 (11) 및 방열판 (3) 의 양단 부분 (9) 이 수지부재 (8) 의 하면 상의 외측으로 돌출되며, 상기 방열판 (3) 의 중앙 부분 (10) 의 상면이 수지부재 (8) 의 상단에 노출되는 구조체가 간단히 실현될 수 있다.
전술한 상기 실시예에서, 히트 싱크 (12) 가 수지부재 (8) 로부터 노출된 방열판 (3) 의 중앙 부분 (10) 상에 장착되어 방열 효과를 향상시킨다고 설명된 점이 주목된다. 그러나, 다른 방법, 예컨대 상기 히트 싱크 (12) 를 사용하지 않고, 방열판 (3) 의 중앙 부분 (10) 의 표면으로부터 직접 방열시키는 방법도 가능하다.
바람직한 본 발명의 실시예들이 구체적 용어들을 사용하여 설명되었지만, 상기 설명은 단지 예증을 위한 것이며, 물론 이하 청구항들의 의미와 범위를 벗어나지 않는 범위에서, 상기 실시예들이 변경 및 변형될 수도 있다.

Claims (7)

  1. 다수의 접속 패드가 설치된 반도체 회로를 구비한 펠릿,
    연장된 도체판으로부터 각각 형성되고, 상기 펠릿의 상기 외측 상에 배치된 다수의 리드 단자,
    중앙 부분이 양단 부분보다 높게 배치되는 아치형상으로 형성된 금속판으로 이루어지며, 상기 펠릿이 상기 중앙 부분 하면 상에 장착된 방열판,
    다수의 상기 리드 단자 및 상기 펠릿의 다수의 상기 접속 패드를 각각 서로 접속시키는 다수의 본딩 와이어, 및
    상기 펠릿, 상기 본딩 와이어 및 상기 리드 단자의 내측 부분을 내부에 봉지하고, 상기 방열판의 중앙 부분의 상면이 상면에 노출되고, 상기 방열판의 양단부분이 양단부분의 하면에 노출되도록 봉지한 수지부재를 구비하고,
    상기 방열판의 양단 부분의 하면은 상기 수지부재의 하면과 동일면상에 위치되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 본딩 와이어가 상기 펠릿 하면 상의 상기 접속 패드 및 상기 리드 단자의 상기 내측 부분의 하면을 서로 접속시키는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 리드 단자는, 외측 부분이 상기 수지부재 하면과 같은 높이로 배치되며, 내측 부분이 상기 외측 부분보다 높게 배치되도록 형성되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서, 히트 싱크가 상기 수지부재로부터 노출된 상기 방열판의 상기 중앙 부분의 상면 상에 설치되는 것을 특징으로 하는 반도체 장치.
  5. 제 2 항에 있어서, 히트 싱크가 상기 수지부재로부터 노출된 상기 방열판의 상기 중앙 부분의 상면 상에 설치되는 것을 특징으로 하는 반도체 장치.
  6. 제 3 항에 있어서, 히트 싱크가 상기 수지부재로부터 노출된 상기 방열판의 상기 중앙 부분의 상면 상에 설치되는 것을 특징으로 하는 반도체 장치.
  7. 중앙 부분이 양단 부분보다 높게 배치된 형태를 갖는 방열판 및 내측 부분이 외측 부분보다 높게 배치된 형태를 갖는 다수의 리드 단자가 지지 소자에 의해 서로 일체화되어 접속되는 리드 프레임을 형성하는 단계,
    다수의 접속 패드가 장착된 반도체 회로를 구비한 펠릿을, 상기 접속 패드가 하부로 배치되도록 상기 리드 프레임의 상기 방열판의 일부분의 하면 상으로 장착하는 단계,
    상기 리드 프레임 상에 장착된 상기 펠릿의 다수의 상기 접속 패드 및 다수의 상기 리드 단자가 상기 내측 부분의 하면을 각각 서로 다수의 본딩 와이어들에의해 접속시키는 단계,
    적어도 상기 펠릿 및 상기 본딩 와이어를, 상기 리드 프레임의 상기 방열판 양단 부분 및 상기 리드 단자의 외측 부분가 상기 금속 몰드에 의해, 그리고 상기 몰드 사이에서 유지되며, 상기 방열판 중앙 부분의 상면이 상기 금속 몰드의 내면과 접촉되도록, 적어도 한 쌍의 상호 제거 가능한 금속 몰드의 공동 속으로 설치하는 단계,
    상기 금속 몰드의 상기 공동 속으로 용융된 수지를 채우는 단계,
    적어도 상기 방열판 일부분, 상기 펠릿, 상기 본딩 와이어 및 상기 리드 단자 내측 부분을 내부에 둘러싸고 있으며, 상기 리드 단자 외측 부분이 외부로 노출된 수지부재를 형성하기 위해 상기 수지가 응고될 때까지, 상기 금속 몰드의 공동 속에 채워진 상기 수지를 방치하는 단계, 및
    상기 방열판 및 다수의 상기 리드 단자를 서로로부터 각각 분리하기 위해 상기 리드 프레임의 상기 지지 소자를 절단하는 단계를 구비하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1019980016763A 1997-05-19 1998-05-11 방열판상에장착된펠릿을구비하는반도체장치및제조방법 KR100328746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-128758 1997-05-19
JP9128758A JP2907186B2 (ja) 1997-05-19 1997-05-19 半導体装置、その製造方法

Publications (2)

Publication Number Publication Date
KR19980086923A KR19980086923A (ko) 1998-12-05
KR100328746B1 true KR100328746B1 (ko) 2002-05-09

Family

ID=14992744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016763A KR100328746B1 (ko) 1997-05-19 1998-05-11 방열판상에장착된펠릿을구비하는반도체장치및제조방법

Country Status (7)

Country Link
US (1) US6242797B1 (ko)
EP (1) EP0880176B1 (ko)
JP (1) JP2907186B2 (ko)
KR (1) KR100328746B1 (ko)
CN (1) CN1110089C (ko)
DE (1) DE69836652T2 (ko)
TW (1) TW402797B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003638B2 (ja) * 1997-08-05 2000-01-31 日本電気株式会社 半導体装置、その製造方法
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP2002026044A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6392288B1 (en) * 2000-12-04 2002-05-21 Semiconductor Components Industries Llc Lead frame for assembly for thin small outline plastic encapsulated packages
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
US7057273B2 (en) * 2001-05-15 2006-06-06 Gem Services, Inc. Surface mount package
JP3580293B2 (ja) * 2002-03-26 2004-10-20 株式会社デンソー 半導体装置の製造方法
JP2003224239A (ja) * 2002-01-29 2003-08-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US6992503B2 (en) * 2002-07-08 2006-01-31 Viciciv Technology Programmable devices with convertibility to customizable devices
EP1473763A1 (en) * 2003-04-30 2004-11-03 STMicroelectronics S.r.l. Manufacturing method of a lead frame for power semiconductor electronic devices, separating the leads and downsetting the die pad in one step
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US6979900B2 (en) * 2003-10-21 2005-12-27 Delphi Technologies, Inc. Integrated circuit package with integral leadframe convector and method therefor
TWM260864U (en) * 2004-07-23 2005-04-01 Fen Te Co Ltd Transistor for stable chip mounting
US7851268B2 (en) * 2005-04-09 2010-12-14 Stats Chippac Ltd. Integrated circuit package system using heat slug
JP5103731B2 (ja) * 2005-12-12 2012-12-19 三菱電機株式会社 モールドパッケージ
WO2008092635A1 (en) * 2007-02-02 2008-08-07 Dsm Ip Assets B.V. Heat transport assembly
JP2009044081A (ja) * 2007-08-10 2009-02-26 Rohm Co Ltd 駆動装置
US10938303B2 (en) 2007-08-10 2021-03-02 Rohm Co., Ltd. Driving device
US7875970B2 (en) * 2009-06-10 2011-01-25 Green Arrow Asia Limited Integrated circuit package having a castellated heatspreader

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132142A (ja) * 1987-08-05 1989-05-24 Mitsubishi Electric Corp 半導体装置のパツケージ構造
JPH04206761A (ja) * 1990-11-30 1992-07-28 Nec Corp 半導体装置
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法
US5446959A (en) * 1993-07-12 1995-09-05 Electronics And Telecommunication Research Institute Method of packaging a power semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020943Y2 (ja) * 1979-08-29 1985-06-22 三菱電機株式会社 半導体装置
JPS5943534A (ja) * 1982-09-02 1984-03-10 Mitsubishi Electric Corp 半導体装置の製造方法
JPS60238839A (ja) 1984-05-14 1985-11-27 Ricoh Co Ltd 電子写真製版用印刷原版
JPS60257159A (ja) * 1984-06-01 1985-12-18 Nec Corp 半導体装置
JPS61216454A (ja) 1985-03-22 1986-09-26 Toshiba Corp 樹脂封止型半導体装置
JPS6297358A (ja) * 1985-10-23 1987-05-06 Mitsubishi Electric Corp 樹脂封止形半導体集積回路装置
US5157478A (en) * 1989-04-19 1992-10-20 Mitsubishi Denki Kabushiki Kaisha Tape automated bonding packaged semiconductor device incorporating a heat sink
ATE142371T1 (de) 1989-12-12 1996-09-15 Sumitomo Spec Metals Verfahren zur herstellung eines wärmeleitenden mischmaterial
IT1250405B (it) * 1991-01-31 1995-04-07 Sgs Thomson Microelectronics Piastrina metallica di dissipazione del calore di un dispositivo a semiconduttore di potenza incapsulato in resina fornita di rilievi per la saldatura dei fili di massa
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
JPH04326556A (ja) 1991-04-25 1992-11-16 Sony Corp 樹脂封止型半導体装置
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
JPH0557542A (ja) 1991-08-30 1993-03-09 Canon Inc 電動ドライバーの給電方法
US5225897A (en) * 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure
JP2995119B2 (ja) * 1992-02-17 1999-12-27 アピックヤマダ株式会社 パワートランジスタ用リードフレームの製造方法
US5289344A (en) * 1992-10-08 1994-02-22 Allegro Microsystems Inc. Integrated-circuit lead-frame package with failure-resistant ground-lead and heat-sink means
JPH06209054A (ja) 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
JPH06224326A (ja) 1993-01-21 1994-08-12 Nippon Steel Corp 放熱器及びこの放熱器を用いた半導体パッケージ
JPH0786458A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JPH07335980A (ja) * 1994-06-07 1995-12-22 Fuji Electric Co Ltd 半導体レーザ装置
JPH08111491A (ja) * 1994-10-12 1996-04-30 Toshiba Corp 半導体装置
JPH08181266A (ja) 1994-12-21 1996-07-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
US5929517A (en) * 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5939781A (en) * 1996-09-26 1999-08-17 Texas Instruments Incorporated Thermally enhanced integrated circuit packaging system
US5917704A (en) * 1997-10-06 1999-06-29 Ford Motor Company Laser-solderable electronic component

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01132142A (ja) * 1987-08-05 1989-05-24 Mitsubishi Electric Corp 半導体装置のパツケージ構造
JPH04206761A (ja) * 1990-11-30 1992-07-28 Nec Corp 半導体装置
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法
US5446959A (en) * 1993-07-12 1995-09-05 Electronics And Telecommunication Research Institute Method of packaging a power semiconductor device

Also Published As

Publication number Publication date
CN1200567A (zh) 1998-12-02
EP0880176B1 (en) 2006-12-20
KR19980086923A (ko) 1998-12-05
DE69836652T2 (de) 2007-09-27
EP0880176A2 (en) 1998-11-25
EP0880176A3 (en) 1999-01-20
JP2907186B2 (ja) 1999-06-21
US6242797B1 (en) 2001-06-05
TW402797B (en) 2000-08-21
CN1110089C (zh) 2003-05-28
DE69836652D1 (de) 2007-02-01
JPH10321768A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
KR100328746B1 (ko) 방열판상에장착된펠릿을구비하는반도체장치및제조방법
KR100287236B1 (ko) J-형으로구부러진리드단자를구비하는반도체장치
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
KR100246333B1 (ko) 비 지 에이 패키지 및 그 제조방법
JP2001313363A (ja) 樹脂封止型半導体装置
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
US6255135B1 (en) Quad flat pack integrated circuit package
KR100286906B1 (ko) 단일 리드 프레임으로부터 형성된 한 쌍의 방열단자와 복수개의 리드단자를 갖는 반도체 장치의제조방법 및 그 단일 리드프레임
JP3003638B2 (ja) 半導体装置、その製造方法
JP3061120B2 (ja) 半導体装置、その製造方法
JP2976941B2 (ja) 半導体装置、その製造方法
KR19990086280A (ko) 반도체 패키지
JPH0832007A (ja) 半導体装置および半導体装置組立体
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
JPH09283690A (ja) 半導体集積回路用リードフレーム
JPS58219755A (ja) 集積回路パツケ−ジ
KR19990039115A (ko) Bga 반도체 패키지
KR19980030915A (ko) 칩 스케일 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee