JPS60257159A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60257159A
JPS60257159A JP59112637A JP11263784A JPS60257159A JP S60257159 A JPS60257159 A JP S60257159A JP 59112637 A JP59112637 A JP 59112637A JP 11263784 A JP11263784 A JP 11263784A JP S60257159 A JPS60257159 A JP S60257159A
Authority
JP
Japan
Prior art keywords
resin
leads
lead frame
semiconductor chip
yield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59112637A
Other languages
English (en)
Inventor
Hideo Sakauchi
坂内　英雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP59112637A priority Critical patent/JPS60257159A/ja
Publication of JPS60257159A publication Critical patent/JPS60257159A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、小型半導体パッケージに関しその目的とする
ところは、特に電子部品の高密度実装に対応した樹脂封
止型の半導体装置の改良に関するものである。
近年電子機器の小型、軽量化が進むに伴い、電子部品の
実装密度を上げるため、半導体装置も当然小型パッケー
ジの開発要求が強くより高密度実装に対応の可能な小型
半導体パッケージを提供するものである。
従来、チップ状の半導体小型パッケージとして第１図（
ａ）　、　（ｂ）に示されるものがあり、リードフレー
ム１に半導体チップ２が固着され、半導体チップの電極
とリードフレームのリード４とは金属細線３を介して接
続され、更に樹脂５で封止し、電子部品を搭載する基板
に実装し易くするためり−ド４を整形し、第１図（ａ）
　、　（ｂ）の外形が得られていた。第１図（ａ）はリ
ード４がパッケージの外側にＬ字型に整形された場合で
あり、（ｂ）はリード４がパッケージの内側にコの字型
に整形された場合を示したものである。
しかしながら、かかる如き構造の小型半導体パッケージ
では、パッケージ樹脂側面よりリードが出ているため基
板への半田取り付は間隔面積を広くとる必要があり高密
度実装には不利であった。
又、従来パッケージでは、樹脂封止後Ｉ、字型又はコの
字型にリードを整形し、最終外形とするためパッケージ
の樹脂底面と、リードとの間隔Ｑの寸法精度が出しにく
いという欠点があった。四に樹脂封止後に、リード整形
するため特に小型パッケーシニ於ては、整形時に樹Ｉ旨
部に機械的ストレスが加わり樹脂割れ及びカケ等が発生
し、水分の浸入又は半導体チップへのストレス等製造工
程中での歩留低下の他に品質的にも悪影響を与え以上の
様な多くの欠点があった。
本発明は上述の様な種々の欠点を解決した新規な構造の
小型半導体パッケージを提供するものである。
以下図面を参照して本発明を説明する。
第２　ａｔａ＋　、　（Ｃｈｉは本発明の一実施例の断
面図を示すもので、チップ状の小型半導体パッケージを
改良し、高密度実装を可能にし、且つ、品質２歩留等の
低下を防＋ｆｚ、更に樹脂底面とリードとの間隔寸法の
精変アップのために、本発明のリードフレーム１′に半
導体チップ２′が固着され半導体チップの電極とリード
フレームのリード４′とを金属細線３′を介して接続さ
れ、更に樹脂５′で封止しリード４′を樹脂側面で切断
され得られるものである。この場合リードフレーム１′
はあらかじめ１犯状に加工されている。又樹ｆＩＦｒｅ
面とリードとの間隔Ｑは水平であり６０′″である。
本発明の製法として前記では成形された樹脂は個々に分
離されていたが分離せず連続に俸状に樹脂を成形し、し
かる後にカッターで樹脂ととす＋ドフレームを切断し、
分離してもよい。この場合には個々の間隔がせまく出来
、経済的に有利となる。同図（Ｃ）は露出しているリー
ドフレーム１′のリード４′を樹脂側面より若干突出さ
せて切断したものである。
第２図＋ｂ）は樹脂底面よりリード４′が着干出ている
ものである。この場合基板実装上一般にＯ−０，２詣ぐ
らいの間隔にするものがよい。又同図（ｄ）は樹脂側面
より若干突出させて切断したものである。
本発明に係る小型半導体パッケージは以上説明した様に
基板に搭載する小型半導体パッケージの半田付間隔面積
の縮小が可能であり、１つ製造上問題となったリード整
形時の樹脂への機械的ストレスの影響による品質及び歩
留低下等が防止出来著しい効果が得られるものである。
【図面の簡単な説明】
第１図（ａｌ　、　（ｂ）は従来の樹脂封止型小型半導
体パッケージの断面図、第２図（ａ）　、　（ｂ）　、
　（Ｃ）　、　（ｄ）はそれぞれ本発明に係る樹脂封止
型小型半導体パッケージの断面図である。 １．１′・・・・・・半導体チップ搭載部リードフレー
ム、２．２′・・・・・・半導体チップ、３，３’・・
・・・・金属細線。 ４．４′・・・・・・リード、５，５’・・・・・・樹
脂。 ５− 第１図 第２図 （にＬ）（ｂ） （Ｃン　（ｄ）

Claims (1)

    【特許請求の範囲】
  1. リードフレーム部に半導体チップを金属細線で接続し、
    これら一体を樹脂対＋ｈｌ、てなる半導体装置において
    、前記樹脂底面からリードが導出していることを特徴と
    する半導体装置。
JP59112637A 1984-06-01 1984-06-01 半導体装置 Pending JPS60257159A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59112637A JPS60257159A (ja) 1984-06-01 1984-06-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59112637A JPS60257159A (ja) 1984-06-01 1984-06-01 半導体装置

Publications (1)

Publication Number Publication Date
JPS60257159A true JPS60257159A (ja) 1985-12-18

Family

ID=14591708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59112637A Pending JPS60257159A (ja) 1984-06-01 1984-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JPS60257159A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546045U (ja) * 1991-11-14 1993-06-18 金星エレクトロン株式会社 半導体パツケージ
JPH06350004A (ja) * 1993-06-04 1994-12-22 Nec Corp 半導体装置
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US6242797B1 (en) * 1997-05-19 2001-06-05 Nec Corporation Semiconductor device having pellet mounted on radiating plate thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546045U (ja) * 1991-11-14 1993-06-18 金星エレクトロン株式会社 半導体パツケージ
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6084309A (en) * 1992-10-20 2000-07-04 Fujitsu Limited Semiconductor device and semiconductor device mounting structure
US6165819A (en) * 1992-10-20 2000-12-26 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
US6462424B1 (en) 1992-10-20 2002-10-08 Fujitsu Limited Semiconductor device, method of producing semiconductor device and semiconductor device mounting structure
JPH06350004A (ja) * 1993-06-04 1994-12-22 Nec Corp 半導体装置
US6242797B1 (en) * 1997-05-19 2001-06-05 Nec Corporation Semiconductor device having pellet mounted on radiating plate thereof

Similar Documents

Publication Publication Date Title
US5444301A (en) Semiconductor package and method for manufacturing the same
US5977613A (en) Electronic component, method for making the same, and lead frame and mold assembly for use therein
KR970010676B1 (ko) 반도체 패키지 및 이에 사용되는 리드 프레임
US7728412B2 (en) Semiconductor device having plurality of leads
JP3388609B2 (ja) 半導体パッケージおよびその製造方法
KR0179920B1 (ko) 칩 사이즈 패키지의 제조방법
US7095096B1 (en) Microarray lead frame
US6882048B2 (en) Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JPS60257159A (ja) 半導体装置
US6462406B2 (en) Semiconductor device and lead frame
JPH03250756A (ja) 半導体素子の外部リードの成型方法
JPS6086851A (ja) 樹脂封止型半導体装置
US20020110951A1 (en) Mass production technique for surface mount optical device with a focusing cup
KR100296845B1 (ko) 반도체패키지및그제조방법
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
JPS61241954A (ja) 半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPS5986251A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR940008291Y1 (ko) 플라스틱 반도체 패키지
KR940002775Y1 (ko) 반도체 장치용 리드 프레임
JPH04318959A (ja) 半導体装置
KR0119730Y1 (ko) 버텀 리드형 반도체 패키지
JP3192238B2 (ja) 半導体装置の組立方法
KR100451488B1 (ko) 반도체패키지및그제조방법